CN107294731B - 一种用于千兆以太网控制器的可切换接口电路 - Google Patents

一种用于千兆以太网控制器的可切换接口电路 Download PDF

Info

Publication number
CN107294731B
CN107294731B CN201710507253.1A CN201710507253A CN107294731B CN 107294731 B CN107294731 B CN 107294731B CN 201710507253 A CN201710507253 A CN 201710507253A CN 107294731 B CN107294731 B CN 107294731B
Authority
CN
China
Prior art keywords
signal
data
circuit
gmii
rgmii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710507253.1A
Other languages
English (en)
Other versions
CN107294731A (zh
Inventor
胡鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201710507253.1A priority Critical patent/CN107294731B/zh
Publication of CN107294731A publication Critical patent/CN107294731A/zh
Application granted granted Critical
Publication of CN107294731B publication Critical patent/CN107294731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details

Abstract

本发明涉及高速网络通讯芯片设计与应用的技术领域，尤其是一种用于千兆以太网控制器的可切换接口电路。包括：GMII转RGMII电路；与GMII接口转RGMII接口电路连接的发送接口选择电路，根据GMII或RGMII选择信号，决定使用直接由GMAC传递来的GMII信号或是由GMII转RGMII电路转换后的RGMII信号；RGMII转GMII电路；与RGMII转GMII电路连接的接收接口选择电路，根据GMII或RMGII选择信号，决定将来自EPHY的数据直接传递给GMAC或是由RGMII转GMII电路信号转换后再传递给GMAC；该可切换接口电路可以增强千兆以太网控制器电路的通用性，简化外围电路结构，降低成本，提高效率，安全可靠。

Description

一种用于千兆以太网控制器的可切换接口电路
技术领域
本发明涉及高速网络通讯芯片设计与应用的技术领域，尤其是一种用于千兆以太网控制器的可切换接口电路。
背景技术
千兆以太网通信不可或缺的一环就是物理层芯片与以太网控制器之间的接口部分。常用的接口形式有MII(Medium Independent Interface)、GMII(Gigabit MII)和RGMIIReduced GMII等。MII接口共16根信号线，包括：TXD数据发送信号，共4根、RXD数据接收信号，共4根、TX_ER发送错误信号、RX_ER接收错误信号、TX_EN发送使能信号、RX_DV接收有效信号、TX_CLK、RX_CLK、CRS载波侦测信号、COL冲突检测信号。与MII接口相比，GMII的数据宽度由4位变成8位，GMII接口中的控制信号和MII接口的一样，发送参考时钟GTX_CLK和接收参考时钟RX_CLK频率均为125MHz，共24跟信号线。至于RGMII接口，则将接口信号线数减少到14根。TX或RX数据宽度变成4位，为了保持1000Mbps的传输速率不变，RGMII接口在时钟的上升沿和下降沿都采样数据。TX_EN信号线上传送TX_EN和TX_ER两种信息，TX_CLK的上升沿发送TX_EN，下降沿发送TX_ER；同样地，RX_DV信号线上也传送RX_DV和RX_ER两种信号，在RX_CLK上升沿发送RX_DV，下降沿发送RX_ER。
正是由于每种接口形式都有不同，如果MAC与PHY两者采用的接口不一致，那么就需要添加接口转换电路，保证系统正常工作。在芯片测试和使用时，加入外围接口转换电路可以解决这一问题，但显然增加了额外的开销与工作量。
发明内容
本发明所要解决的技术问题是提供一种用于千兆以太网控制器的可切换接口电路，其结构紧凑，简化外围电路结构，操作方便，适应范围广，安全可靠。
为了解决上述技术问题，本发明包括：GMII转RGMII电路；
与GMII转RGMII电路连接的发送接口选择电路，根据GMII或RGMII选择信号，决定使用直接由GMAC传递来的GMII信号或是由GMII转RGMII电路转换后的RGMII信号；
RGMII转GMII电路；
与RGMII转GMII电路连接的接收接口选择电路，根据GMII或RMGII选择信号，决定将来自EPHY的数据直接传递给GMAC或是由RGMII转GMII电路信号转换后再传递给GMAC；
优选地，所述GMII转RGMII电路包括发送数据和控制信息寄存器、上升沿信息寄存器、下降沿信息寄存器、选择器和载波侦测逻辑电路，所述发送数据和控制信息寄存器根据来自GMAC电路的单双工信号、连接信号、速率选择信号以及GMII发送数据，经由判断逻辑，输出发送数据或控制信号给上升沿信息寄存器，所述上升沿信息寄存器从GMAC电路输入GMII发送使能、GMII发送错误信号，根据Tx时钟，产生一个Tx二分频时钟，并得到上升沿发送数据和上升沿发送使能，输出给选择器，所述下降沿信息寄存器产生下降沿发送数据和下降沿发送错误和一个Tx二分频时钟同频率反相位的时钟信号，输出给选择器，所述选择器根据两个同频反相的Tx二分频信号异或后的结果，选择上升沿信息或下降沿信息做为RGMII发送数据和控制信号。
优选地，所述RGMII转GMII电路包括下降沿信息寄存器、上升沿信息寄存器、选择器、链路状态逻辑电路、接收信号输出电路和检测与侦听逻辑电路，所述下降沿信息寄存器输入时钟为Rx时钟同频率但反相位的时钟信号，它能将RGMII接收数据和控制信号锁存，得到接收数据的高4位信号以及接收错误信号，所述上升沿信息寄存器输入时钟为Rx时钟信号，它能将RGMII接收数据和控制信号锁存，得到接收数据的低4位信号以及接收有效信号，高位数据会通过千兆或非千兆选择信号判断，将自身数据或全0传递下去，与低位数据一起，拼成完整的8位接收数据信号，接收数据信号、接收有效信号、接收错误信号再与Rx时钟同步，输出到接收接口选择电路，检测与侦听逻辑电路对gmrt_crs信号、接收有效、接收错误、接收数据信号进行一系列逻辑操作，得到冲突检测信号和载波侦听信号，输出至接收接口选择电路，链路状态电路是在接收有效、接收错误均为低电平时，将接收数据的低4位信号输出至GMAC，表征链路状态。
本发明能使千兆以太网控制器更具通用性，其结构紧凑，简化外围电路结构，操作方便，适应范围广，安全可靠。
附图说明
图1为本发明的结构框图；
图2为本发明RGMII转GMII电路的结构框图；
图3为本发明GMII转RGMII电路的连接图。
具体实施方式
下面结合具体附图对本发明作进一步说明。
如图1所示：为了能实现千兆以太网控制器更强的通用性，千兆以太网控制器适用的可切换接口电路，包括发送接口选择电路100、接收接口选择电路101、GMII转RGMII电路102和RGMII转GMII电路103。GMAC电路提供GMII或RGMII接口选择信号给发送接口选择电路100和接收接口选择电路101。如果是GMII接口，那么通讯数据直接经过选择器传递到GMAC电路内部；如果是RGMII接口，那么GMAC电路接收的通讯数据会经过转换电路将RGMII接口的信号数据转换成GMII接口的信号数据，然后经过接收选择器传递到GMAC电路；而GMAC电路发送的通讯数据会经过转换电路将GMII接口的信号数据转换成RGMII接口的信号数据，而后经由发送选择器传递到EPHY电路。
如图2所示：RGMII转GMII电路103主要包括了下降沿信息寄存器104、上升沿信息寄存器105、选择器106、链路状态逻辑电路107、接收信号输出电路108和检测与侦听逻辑电路109。其中，下降沿信息寄存器104输入时钟为Rx时钟同频率但反相位的时钟信号，它能将RGMII接收数据和控制信号锁存，得到接收数据的高4位信号以及接收错误信号。同样地，上升沿信息寄存器105输入时钟为Rx时钟信号，它能将RGMII接收数据和控制信号锁存，得到接收数据的低4位信号以及接收有效信号。高位数据会通过千兆或非千兆选择信号判断，将自身数据或全0传递下去，与低位数据一起，拼成完整的8位接收数据信号。接收数据信号、接收有效信号、接收错误信号再与Rx时钟同步，输出到接收接口选择电路101。检测与侦听逻辑电路109内对gmrt_crs信号、接收有效、接收错误、接收数据信号进行一系列逻辑操作，得到冲突检测信号和载波侦听信号，输出至接收接口选择电路101。链路状态电路107是在接收有效、接收错误均为低电平时普通帧间隙时，将接收数据的低4位信号输出至GMAC，表征链路状态。因此，RGMII转GMII电路103最后会把GMII格式的8位接收数据、接收数据错误、接收数据有效、载波侦测和冲突检测信号传递给接收接口选择电路101，把3种链路状态信号传递给GMAC。
检测与侦听逻辑电路109，其具体行为是，载波侦听信号只有在下列任一情况下为高电平：1、当接收数据有效时；2、当接收数据无效但接收错误有效且同时接收数据信号为0xff时；3、当千兆模式下，载波扩展、载波扩展错误或错误载波发生时；4、当非千兆模式下，错误载波发生时；5、冲突检测信号在发生上述1～4情况，且gmrt_crs必须为高电平时，有效；其中，载波扩展是指：帧结尾前加入额外的非数据符号，其长度小于时隙时间，因此能使发送过程至少维持1个时隙时间；时隙是以太网半双工的关键参数，其在千兆模式下为4096个比特时间，非千兆模式下为512个比特时间；载波扩展错误是指：载波扩展中出现非法符号而导致的错误。
链路状态电路107，其具体行为是，当接收有效和接收错误都为低电平普通帧间隙时，链路状态将反映在接收数据的低4位上。其中，接收数据第0位表示链路状态，接收数据第1位表示链路模式，接收数据第2、3位表示链路速度。
如图3所示：GMII转RGMII电路102主要包括了发送数据和控制信息寄存器110、上升沿信息寄存器111、下降沿信息寄存器112、选择器113和载波侦测逻辑电路114。发送数据和控制信息寄存器110根据来自GMAC电路的单双工信号、连接信号、速率选择信号以及GMII发送数据，经由判断逻辑，输出发送数据或控制信号给上升沿信息寄存器111。上升沿信息寄存器111从GMAC电路输入GMII发送使能、GMII发送错误信号，根据Tx时钟，产生一个Tx二分频时钟，并得到上升沿发送数据和上升沿发送使能，输出给选择器113。同样地，下降沿信息寄存器112产生下降沿发送数据和下降沿发送错误和一个Tx二分频时钟同频率反相位的时钟信号，输出给选择器113。选择器113根据两个同频反相的Tx二分频信号异或后的结果，选择上升沿信息或下降沿信息做为RGMII发送数据和控制信号。因此，GMII转RGMII电路102最终会将符合RGMII格式的4位发送数据信号和发送控制信号传递给发送接口选择电路100。而gmrt_crs信号传递给GMII转RGMII电路102作为其输入。
发送数据和控制信息寄存器电路110，其具体行为是，当发送使能、发送错误信号无效且发送配置信号有效时，发送数据信号传递控制信息。其中，发送数据第0位表示配置链路状态，发送数据第1、2位表示配置链路速度，发送数据第3位表示配置链路模式。
载波侦测逻辑电路114，其具体行为是：gmrt_crs信号只有在下列情况下为高电平：1、当发送使能有效时；2、当发送使能无效、发送错误有效、发送数据信号为0xf或0x1f且非千兆模式时。
该电路增强了千兆以太网控制器电路的通用性，简化外围电路结构，降低成本，提高效率，安全可靠。
必要时，本文所述的不同功能可以按照不同顺序执行。此外，必要时，上述功能中的一个或者多个功能可以是可选的，或者可以进行组合
虽然在权利要求书中阐明了本发明的各个方面，但本发明的其它方面包括来自所述实施方式或具有独立权利要求特征的从属权利要求的其它组合，而不仅仅包括权利要求中明确阐明的组合。
还应注意的是，尽管上面描述了本发明的示例性实施方式，但在本发明技术方案范围内进行的变化，修改和替换，以及在不同于本发明所述的应用环境中使用，都应包含于本发明的保护范围内。

Claims (1)

1.一种用于千兆以太网控制器的可切换接口电路，其特征在于，包括：
GMII转RGMII电路(102)；
与GMII转RGMII电路(102)连接的发送接口选择电路(100)，根据GMII或RGMII选择信号，决定使用直接由GMAC传递来的GMII信号或是由GMII转RGMII电路(102)转换后的RGMII信号；
RGMII转GMII电路(103)；
与RGMII转GMII电路(103)连接的接收接口选择电路(101)，根据GMII或RMGII选择信号，决定将来自EPHY的数据直接传递给GMAC或是由RGMII转GMII电路(103)信号转换后再传递给GMAC；
所述GMII转RGMII电路(102)包括发送数据和控制信息寄存器(110)、上升沿信息寄存器(111)、下降沿信息寄存器(112)、选择器(113)和载波侦测逻辑电路(114)，所述发送数据和控制信息寄存器(110)根据来自GMAC电路的单双工信号、连接信号、速率选择信号以及GMII发送数据，经由判断逻辑，输出发送数据或控制信号给上升沿信息寄存器(111)，所述上升沿信息寄存器(111)从GMAC电路输入GMII发送使能、GMII发送错误信号，根据Tx时钟，产生一个Tx二分频时钟，并得到上升沿发送数据和上升沿发送使能，输出给选择器(113)，所述下降沿信息寄存器(112)产生下降沿发送数据和下降沿发送错误和一个Tx二分频时钟同频率反相位的时钟信号，输出给选择器(113)，所述选择器(113)根据两个同频反相的Tx二分频信号异或后的结果，选择上升沿信息或下降沿信息做为RGMII发送数据和控制信号；
所述RGMII转GMII电路(103)包括下降沿信息寄存器(104)、上升沿信息寄存器(105)、选择器(106)、链路状态电路(107)、接收信号输出电路(108)和检测与侦听逻辑电路(109)，所述下降沿信息寄存器(104)输入时钟为Rx时钟同频率但反相位的时钟信号，它能将RGMII接收数据和控制信号锁存，得到接收数据的高4位信号以及接收错误信号，所述上升沿信息寄存器(105)输入时钟为Rx时钟信号，它能将RGMII接收数据和控制信号锁存，得到接收数据的低4位信号以及接收有效信号，高位数据会通过千兆或非千兆选择信号判断，将自身数据或全0传递下去，与低位数据一起，拼成完整的8位接收数据信号，接收数据信号、接收有效信号、接收错误信号再与Rx时钟同步，输出到接收接口选择电路(101)，检测与侦听逻辑电路(109)对gmrt_crs信号、接收有效、接收错误、接收数据信号进行一系列逻辑操作，得到冲突检测信号和载波侦听信号，输出至接收接口选择电路(101)，链路状态电路(107)是在接收有效、接收错误均为低电平时，将接收数据的低4位信号输出至GMAC，表征链路状态；
检测与侦听逻辑电路(109)，其具体行为是，载波侦听信号只有在下列任一情况下为高电平：1、当接收数据有效时；2、当接收数据无效但接收错误有效且同时接收数据信号为0xff时；3、当千兆模式下，载波扩展、载波扩展错误或错误载波发生时；4、当非千兆模式下，错误载波发生时；5、冲突检测信号在发生上述1～4情况，且gmrt_crs必须为高电平时，有效；其中，载波扩展是指：帧结尾前加入额外的非数据符号，其长度小于时隙时间，因此能使发送过程至少维持1个时隙时间；时隙是以太网半双工的关键参数，其在千兆模式下为4096个比特时间，非千兆模式下为512个比特时间；载波扩展错误是指：载波扩展中出现非法符号而导致的错误；
链路状态电路(107)，其具体行为是，当接收有效和接收错误都为低电平普通帧间隙时，链路状态将反映在接收数据的低4位上；其中，接收数据第0位表示链路状态，接收数据第1位表示链路模式，接收数据第2、3位表示链路速度；
发送数据和控制信息寄存器(110)，其具体行为是，当发送使能、发送错误信号无效且发送配置信号有效时，发送数据信号传递控制信息；其中，发送数据第0位表示配置链路状态，发送数据第1、2位表示配置链路速度，发送数据第3位表示配置链路模式；
载波侦测逻辑电路(114)，其具体行为是：gmrt_crs信号只有在下列情况下为高电平：1、当发送使能有效时；2、当发送使能无效、发送错误有效、发送数据信号为0xf或0x1f且非千兆模式时。
CN201710507253.1A 2017-06-28 2017-06-28 一种用于千兆以太网控制器的可切换接口电路 Active CN107294731B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710507253.1A CN107294731B (zh) 2017-06-28 2017-06-28 一种用于千兆以太网控制器的可切换接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710507253.1A CN107294731B (zh) 2017-06-28 2017-06-28 一种用于千兆以太网控制器的可切换接口电路

Publications (2)

Publication Number Publication Date
CN107294731A CN107294731A (zh) 2017-10-24
CN107294731B true CN107294731B (zh) 2021-02-09

Family

ID=60098978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710507253.1A Active CN107294731B (zh) 2017-06-28 2017-06-28 一种用于千兆以太网控制器的可切换接口电路

Country Status (1)

Country Link
CN (1) CN107294731B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112492404B (zh) * 2020-11-19 2023-05-23 山东云海国创云计算装备产业创新中心有限公司 一种复用接口装置及mac系统
CN114301856B (zh) * 2021-12-29 2023-10-03 上海赫千电子科技有限公司 基于fpga的千兆gmii数据传输方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920132B1 (en) * 2000-05-30 2005-07-19 Marvell International Ltd. Reduced pin gigabit media independent interface
CN103916318A (zh) * 2013-01-04 2014-07-09 南京南瑞继保电气有限公司 一种单环网实现方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9413551B2 (en) * 2009-06-23 2016-08-09 Broadcom Corporation Method and system for network communications via a configurable multi-use Ethernet PHY

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920132B1 (en) * 2000-05-30 2005-07-19 Marvell International Ltd. Reduced pin gigabit media independent interface
CN103916318A (zh) * 2013-01-04 2014-07-09 南京南瑞继保电气有限公司 一种单环网实现方法

Also Published As

Publication number Publication date
CN107294731A (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
US10205537B2 (en) High speed isolated and optical USB
US5265123A (en) Expandable repeater
CN107637023B (zh) 用于在数据总线系统中传输消息的方法、收发器和用于机动车的电子控制单元
CN1773995B (zh) 用于数据通信设备中的自动协商的系统和方法
US9917705B2 (en) Device and measuring method for ascertaining the internal delay time of a can bus connection unit
CN107294731B (zh) 一种用于千兆以太网控制器的可切换接口电路
US20210143972A1 (en) Detection of physical layer parameter of a master device in an ethernet network
CN104579570A (zh) 数据接收器、数据接收系统和数据传输系统
US9990330B2 (en) Simultaneous edge toggling immunity circuit for multi-mode bus
US8675798B1 (en) Systems, circuits, and methods for phase inversion
CN103546229A (zh) Serdes速率匹配方法及装置
EP4095553A1 (en) Method for transceiving a message for uwb distance measurement, method and system for distance measurement and transceiver for uwb distance measurement
EP1335520B1 (en) Multiplex bus system with duty cycle correction
US5379325A (en) Clock generating apparatus, data transmitting/receiving apparatus and data transmitting/receiving method
CA2328256C (en) Methods and apparatus for exchanging data
US5455700A (en) Regenerative communication channel extender
CN103268301A (zh) 一种自动流的半双工uart接口电路
CN101026448A (zh) 一种同步通信系统时钟再生方法及系统
KR101396912B1 (ko) ＳｅｒＤｅｓ 네트워크에서의 직렬 링크 동기화 방법
CN111247501B (zh) 用于在两个物理接口之间传输数据的设备及方法
CN104009823A (zh) 一种SerDes技术中的错位检测与纠错电路
CN203761399U (zh) 单纤双向对称速率的光通信设备及系统
CN113872837B (zh) 一种信号处理方法、装置及系统
KR20010057825A (ko) 이더넷 정합 장치의 패킷 전송 장치
US10742262B1 (en) Method and system for ethernet active-pair detection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant