CN114301856B - 基于fpga的千兆gmii数据传输方法和装置 - Google Patents
基于fpga的千兆gmii数据传输方法和装置 Download PDFInfo
- Publication number
- CN114301856B CN114301856B CN202111632763.4A CN202111632763A CN114301856B CN 114301856 B CN114301856 B CN 114301856B CN 202111632763 A CN202111632763 A CN 202111632763A CN 114301856 B CN114301856 B CN 114301856B
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- mode
- gmii
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 73
- 101100283411 Arabidopsis thaliana GMII gene Proteins 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004891 communication Methods 0.000 claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000003139 buffering effect Effects 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003208 petroleum Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
本发明提供一种基于FPGA的千兆GMII数据传输方法和装置，具体包括：Tri‑MAC端通过MDIO信号线读取PHY中的预设寄存器数据确定当前通信速率，生成速率模式信号MODE给GMII接口数据传输装置；GMII接口数据传输装置设有关键信号clk_en，用于根据获取的MODE信号，在经过预设次数gtx_clk的时钟周内产生逻辑1，其余时间为逻辑0。本发明提供的技术方案中，GMII接口在10/100M模式下信号标准与1000M模式不统一的情况下进行转换，不同工作模式下都是基于125M时钟速率运行，以clk_en控制器作为数据有效信号来匹配不同速率，且不用进行整帧缓存，减少延时。
Description
技术领域
本发明涉及以太网数据传输接口技术领域，特别是涉及一种千兆GMII数据传输方法和装置。
背景技术
现代社会对用车需求的变化，辅助驾驶、自动驾驶以及无人驾驶技术的发展使得装配较多的传感器增加带宽的需求，传统总线已经无法满足汽车新技术的发展。需要发展高速千兆车载以太网作为骨干网络，但是车载网络较为复杂，除了骨干网络需要传输高流量数据外，基于域控制下的ECU，如雷达数据、车身控制等并不需要如此大的带宽。当用以太网测试工具对不同网络进行测试时，针对不同带宽，需要配置不同传输速率的测试工具，如10M、100M，1000M，需要设置三种不同速率的测试工具，这样会导致高成本。现有技术中，采用一种可行的方式在1000M的GMII传输接口时，同时设计兼容10M、100M的功能，如图1所示。GMII接口的数据速率可达1000Mbps，其时钟频率为125MHz，单向数据位宽8bits。GMII向下兼容MII，可以像MII一样工作在100Mbps和10Mbps的数据速率。发送端包括两个时钟信号GTXCLK和TXCLK，当设备工作于1000Mbps模式时，TXD,TXEN,TXER是与GTXCLK(125MHz)同步的，而在10/100Mbps工作模式时，以上数据信号是同步于由PHY提供的TXCLK的，其中100Mbps时是25MHz，10Mbps时是2.5MHz。接收端时钟只有一个时钟信号RXCLK，它是从接收数据中恢复的时钟。因此MAC在不同工作模式(10/100/1000Mbps)下需要使用不同的时钟速率(2.5/25/125M)，一方面，多组时钟的来回切换系统资源的调用开通，一方面，增加硬件成本，特别是FPGA芯片中，所需要的逻辑资源开销较大。同时，在不同的时钟切换后，对于100M或10M的数据传输时，数据信号线在后四位始终不传输数据，造成资源浪费。
发明内容
基于现有技术中存在的缺陷，本发明提供一种基于FPGA的千兆GMII数据传输方法，至少包括：
Tri-MAC端通过MDIO信号线读取PHY中的预设寄存器数据确定当前通信速率，生成速率模式信号MODE给GMII接口数据传输装置；
GMII接口数据传输装置设有关键信号clk_en，用于根据获取的MODE信号，在经过预设次数gtx_clk的时钟周内产生逻辑1，其余时间为逻辑0。
一种基于FPGA的千兆GMII数据传输方法，进一步可选的，GMII接口数据传输装置设有用于发送数据和/或控制信号的异异步发送FIFO；
当Tri-MAC端有效信号Tx_en为1时，将数据Txd[7:0],Tx_en,Tx_er组合成10bit数据存入FIFO；
读取时将10bit数据进行拆分。
一种基于FPGA的千兆GMII数据传输方法，进一步可选的，GMII接口数据传输装置设有用于接收数据和/或控制信号的异异步接收FIFO；
当Tri-MAC端有效信号Rx_dv为1时，将数据Rxd[7:0],Rx_dv,Rx_er组合成10bit数据存入FIFO；
读取时将10bit数据进行拆分。
一种基于FPGA的千兆GMII数据传输方法，进一步可选的，当速率模式信号MODE为1000M模式时，clk_en始终为1；
当速率模式信号MODE为100M模式时，clk_en每10个gtx_clk(125M)时钟周期产生一次逻辑1，其余时间为逻辑0；
当速率模式信号MODE为10M模式时，clk_en每100个gtx_clk 125M时钟周期产生一次逻辑1，其余时间为逻辑0。
一种基于FPGA的千兆GMII数据传输方法，进一步可选的，GMII发送端信号用于与千兆以太网PHY进行发送数据通信，至少包括：
gtx_clk时钟信号,Txd[0-7]数据信号,Tx_en控制信号,Tx_er控制信号；
GMII接收端信号用于与千兆以太网PHY进行接收数据通信至少包括：Rx_clk时钟,Rxd[0-7]数据信号,Rx_dv信号,Rx_er信号。
一种基于FPGA的千兆GMII数据传输方法，进一步可选的，处于Tri-MAC端与GMII之间的信号至少包括：
发送端：TXD[0-7]数据信号，TXEN信号,TXER信号；
接收端：RXD[0-7]数据信号,Rx_dv信号,Rx_er信号；
clk_en信号；
GMII配置信号，用于连接于千兆以太网PHY与Tri-MAC，用于获取当前通信速率。
一种基于FPGA的千兆GMII数据传输装置，至少包括：GMII数据传输装置用于连接千兆以太网PHY芯片和Tri-MAC芯片，用于数据发送与接收；
GMII数据传输装置至少包括：选通器、异步接收FIFO、异步发送FIFO、关键信号控制器；
关键信号控制器与异步接收FIFO和异步发送FIFO相连接；
选通器与异步发送FIFO相连接；
关键信号控制器获取当前生成速率模式信号MODE，在经过预设次数gtx_clk的时钟周期内产生逻辑1，其余时间为逻辑0，用于控制Tri-MAC与千兆以太网PHY芯片的传输速率。
一种基于FPGA的千兆GMII数据传输装置，进一步可选的，当速率模式信号MODE为1000M模式时，clk_en始终为1；
当速率模式信号MODE为100M模式时，clk_en每10个gtx_clk(125M)时钟周期产生一次逻辑1，其余时间为逻辑0；
当速率模式信号MODE为10M模式时，clk_en每100个gtx_clk 125M时钟周期产生一次逻辑1，其余时间为逻辑0。
一种基于FPGA的千兆GMII数据传输装置，进一步可选的，GMII发送端信号用于与千兆以太网PHY进行发送数据通信，至少包括：
Gtx_clk时钟信号,Txd[0-7]数据信号,Tx_en控制信号,Tx_er控制信号；
GMII接收端信号用于与千兆以太网PHY进行接收数据通信至少包括：Rx_clk时钟,Rxd[0-7]数据信号,Rx_dv信号,Rx_er信号。
一种基于FPGA的千兆GMII数据传输装置，进一步可选的，当Tri-MAC端有效信号Tx_en为1时，将数据Txd[7:0],Tx_en,Tx_er组合成10bit数据存入FIFO；
读取时将10bit数据进行拆分。
或当Tri-MAC端有效信号Rx_dv为1时，将数据Rxd[7:0],Rx_dv,Rx_er组合成10bit数据存入FIFO；
读取时将10bit数据进行拆分。
有益效果：
1.本发明提供的技术方案中，针对现有技术的缺陷，GMII接口在10/100M模式下信号标准与1000M模式不统一的情况下进行转换，且不用进行整帧缓存，减少延时。
2.本发明提供的技术方案中在不同工作模式下都是基于125M时钟速率运行，以clk_en控制器作为数据有效信号来匹配不同速率，减少MAC端的逻辑资源开销，以统一的内部125M作为时钟基准，方便数据处理。
附图说明
以下附图仅对本发明做示意性说明和解释，并不限定本发明的范围。
图1为本发明现有技术的千兆以太网MAC与PHY的结构示意图。
图2为本发明另一实施例中基于FPGA千兆以太网测试工具的系统结构示意图。
图3为本发明另一实施例中GMII接口数据传输装置示意图。
图4为本发明另一实施例中GMII接口数据传输装置的信号控制流示意图。
具体实施方式
为了对本文的技术特征、目的和效果有更加清楚的理解，现对照附图说明本发明的具体实施方式，在各图中相同的标号表示相同的部分。为使图面简洁，各图中的示意性地表示出了与本发明相关部分，而并不代表其作为产品的实际结构。另外，为使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。
关于控制系统，功能模块、应用程序(APP)本领域技术人员熟知的是，其可以采用任何适当的形式，既可以是硬件也可以是软件，既可以是离散设置的多个功能模块，也可以是集成到一个硬件上的多个功能单元。作为最简单的形式，所述控制系统可以是控制器，例如组合逻辑控制器、微程序控制器等，只要能够实现本申请描述的操作即可。当然，控制系统也可以作为不同的模块集成到一个物理设备上，这些都不偏离本发明的基本原理和保护范围。
本发明中“连接”，即可包括直接连接、也可以包括间接连接、通信连接、电连接，特别说明除外。
本文中所使用的术语仅为了描述特定实施方案的目的并且不旨在限制本公开。如本文中所使用地，单数形式“一个”、“一种”、以及“该”旨在也包括复数形式，除非上下文明确地另作规定。还将理解的是，当在说明书中使用时，术语“包括”和/或“包含”是指存在有所陈述的特征、数值、步骤、操作、元件和/或组分，但是并不排除存在有或额外增加一个或多个其它的特征、数值、步骤、操作、元件、组分和/或其组成的群组。作为在本文中所使用的，术语“和/或”包括列举的相关项的一个或多个的任何和全部的组合
应当理解，此处所使用的术语“车辆”或“车辆的”或其它类似术语一般包括机动车辆，例如包括运动型多用途车辆(SUV)、公共汽车、卡车、各种商用车辆的乘用汽车，包括各种舟艇、船舶的船只，航空器等等，并且包括混合动力车辆、电动车辆、可插式混合动力电动车辆、氢动力车辆以及其它替代性燃料车辆(例如源于非石油的能源的燃料)。正如此处所提到的，混合动力车辆是具有两种或更多动力源的车辆，例如汽油动力和电力动力两者的车辆。
此外，本公开的控制器可被具体化为计算机可读介质上的非瞬态计算机可读介质，该计算机可读介质包含由处理器、控制器或类似物执行的可执行程序指令。计算机可读介质的示例包括，但不限于，ROM、RAM、光盘(CD)-ROM、磁带、软盘、闪存驱动器、智能卡和光学数据存储设备。计算机可读记录介质也可分布在通过网络耦合的计算机系统中，使得计算机可读介质例如通过远程信息处理服务器或控制器区域网络(CAN)以分布式方式存储和执行。
本发明提供一种基于FPGA的千兆GMII数据传输系统，参见图2至图4，具体至少包括：设置FPGA芯片上的ARM处理器、Tri-MAC、GMII接口数据传输装置，其中，ARM处理器通过AXI bus(Advanced eXtensible Interface bus)或AXIS总线与Tri-MAC相连接，Tri-MAC与GMII接口数据传输装置相连接；
当发送数据时，ARM处理器调用应用程序从存储器中读取数据后传输给Tri-MAC,Tri-MAC对数据进行封装后通过GMII接口数据传输装置发送给千兆以太网PHY，如图2所示
具体地，千兆以太网PHY与GMII接口数据传输装置相连接，并且千兆以太网PHY与FPGA芯片相互独立；
千兆以太网与GMII接口数据传输装置在数据发送端包括以下信号：
gtx_glk时钟信号，在1000M传输时时钟信号(125MHz)
Txd[7:0]数据信号：被发送数据；
Tx_en控制信号：发送器使能信号，
Tx_er控制信号：发送器错误，用于破坏一个数据包；
千兆以太网与GMII接口数据传输装置在数据接收端包括以下信号：
Rx_clk信号：接收时钟信号(从收到的数据中提取，因此与GTXCLK无关联)
Rxd[7:0]信号：接收数据
Rx_dv信号：接收数据有效指示
Rx_er信号：接收数据出错指示
具体地，在GMII接口数据传输装置与Tri-MAC的数据发送端包括以下信号：
Txd[7:0]数据信号：被发送数据；
Tx_en控制信号：发送器使能信号，
Tx_er控制信号：发送器错误，用于破坏一个数据包；
在GMII接口数据传输装置与Tri-MAC的数据接收端包括以下信号：
Rxd[7:0]信号：接收数据；
Rx_dv信号：接收数据有效指示；
Rx_er信号：接收数据出错指示；
具体地，在GMII接口数据传输装置与Tri-MAC之间还设有：
MODE信号：用于表征当前PHY或Tri-MAC的通信模式；
clk_en信号：用于根据MODE信号，在经过预设次数gtx_clk的时钟周内产生逻辑1，其余时间为逻辑0。
具体地，在千兆以太网PHY与Tri-MAC之间还设有配置信号MDIO信号，用于获取千兆以太网PHY中预设寄存器的信号。
具体地，Tri-MAC端通过MDIO信号线读取PHY中的预设寄存器数据确定当前通信速率，生成速率模式信号MODE给GMII接口数据传输装置。
具体地，本实施例对现有的GMII接口数据传输装置进行改进，具体结构设计如下：GMII数据传输装置至少包括：选通器、异步接收FIFO、异步发送FIFO、关键信号控制器；
关键信号控制器与异步接收FIFO和异步发送FIFO相连接；
选通器与异步发送FIFO相连接；
关键信号控制器获取当前生成速率模式信号mode，在经过预设次数gtx_clk的时钟周期内产生逻辑1，其余时间为逻辑0，用于控制Tri-MAC与千兆以太网PHY芯片的传输速率。
具体地，具体的电路以及信号连接方式为：
关键信号控制器(clk_en gen)分别与gtx_clk,mode,异步接收FIFO(Async RxFIFO)、异步发送FIFO(Async Tx FIFO)相连接，根据Mode模式去监测gtx_clk的时钟周期的个数，对clk_en信号提供1或0的信号给异步接收FIFO、异步接收FIFO。
选通器还与Txd[7:0]数据信号、Tx_en控制信号，Tx_er控制信号相连接，根据需求，可以直接获取Txd[7:0]数据信号、Tx_en控制信号，Tx_er控制信号而无需从异步发送FIFO获取。
所有信号在不同以太网速率下(10/100/1000M)都是同步于时钟gtx_clk(125M)，clk_en信号对指定信号进行使能以适配10/100M速率。
在1000M以太网速率下GMII发送Tx信号是同步于MAC芯片的gtx_clk(125M)，GMII接收Rx信号同步于PHY芯片的Rx_clk(125M)。
1000M模式下，需做异步FIFO将Rx信号同步到本地时钟域gtx_clk(125M),clk_en始终为逻辑1；
100M模式下，需将数据以25M时钟的4bit数据转换成12.5M时钟的8bit数据，再做异步FIFO将接收数据同步到本地时钟域gtx_clk(125M)；
在125M频率下，相当于10个时钟周期数据变换一次，此时需做计数器，10个时钟周期产生一个clk_en信号给Tri-MAC，实现了以125M时钟频率对25M时钟4bit数据的收发。
10M模式下，与100M模式类似，2.5M时钟的4bit数据转换成1.25M时钟的8bit数据,再做异步FIFO将接收数据同步到本地时钟域gtx_clk(125M)，100个时钟周期产生一个clk_en，实现了以125M时钟频率对2.5M时钟4bit数据的收发，如图3和图4所示当车载以太网PHY端的速率与MAC端速率适配时，采用本发明设计的方法，Rxd[7:0]接收数据或Txd[7:0]发送数据整个位数都在传输数据，而与现有技术中，在100M和10M时，后四位不传输数据。数据也无需整帧缓存即可发送。
本实施例提供了一种基于FPGA的千兆GMII接口数据传输方法，至少包括：
Tri-MAC端通过MDIO信号线读取PHY中的预设寄存器数据确定当前通信速率，生成速率模式信号MODE给GMII接口数据传输装置；
GMII接口数据传输装置设有关键信号clk_en，用于根据获取的MODE信号，在经过预设次数gtx_clk的时钟周内产生逻辑1，其余时间为逻辑0。
GMII接口数据传输装置设有用于发送数据和/或控制信号的异步发送FIFO；
当Tri-MAC端有效信号Tx_en为1时，将数据Txd[7:0],Tx_en,Tx_er组合成10bit数据存入FIFO；
读取时将10bit数据进行拆分。
GMII接口数据传输装置设有用于接收数据和/或控制信号的异步接收FIFO；
当Tri-MAC端有效信号Rx_dv为1时，将数据Rxd[7:0],Rx_dv,Rx_er组合成10bit数据存入FIFO；
读取时将10bit数据进行拆分。
当速率模式信号MODE为1000M模式时，clk_en始终为1；
当速率模式信号MODE为100M模式时，clk_en每10个gtx_clk(125M)时钟周期产生一次逻辑1，其余时间为逻辑0；
当速率模式信号MODE为10M模式时，clk_en每100个gtx_clk 125M时钟周期产生一次逻辑1，其余时间为逻辑0。
本发明提供的GMII接口数据传输设备主要用于智能汽车的测试工具链中，用于对汽车ECU、网关、域控制器、中央计算单元进行测试实用，能够快捷的适配不同车载网络节点不同的传输速率的ECU，而不用增加成本或接口。
以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。本领域的技术人员可以清楚，该实施例中的形式不局限于此，同时可调整方式也不局限于此。可以理解，本领域技术人员在不脱离本发明的基本构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。
Claims (8)
1.一种基于FPGA的千兆GMII数据传输方法，其特征在于，至少包括：
Tri-MAC端通过MDIO信号线读取PHY中的预设寄存器数据确定当前通信速率，生成速率模式信号MODE给GMII接口数据传输装置；
GMII接口数据传输装置设有关键信号clk_en，用于根据获取的MODE信号，在经过预设次数gtx_clk的时钟周内产生逻辑1，其余时间为逻辑0；
其中，当速率模式信号MODE为1000M模式时，clk_en始终为1；
当速率模式信号MODE为100M模式时，clk_en每10个gtx_clk125M时钟周期产生一次逻辑1，其余时间为逻辑0；
当速率模式信号MODE为10M模式时，clk_en每100个gtx_clk
125M时钟周期产生一次逻辑1，其余时间为逻辑0。
2.如权利要求1所述一种基于FPGA的千兆GMII数据传输方法，其特征在于，GMII接口数据传输装置设有用于发送数据和/或控制信号的异步发送FIFO；
当Tri-MAC端有效信号Tx_en为1时，将数据Txd[7:0],Tx_en,Tx_er组合成10bit数据存入FIFO；
读取时将10bit数据进行拆分。
3.如权利要求1所述一种基于FPGA的千兆GMII数据传输方法，其特征在于，GMII接口数据传输装置设有用于接收数据和/或控制信号的异步接收FIFO；
当Tri-MAC端有效信号Rx_dv为1时，将数据Rxd[7:0],Rx_dv,Rx_er组合成10bit数据存入FIFO；
读取时将10bit数据进行拆分。
4.如权利要求1所述一种基于FPGA的千兆GMII数据传输方法，其特征在于，GMII发送端信号用于与千兆以太网PHY进行发送数据通信，至少包括：
gtx_clk时钟信号,Txd[0-7]数据信号,Tx_en控制信号,Tx_er控制信号；
GMII接收端信号用于与千兆以太网PHY进行接收数据通信，至少包括：Rx_clk时钟,Rxd[0-7]数据信号,Rx_dv信号,Rx_er信号。
5.如权利要求1所述一种基于FPGA的千兆GMII数据传输方法，其特征在于，处于Tri-MAC端与GMII之间的信号至少包括：
发送端：TXD[0-7]数据信号，TXEN信号,TXER信号；
接收端：RXD[0-7]数据信号,Rx_dv信号,Rx_er信号；
clk_en信号；
GMII配置信号，用于连接千兆以太网PHY与Tri-MAC，用于获取当前通信速率。
6.一种基于FPGA的千兆GMII数据传输装置，其特征在于，GMII数据传输装置用于连接千兆以太网PHY芯片和Tri-MAC芯片，用于数据发送与接收；
GMII数据传输装置至少包括：选通器、异步接收FIFO、异步发送FIFO、关键信号控制器；
关键信号控制器与异步接收FIFO和异步发送FIFO相连接；
选通器与异步发送FIFO相连接；
关键信号控制器获取当前生成速率模式信号MODE，在经过预设次数gtx_clk的时钟周期内产生逻辑1，其余时间为逻辑0，用于控制Tri-MAC与千兆以太网PHY芯片的传输速率；
其中，当速率模式信号MODE为1000M模式时，clk_en始终为1；
当速率模式信号MODE为100M模式时，clk_en每10个gtx_clk125M时钟周期产生一次逻辑1，其余时间为逻辑0；
当速率模式信号MODE为10M模式时，clk_en每100个gtx_clk 125M时钟周期产生一次逻辑1，其余时间为逻辑0。
7.如权利要求6所述的一种基于FPGA的千兆GMII数据传输装置，其特征在于，GMII发送端信号用于与千兆以太网PHY进行发送数据通信，至少包括：
Gtx_clk时钟信号,Txd[0-7]数据信号,Tx_en控制信号,Tx_er控制信号；
GMII接收端信号用于与千兆以太网PHY进行接收数据通信至少包括：Rx_clk时钟,Rxd[0-7]数据信号,Rx_dv信号,Rx_er信号。
8.如权利要求7所述的一种基于FPGA的千兆GMII数据传输装置，其特征在于，当Tri-MAC端有效信号Tx_en为1时，将数据Txd[7:0],Tx_en,Tx_er组合成10bit数据存入FIFO；
读取时将10bit数据进行拆分；
或当Tri-MAC端有效信号Rx_dv为1时，将数据Rxd[7:0],Rx_dv,Rx_er组合成10bit数据存入FIFO；
读取时将10bit数据进行拆分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111632763.4A CN114301856B (zh) | 2021-12-29 | 2021-12-29 | 基于fpga的千兆gmii数据传输方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111632763.4A CN114301856B (zh) | 2021-12-29 | 2021-12-29 | 基于fpga的千兆gmii数据传输方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114301856A CN114301856A (zh) | 2022-04-08 |
| CN114301856B true CN114301856B (zh) | 2023-10-03 |
Family
ID=80971274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111632763.4A Active CN114301856B (zh) | 2021-12-29 | 2021-12-29 | 基于fpga的千兆gmii数据传输方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114301856B (zh) |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1435036A (zh) * | 2000-04-07 | 2003-08-06 | 因芬尼昂技术北美公司 | 集成的接入设备控制器 |
| CN101146131A (zh) * | 2006-09-15 | 2008-03-19 | 中兴通讯股份有限公司 | 千兆与十/百/千兆接口自适应的以太网桥接器 |
| CN102098814A (zh) * | 2009-12-11 | 2011-06-15 | 中兴通讯股份有限公司 | 一种实现太网口自适应的方法、网络系统和网络设备 |
| KR101416701B1 (ko) * | 2013-08-29 | 2014-07-09 | 주식회사알에프윈도우 | 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템 |
| CN104145448A (zh) * | 2012-03-05 | 2014-11-12 | 高通股份有限公司 | 针对在传统模式下操作的千兆比特介质独立接口的低功率空闲信令 |
| CN105227288A (zh) * | 2014-06-30 | 2016-01-06 | 惠州市伟乐科技股份有限公司 | Gmii数据发送方法和装置 |
| CN105406998A (zh) * | 2015-11-06 | 2016-03-16 | 天津津航计算技术研究所 | 基于fpga的双冗余千兆以太网介质访问控制器ip核 |
| US9385724B1 (en) * | 2013-10-03 | 2016-07-05 | Altera Corporation | Methods for operating configurable storage and processing blocks at double and single data rates |
| CN107294731A (zh) * | 2017-06-28 | 2017-10-24 | 中国电子科技集团公司第五十八研究所 | 一种用于千兆以太网控制器的可切换接口电路 |
| CN107465965A (zh) * | 2016-06-03 | 2017-12-12 | 中兴通讯股份有限公司 | 一种光口实现方法、装置及现场可编程门阵列器件 |
| CN109218154A (zh) * | 2018-09-07 | 2019-01-15 | 深圳市常茂信科技开发有限公司 | 一种基于fpga的千兆以太网到slip的转换系统 |
| CN109634881A (zh) * | 2018-11-16 | 2019-04-16 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于fpga的千兆以太网dma数据传输设计装置 |
| CN111131267A (zh) * | 2019-12-25 | 2020-05-08 | 博依特(广州)工业互联网有限公司 | 基于fpga的以太网自适应方法、装置及系统 |
| CN111143264A (zh) * | 2019-12-30 | 2020-05-12 | 山东方寸微电子科技有限公司 | 实现同步模式的apb桥、实现异步模式的apb桥及其控制方法 |
| CN111262655A (zh) * | 2020-01-15 | 2020-06-09 | 江苏方天电力技术有限公司 | 基于异步时钟的fpga万兆以太网数据高速发送方法 |
| CN111313869A (zh) * | 2020-01-20 | 2020-06-19 | 西安微电子技术研究所 | 一种千兆以太网收发器的时钟切换电路 |
| CN113630326A (zh) * | 2021-07-30 | 2021-11-09 | 天津光电通信技术有限公司 | 一种千兆以太网流量控制装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1642042A (zh) * | 2004-01-15 | 2005-07-20 | 华为技术有限公司 | 光通信系统、子速率复用解复用装置及其方法 |
| US7672416B2 (en) * | 2005-03-30 | 2010-03-02 | Alcatel-Lucent Usa Inc. | High-speed serial transceiver with sub-nominal rate operating mode |
-
2021
- 2021-12-29 CN CN202111632763.4A patent/CN114301856B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1435036A (zh) * | 2000-04-07 | 2003-08-06 | 因芬尼昂技术北美公司 | 集成的接入设备控制器 |
| CN101146131A (zh) * | 2006-09-15 | 2008-03-19 | 中兴通讯股份有限公司 | 千兆与十/百/千兆接口自适应的以太网桥接器 |
| CN102098814A (zh) * | 2009-12-11 | 2011-06-15 | 中兴通讯股份有限公司 | 一种实现太网口自适应的方法、网络系统和网络设备 |
| CN104145448A (zh) * | 2012-03-05 | 2014-11-12 | 高通股份有限公司 | 针对在传统模式下操作的千兆比特介质独立接口的低功率空闲信令 |
| KR101416701B1 (ko) * | 2013-08-29 | 2014-07-09 | 주식회사알에프윈도우 | 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템 |
| US9385724B1 (en) * | 2013-10-03 | 2016-07-05 | Altera Corporation | Methods for operating configurable storage and processing blocks at double and single data rates |
| CN105227288A (zh) * | 2014-06-30 | 2016-01-06 | 惠州市伟乐科技股份有限公司 | Gmii数据发送方法和装置 |
| CN105406998A (zh) * | 2015-11-06 | 2016-03-16 | 天津津航计算技术研究所 | 基于fpga的双冗余千兆以太网介质访问控制器ip核 |
| CN107465965A (zh) * | 2016-06-03 | 2017-12-12 | 中兴通讯股份有限公司 | 一种光口实现方法、装置及现场可编程门阵列器件 |
| CN107294731A (zh) * | 2017-06-28 | 2017-10-24 | 中国电子科技集团公司第五十八研究所 | 一种用于千兆以太网控制器的可切换接口电路 |
| CN109218154A (zh) * | 2018-09-07 | 2019-01-15 | 深圳市常茂信科技开发有限公司 | 一种基于fpga的千兆以太网到slip的转换系统 |
| CN109634881A (zh) * | 2018-11-16 | 2019-04-16 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于fpga的千兆以太网dma数据传输设计装置 |
| CN111131267A (zh) * | 2019-12-25 | 2020-05-08 | 博依特(广州)工业互联网有限公司 | 基于fpga的以太网自适应方法、装置及系统 |
| CN111143264A (zh) * | 2019-12-30 | 2020-05-12 | 山东方寸微电子科技有限公司 | 实现同步模式的apb桥、实现异步模式的apb桥及其控制方法 |
| CN111262655A (zh) * | 2020-01-15 | 2020-06-09 | 江苏方天电力技术有限公司 | 基于异步时钟的fpga万兆以太网数据高速发送方法 |
| CN111313869A (zh) * | 2020-01-20 | 2020-06-19 | 西安微电子技术研究所 | 一种千兆以太网收发器的时钟切换电路 |
| CN113630326A (zh) * | 2021-07-30 | 2021-11-09 | 天津光电通信技术有限公司 | 一种千兆以太网流量控制装置 |
Non-Patent Citations (3)
| Title |
|---|
| "Radiated immunity of the Gigabit Ethernet Switch embedded in an industrial programmable logic controller";Massiva Zouaoui et al;《2016 IEEE International Symposium on Electromagnetic Compatibility (EMC)》;全文 * |
| 千兆以太网通信端口FPGA设计与实现;朱保琨;刘广文;;计算机工程与设计(第09期);全文 * |
| 基于FPGA的千兆以太网CMOS图像数据传输系统设计;俞鹏炜;任勇;冯鹏;王洪良;魏彪;;国外电子测量技术(第11期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114301856A (zh) | 2022-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11336470B2 (en) | Method and apparatus for transmitting and receiving wake-up signal in vehicle network | |
| US11233750B2 (en) | Method and apparatus for allocating transmission opportunities in vehicle network | |
| US10091053B2 (en) | Comprehensive high resolution cable diagnostics for in-vehicle Ethernet PHYs | |
| US11246098B2 (en) | Method and apparatus for wake-up of communication node in vehicle network | |
| US7783908B2 (en) | Method and device to wake-up nodes in a serial data bus | |
| CN110299999A (zh) | 一种基于Linux平台的列车实时以太网TRDP网卡 | |
| US20200136857A1 (en) | Method and apparatus for allocating priority transmission opportunities in vehicle network | |
| CN111953588A (zh) | 一种基于车载以太网的车载t-box | |
| CN103558780B (zh) | 一种汽车车载总线控制器 | |
| CN114301856B (zh) | 基于fpga的千兆gmii数据传输方法和装置 | |
| CN108880965B (zh) | 一种用于自动驾驶汽车的动力can网关及其实现方法 | |
| CN214384910U (zh) | 一种车载星型环状网络的同步传输系统 | |
| CN216391061U (zh) | 一种千兆车载以太网测试装置和系统 | |
| CN217282983U (zh) | 一种基于千兆以太网的车载网络架构和汽车 | |
| CN116582602A (zh) | 一种高速光纤传输的车载网络通信方法 | |
| CN213342284U (zh) | 基于can协议和车载以太网协议的ecu通信装置 | |
| CN214014268U (zh) | 一种车载环状网络的高速传输系统 | |
| CN202772912U (zh) | 基于vme总线的通信板卡 | |
| CN212258993U (zh) | 一种基于车载以太网的车载t-box | |
| CN210168057U (zh) | 一种多功能车载网关 | |
| Seyler et al. | A self-propagating wakeup mechanism for point-to-point networks with partial network support | |
| CN213906807U (zh) | 一种低成本环状光纤网络同步视频传输系统 | |
| Ling et al. | The car body control bus design based on CAN/LIN Bus | |
| US10623496B2 (en) | Operation methods of communication node in network | |
| CN115442351B (zh) | 一种基于fpga和cpu的rs-422串口通信模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |