CN111143264A - 实现同步模式的apb桥、实现异步模式的apb桥及其控制方法 - Google Patents

实现同步模式的apb桥、实现异步模式的apb桥及其控制方法 Download PDF

Info

Publication number
CN111143264A
CN111143264A CN201911394642.3A CN201911394642A CN111143264A CN 111143264 A CN111143264 A CN 111143264A CN 201911394642 A CN201911394642 A CN 201911394642A CN 111143264 A CN111143264 A CN 111143264A
Authority
CN
China
Prior art keywords
apb
ahb
data
bus
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911394642.3A
Other languages
English (en)
Other versions
CN111143264B (zh
Inventor
刘红军
张洪柳
郭勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Fangcun Microelectronic Technology Co ltd
Shandong Fangcun Microelectronics Technology Co Ltd
Original Assignee
Qingdao Fangcun Microelectronic Technology Co ltd
Shandong Fangcun Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Fangcun Microelectronic Technology Co ltd, Shandong Fangcun Microelectronics Technology Co Ltd filed Critical Qingdao Fangcun Microelectronic Technology Co ltd
Priority to CN201911394642.3A priority Critical patent/CN111143264B/zh
Publication of CN111143264A publication Critical patent/CN111143264A/zh
Application granted granted Critical
Publication of CN111143264B publication Critical patent/CN111143264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本公开提出了实现同步模式的APB桥、实现异步模式的APB桥及其控制方法，同步模式的APB桥设置AHB缓存区、APB缓存区，并设置了相应的控制逻辑，在同步模式中有效规避传统设计的前仿真过程中APB采样AHB时钟域时会出现采样错误的情形，增加了APB桥的适应性。实现异步模式的APB桥设置异步预取FIFO，APB桥传输的写命令和写数据的传输通过异步预取FIFO将数据，异步预取FIFO将数据中数据的存入和输出按照不同的时钟独立进行，将写命令和写数据从AHB总线端传输至APB总线端；不需要对新网表进行手动修改，通过APB桥内部的控制逻辑实现数据的同步或者异步传输，实现了由宽总线AHB总线向窄总线APB总线的控制信号和数据的转换，能够提高代码复用率，加快SOC的设计进程。

Description

实现同步模式的APB桥、实现异步模式的APB桥及其控制方法
技术领域
本公开涉及APB桥相关技术领域，具体的说，是涉及实现同步模式的APB桥、实现异步模式的APB桥及其控制方法。
背景技术
本部分的陈述仅仅是提供了与本公开相关的背景技术信息，并不必然构成在先技术。
在AMBA(Advanced Microcontroller Bus Architecture,译为高级微控制总线体系架构)片上总线协议规范中，APB桥是连接AHB高速总线和APB总线的重要枢纽，在主设备和外设之间的数据传输起着至关重要的作用。APB桥是APB总线上唯一的主设备，同时也是AHB总线上众多从设备之一。APB桥满足AHB和APB接口协议，它提供了高速总线AHB到低速外设总线APB之间的命令/数据传输通道。
高级微控制总线体系架构AMBA是ARM公司提供的适用于多数的SOC总线体系架构，用以集成RISC(Reduced Instruction Set Computer，精简指令集)处理器和IP核。目前，AMBA总线在实现SOC系统设计中市场占有率非常高。但是针对不同的SOC系统设计，AHB和APB的使用不尽相同，比如在有些设计中AHB和APB使用异步时钟，有些设计中使用同步时钟。有些需要兼容AMBA4.0，有些只要兼容AMBA2.0即可以，所以在每一次的SOC系统设计中APB桥都需要进行定制。
在传统设计方案中：在AHB时钟和APB时钟同步模式下，倍频传输时，AHB时钟和APB时钟一般使用专门的时序同步接口信号(clk_en)进行接口时序同步，多次仿真发现，AHB时钟和APB时钟在前仿真，即前仿真pre-simulation仿真时，如图1所示，由于未对时钟树做平衡调整，会造成由于AHB时钟(图示hclk)和APB时钟(图示pclk)与clk_en的相位偏移问题，图中时钟pclk的相位相比时钟hclk向后偏移，clk_en的相位也相对hclk向后偏移，pclk和clk_en的偏移量在前仿真pre-simulation时不能明确确定。即当AHB地址haddr在clk_en为高时被APB时钟采样，在前仿真阶段，APB和AHB时钟的相位关系也就很难确定，APB相对AHB时钟有可能偏移的比较大，造成采样到的AHB总线地址(haddr)是变化之后的数据，那就会发生采样错误。针对此种问题需要每次手动在综合后的网表里面加入延迟解决，这种方法需要对每次生成综合的新网表进行手动修改，过于繁琐，还容易出错。
发明内容
本公开为了解决上述问题，提出了实现同步模式的APB桥、实现异步模式的APB桥及其控制方法，不需要对综合之后的新网表进行手动修改，通过APB桥内部的控制逻辑实现数据的同步或者异步传输，实现了由宽总线AHB总线向窄总线APB总线的控制信号和数据的转换，本公开兼容AMBA2.0(Advanced Microcontroller Bus Architecture，高级微控制器总线架构2.0),AMBA3.0,AMBA4.0，能够提高代码复用率，加快SOC的设计进程。
为了实现上述目的，本公开采用如下技术方案：
一个或多个实施例提供了一种实现同步模式的APB桥，包括AHB缓存区、APB缓存区、控制逻辑单元和状态机；所述AHB缓存区连接AHB总线用于实现存储从AHB总线传输的数据，AHB缓存区连接APB缓存区，所述控制逻辑单元分别连接APB缓存区和状态机，所述APB缓存区与APB总线连接进行数据的交互；控制逻辑单元用于根据同一控制时钟，控制AHB缓存区的数据和APB缓存区的数据存储和读取。
一个或多个实施例提供了基于上述的一种实现同步模式的APB桥的控制方法，包括由AHB总线向APB总线的数据传输和由APB总线向AHB总线的数据传输，由AHB总线向APB总线的数据传输包括如下步骤：
接收CPU通过AHB总线向APB桥发出的AHB写/读命令；
根据接收的AHB写/读命令，读取AHB总线传输的数据，并存储在AHB缓存区；
采用同一控制时钟，并在控制时钟为高电平时控制AHB缓存区的数据和APB缓存区的数据存储和读取；
启动状态机，根据APB缓存区的数据进行APB总线连接的APB从机的数据读写操作。
一个或多个实施例提供了一种实现异步模式的APB桥，包括异步预取FIFO、选择器、状态机以及APB缓存区；所述异步预取FIFO通过选择器与状态机连接，所述状态机通过设置的接口与APB从机连接，异步预取FIFO分别与AHB总线和APB缓存区连接；状态机用于根据APB缓存区数据，控制与APB总线连接的APB从机的数据读写，异步预取FIFO被配置为实现同步两个时钟域信号的功能，即同步了AHB时钟域发送到APB时钟域的命令及数据。
一个或多个实施例提供了基于上述的一种实现异步模式的APB桥的控制方法，包括如下步骤：APB桥设置在APB总线和AHB总线之间，包括数据写入的方法和数据读取的方法：
数据写入的方法为APB桥传输的写命令和写数据的传输通过异步预取FIFO将数据，异步预取FIFO将数据中数据的存入和输出按照不同的时钟独立进行，将写命令和写数据从AHB总线端传输至APB总线端；数据读取的方法为：读命令和读数据采用握手信号进行同步。
与现有技术相比，本公开的有益效果为：
(1)本公开实现了APB总线的从机个数可配置，APB从机基址和地址空间动态可配置，由APB从机接口模块实现。
(2)采用本公开设置的APB桥，可以覆盖异步和同步传输，AHB时钟和APB时钟同步异步模式可配置，通过设置AHB缓存区、APB缓存区，并设置了相应的控制逻辑，在同步模式中有效规避传统设计的前仿真过程中APB采样AHB时钟域时会出现采样错误的情形，
(3)在异步模式中，写命令使用预取FIFO(First Input First Output，先进先出)，读命令使用握手协议，将读写通道进行区分使得读写传输更快。
(4)APB桥兼容AMBA2.0，AMBA3.0，AMBA4.0协议，增强了代码复用性，以此缩短SOC设计，整合，验证时间，加快项目进度。
附图说明
构成本公开的一部分的说明书附图用来提供对本公开的进一步理解，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的限定。
图1是传统APB桥AHB时钟和APB时钟同步模式下倍频传输的时序图；
图2是本公开实施例1的实现同步模式的APB桥架构图；
图3是本公开实施例1的APB桥同步传输的时序图；
图4是本公开实施例1的APB桥同步传输的AHB时钟和APB时钟关系图；
图5是本公开实施例2实现异步模式的APB桥架构图。
具体实施方式：
下面结合附图与实施例对本公开作进一步说明。
应该指出，以下详细说明都是示例性的，旨在对本公开提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本公开所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本公开的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。需要说明的是，在不冲突的情况下，本公开中的各个实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。
实施例1
在一个或多个实施方式中公开的技术方案中，如图2所示，一种实现同步模式的APB桥，架构图如图2所示，包括AHB缓存区、APB缓存区、控制逻辑单元和状态机；所述AHB缓存区连接AHB总线用于实现存储从AHB总线传输的数据，AHB缓存区连接APB缓存区，所述控制逻辑单元分别连接APB缓存区和状态机，所述APB缓存区与APB总线连接进行数据的交互；控制逻辑单元用于根据同一控制时钟，控制AHB缓存区的数据和APB缓存区的数据存储和读取。
AHB缓存区用于存储从AHB总线传输的数据，从AHB总线传输的数据包括从AHB总线传输的写/读的总线地址(haddr)，写数据(hwdata)，读写使能信号(hwrite)，传输大小(hsize)等控制信息。并且针对不同的控制信息设置不同的缓存区，AHB缓存区用包括AHB总线地址缓存区(haddr buffer)、AHB写数据缓存区(hwdata buffer)、AHB读写使能信号缓存区(hwrite buffer)等。
APB缓存区包括APB地址缓存区(paddr buffer)、APB写数据缓存区(pwdatabuffer)、APB读写使能信号缓存区(pwrite buffer)等。
状态机具体为APB读写状态机用于根据APB缓存区数据，控制与APB总线连接的APB从机的数据读写。
控制逻辑单元被配置为实现：用于控制APB缓存区和状态机的数据和命令传输控制。控制逻辑单元可以设置在控制时钟为高电平时为有效信号。
本实施例提供基于上述一种APB桥的数据同步传输方法，包括由AHB总线向APB总线的数据传输和由APB总线向AHB总线的数据传输，由AHB总线向APB总线的数据传输包括如下步骤：
步骤1、接收CPU通过AHB总线向APB桥发出的AHB写/读命令；
步骤2、根据接收的AHB写/读命令，读取AHB总线传输的数据，并存储在AHB缓存区；
步骤3、采用同一控制时钟，并在控制时钟为高电平时控制AHB缓存区的数据和APB缓存区的数据存储和读取；
步骤4、启动状态机，根据APB缓存区的数据进行APB总线连接的APB从机的数据读写操作。
步骤3中，分为两种情况进行控制：
1)如果AHB时钟和APB时钟频率是倍数关系，倍数关系为2～n分频,其中n大于等于2，同一控制时钟记为clk_en，具体可以如图3所示，采用如下控制步骤：
当AHB读写命令在clk_en为低时被写入AHB buffer，则在下一次clk_en为高时被APB时钟域(APB clock domain)采样，并同时启动状态机向APB从机发送APB读写指令。
当AHB读写命令在clk_en为高时传入，AHB读写命令即AHB CMD不写入AHB buffer，等到下一个AHB时钟周期再被写入AHB buffer；等待下一次clk_en为高时，被APB时钟域(APB clock domain)采样，同时启动状态机向APB slave发送APB控制命令。
2)如果AHB时钟和APB时钟频率是同频关系，则可忽略clk_en，当CPU发送AHB读写命令后，直接存到AHB buffer里面，同时启动状态机，发送APB读写命令，此种情况下AHB读写命令不需要等待，直接存入APB Buffer中。
步骤4中启动APB状态机之后，如果是写命令，APB桥则会连同接收到写数据一块按照APB协议发送给APB从机，如果是读命令，APB桥会把读命令发送给APB从机，等待APB反馈数据，并把APB读到的数据在状态机结束的当前沿传送给AHB，并解除总线占用。
以具体的示例进行说明，如图3所示，当CPU发送到AHB总线的读写命令在clk_en为高时，被采样到AHB缓存中，为了避免在前仿真pre-simulation时，APB在clk_en为高采样出现的错误，设计中对在任何一个clk_en为高前一个AHB时钟发出的命令，都会缓存到下一个clk_en为高时再采样。
如图4所示，AHB时钟和APB时钟频率3：1时，和clk_en之间的相位频率关系，其中clk_en一般在上层控制单元SCU或其他时钟控制单元中实现，clk_en只有在pclk上升沿的前一个AHB时钟沿为高，如图4虚线所示，clk_en有效后在第6个hclk上升沿被采样。
采用本实施例的同步模式有以下效果
1、AHB和APB时钟设置成同步模式时，实现的APB桥逻辑简单，面积，小功耗低，读写速度快，有效减少APB桥占用总线时间。
2、通过设置AHB缓存区、APB缓存区，并设置了相应的控制逻辑，在同步模式中有效规避传统设计的前仿真过程中APB采样AHB时钟域时会出现采样错误的情形，增加了APB桥的适应性。
实施例2
在一个或多个实施方式中公开的技术方案中，如图5所示，本实施例提供一种实现异步模式的APB桥，包括异步预取FIFO、选择器、状态机以及APB缓存区；所述异步预取FIFO通过选择器与状态机连接，所述状态机通过设置的接口与APB从机连接，异步预取FIFO分别与AHB总线和APB缓存区连接；状态机用于根据APB缓存区数据，控制与APB总线连接的APB从机的数据读写。
异步预取FIFO被配置为实现同步AHB时钟域发送到APB时钟域的命令及数据。可设置的，异步预取FIFO写命令和读命令有效时，数据当拍有效，加快传输效率。
APB缓存区包括APB地址缓存区(paddr buffer)、APB写数据缓存区(pwdatabuffer)、APB写使能信号缓存区(pwrite buffer)等。
选择器用于设置异步预取FIFO的选通条件。
可选的，选择器的选通条件为CPU连续发送多次写命令之后，APB桥把接到的命令和数据压入到异步预取FIFO中，从而触发启动APB状态机进行对APB总线的写操作，而后如果CPU紧接着发送读命令，那么当异步预取FIFO不为空之前，利用选择器控制逻辑，来一直选通写操作，直到写操作完成，才会进行读操作。
作为进一步的技术方案，实现异步模式的APB桥还包括读命令同步模块和读数据同步模块，所述命令同步模块通过选择器与状态机连接。
读命令同步模块：被配置为实现APB时钟域采样AHB时钟域读命令的时钟同步。
读数据同步模块：被配置为实现AHB时钟域采样APB时钟域读数据的时钟同步。
本实施例还提供上述一种现异步模式的APB桥的控制方法，APB桥设置在APB总线和AHB总线之间，包括数据写入的方法和数据读取的方法：
数据写操作的方法为APB桥传输的写命令和写数据的传输通过异步预取FIFO将数据，异步预取FIFO将数据中数据的存入和输出按照不同的时钟独立进行，将写命令和写数据从AHB总线端传输至APB总线端；数据读取的方法为：读命令和读数据采用握手信号进行同步。
数据写入的方法包括如下步骤：
步骤1、接收CPU向AHB总线发送的写命令；
步骤2、若异步预取FIFO的满状态标志位full为低即非满状态，那么同时压入预取FIFO控制信号(push)设置为有效信号；
步骤3、写命令连同写数据一块写入从异步预取FIFO写入端写入异步预取FIFO中；同时在APB时钟域端，如果当异步预取FIFO的空状态标志位empty为低时即非空状态，从异步预取FIFO的读出端读出数据，并启动APB时钟域的状态机APB写操作。
异步预取FIFO的写入端和读出端可以同时进行数据的写入和读取，相当于双口的结构，并且可以在不同的时钟下，实现异步数据传输，这样在异步预取FIFO后端的数据传输中实现了数据传输在APB时钟域下进行，实现数据传输。
写命令连同写数据一块写入从异步预取FIFO写入端写入异步预取FIFO中，可以在异步预取FIFO一个信号下写入完成，完成后释放AHB总线。在预取FIFO非满状态下，连续写传输时，AHB一个时钟信号下写命令，一时钟信号下写数据，实现流水线写操作。
当异步预取FIFO空标志位(empty)信号被拉低，表示FIFO不空即为有效信号，异步预取FIFO内部存储了AHB的写命令和写数据，此时从异步预取FIFO的另一端读出数据，并启动APB时钟域的状态机，进入APB控制信号的产生响应阶段，当APB的传输完成指示信号(pready信号)为高时，完成一次APB写操作。
数据读操作的方法:
当CPU进行读操作时，接收读操作命令，将AHB总线的读命令通过命令同步模块Command Sync模块同步到APB时钟域，然后启动APB状态机向APB总线发布读命令；
接收发送APB读命令后反馈的数据，通过读数据同步模块RData Sync模块同步到AHB时钟域，读取数据并传输至AHB总线，解除总线占用。
采用本实施例的APB桥及控制方法，可以达到如下效果：
1、AHB总线的连续写传输只需要一个AHB时钟周期，不必等待APB总线传输完成，这样能够明显缩短AHB占用CPU的时间，提高AHB总线系统性能
2、AHB时钟和和APB时钟设置成异步时钟，在后端时序收敛时，明显减少了AHB时钟串联的寄存器的个数，减少工具长时钟树所需的迭代次数，有利于时序收敛，加快SOC设计中时序收敛进程。
以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
上述虽然结合附图对本公开的具体实施方式进行了描述，但并非对本公开保护范围的限制，所属领域技术人员应该明白，在本公开的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本公开的保护范围以内。

Claims (10)

1.一种实现同步模式的APB桥，其特征是：包括AHB缓存区、APB缓存区、控制逻辑单元和状态机；所述AHB缓存区连接AHB总线用于实现存储从AHB总线传输的数据，AHB缓存区连接APB缓存区，所述控制逻辑单元分别连接APB缓存区和状态机，所述APB缓存区与APB总线连接进行数据的交互；控制逻辑单元用于根据同一控制时钟，控制AHB缓存区的数据和APB缓存区的数据存储和读取。
2.如权利要求1所述的一种实现同步模式的APB桥，其特征是：AHB缓存区用于存储从AHB总线传输的数据，从AHB总线传输的数据包括从AHB总线传输的写/读的总线地址、写数据、读写使能信号和传输数据的度。
3.如权利要求1所述的一种实现同步模式的APB桥，其特征是：状态机用于根据APB缓存区数据，控制与APB总线连接的APB从机的数据读写。
4.基于权利要求1-3任一项所述的一种实现同步模式的APB桥的控制方法，其特征是：包括由AHB总线向APB总线的数据传输和由APB总线向AHB总线的数据传输，由AHB总线向APB总线的数据传输包括如下步骤：
接收CPU通过AHB总线向APB桥发出的AHB写/读命令；
根据接收的AHB写/读命令，读取AHB总线传输的数据，并存储在AHB缓存区；
采用同一控制时钟，并在控制时钟为高电平时控制AHB缓存区的数据和APB缓存区的数据存储和读取；
启动状态机，根据APB缓存区的数据进行APB总线连接的APB从机的数据读写操作。
5.如权利要求4所述的控制方法，其特征是：采用同一控制时钟，并在控制时钟为高电平时控制AHB缓存区的数据和APB缓存区的数据存储和读取的方法，同一控制时钟记为clk_en，具体为：
当AHB时钟和APB时钟频率是倍数关系采用如下控制步骤：
当AHB读写命令在clk_en为低时被写入AHB缓存区，则在下一次clk_en为高时被APB时钟域采样，并同时启动状态机向APB从机发送APB读写指令；
当AHB读写命令在clk_en为高时传入，AHB读写命令即AHB CMD不写入AHB缓存区，等到下一个AHB时钟周期再被写入AHB缓存区；等待下一次clk_en为高时，被APB时钟域采样，同时启动状态机向APB slave发送APB控制命令。
6.如权利要求5所述的控制方法，其特征是：当AHB时钟和APB时钟频率是同频关系，当CPU发送AHB读写命令后，直接存到AHB缓存区里面，同时启动状态机，发送APB读写命令，直接存入APB缓存区中。
7.一种实现异步模式的APB桥，其特征是：包括异步预取FIFO、选择器、状态机以及APB缓存区；所述异步预取FIFO通过选择器与状态机连接，所述状态机通过设置的接口与APB从机连接，异步预取FIFO分别与AHB总线和APB缓存区连接；状态机用于根据APB缓存区数据，控制与APB总线连接的APB从机的数据读写，异步预取FIFO被配置为实现同步AHB时钟域发送到APB时钟域的命令及数据。
8.如权利要求7所述一种实现异步模式的APB桥，其特征是：选择器用于设置异步预取FIFO的选通条件；
或者
选择器的选通条件为CPU连续发送多次写命令之后，APB桥把接到的命令和数据压入到异步预取FIFO中，从而触发启动APB状态机进行对APB总线的写操作，而后如果CPU紧接着发送读命令，那么当异步预取FIFO不为空之前，利用选择器控制逻辑，来一直选通写操作，直到写操作完成，才会进行读操作；
或者
实现异步模式的APB桥还包括读命令同步模块和读数据同步模块，所述命令同步模块通过选择器与状态机连接；
读命令同步模块：被配置为实现APB时钟域采样AHB时钟域读命令的时钟同步；
读数据同步模块：被配置为实现AHB时钟域采样APB时钟域读数据的时钟同步。
9.基于权利要求7或8所述的一种实现异步模式的APB桥的控制方法，其特征是，包括如下步骤：APB桥设置在APB总线和AHB总线之间，包括数据写入的方法和数据读取的方法：
数据写入的方法为APB桥传输的写命令和写数据的传输通过异步预取FIFO将数据，异步预取FIFO将数据中数据的存入和输出按照不同的时钟独立进行，将写命令和写数据从AHB总线端传输至APB总线端；数据读取的方法为：读命令和读数据采用握手信号进行同步。
10.如权利要求9所述的控制方法，其特征是，包括如下步骤：数据写入的方法包括如下步骤：
接收CPU向AHB总线发送的写命令；
将同步预取FIFO的非满状态标志位即full为低，同时压入预取FIFO控制信号设置为有效信号；
写命令连同写数据一块写入从异步预取FIFO写入端写入异步预取FIFO中；同时异步预取FIFO非空状态位，empty为低时，从异步预取FIFO的读出端读出数据，并启动APB时钟域的状态机APB写操作；
或者
数据读操作的方法:
接收读操作命令，将AHB总线的读命令通过命令同步模块同步到APB时钟域，启动APB状态机向APB总线发布读命令；
接收发送APB读命令后反馈的数据，通过读数据同步模块同步到AHB时钟域，读取数据并传输至AHB总线。
CN201911394642.3A 2019-12-30 2019-12-30 实现同步模式的apb桥、实现异步模式的apb桥及其控制方法 Active CN111143264B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911394642.3A CN111143264B (zh) 2019-12-30 2019-12-30 实现同步模式的apb桥、实现异步模式的apb桥及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911394642.3A CN111143264B (zh) 2019-12-30 2019-12-30 实现同步模式的apb桥、实现异步模式的apb桥及其控制方法

Publications (2)

Publication Number Publication Date
CN111143264A true CN111143264A (zh) 2020-05-12
CN111143264B CN111143264B (zh) 2021-08-03

Family

ID=70521907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911394642.3A Active CN111143264B (zh) 2019-12-30 2019-12-30 实现同步模式的apb桥、实现异步模式的apb桥及其控制方法

Country Status (1)

Country Link
CN (1) CN111143264B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527717A (zh) * 2020-12-18 2021-03-19 中科芯集成电路有限公司 一种区分主机写入操作的AHB-to-APB转换桥
CN112910451A (zh) * 2021-01-18 2021-06-04 北京中科芯蕊科技有限公司 一种异步行波状态机
CN113590520A (zh) * 2021-06-15 2021-11-02 珠海一微半导体股份有限公司 Spi系统自动写入数据的控制方法及spi系统
CN114301856A (zh) * 2021-12-29 2022-04-08 上海赫千电子科技有限公司 基于fpga的千兆gmii数据传输方法和装置
CN115202257A (zh) * 2022-07-15 2022-10-18 苏州浪潮智能科技有限公司 一种lpc总线协议转换及设备并行控制装置及方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187032A1 (en) * 2000-09-08 2002-03-13 Texas Instruments Inc. Time-out counter for multiple transaction bus system bus bridge
CN1983223A (zh) * 2006-05-17 2007-06-20 华为技术有限公司 一种异步桥及数据传输方法
CN101344875A (zh) * 2008-08-15 2009-01-14 北京中星微电子有限公司 一种片上集成系统SoC的APB总线桥
CN101510182A (zh) * 2009-04-03 2009-08-19 北京中星微电子有限公司 低速dma接口的片上系统和内存访问方法
CN101604302A (zh) * 2009-07-20 2009-12-16 威盛电子股份有限公司 高级外围总线桥及其控制方法
CN101789228A (zh) * 2010-03-30 2010-07-28 无锡致新电子科技有限公司 视频定标器
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法
US20140025852A1 (en) * 2012-07-19 2014-01-23 Lsi Corporation Configurable Response Generator for Varied Regions of System Address Space
CN104731746A (zh) * 2013-12-20 2015-06-24 上海华虹集成电路有限责任公司 设备控制器装置
CN106294239A (zh) * 2015-06-04 2017-01-04 深圳市中兴微电子技术有限公司 一种外围总线apb总线桥
CN109446132A (zh) * 2018-12-04 2019-03-08 青岛方寸微电子科技有限公司 一种接口总线装置及数据通信协议

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187032A1 (en) * 2000-09-08 2002-03-13 Texas Instruments Inc. Time-out counter for multiple transaction bus system bus bridge
CN1983223A (zh) * 2006-05-17 2007-06-20 华为技术有限公司 一种异步桥及数据传输方法
CN100483377C (zh) * 2006-05-17 2009-04-29 华为技术有限公司 一种异步桥及数据传输方法
CN101344875A (zh) * 2008-08-15 2009-01-14 北京中星微电子有限公司 一种片上集成系统SoC的APB总线桥
CN101510182A (zh) * 2009-04-03 2009-08-19 北京中星微电子有限公司 低速dma接口的片上系统和内存访问方法
CN101604302A (zh) * 2009-07-20 2009-12-16 威盛电子股份有限公司 高级外围总线桥及其控制方法
CN101789228A (zh) * 2010-03-30 2010-07-28 无锡致新电子科技有限公司 视频定标器
US20140025852A1 (en) * 2012-07-19 2014-01-23 Lsi Corporation Configurable Response Generator for Varied Regions of System Address Space
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法
CN104731746A (zh) * 2013-12-20 2015-06-24 上海华虹集成电路有限责任公司 设备控制器装置
CN106294239A (zh) * 2015-06-04 2017-01-04 深圳市中兴微电子技术有限公司 一种外围总线apb总线桥
CN109446132A (zh) * 2018-12-04 2019-03-08 青岛方寸微电子科技有限公司 一种接口总线装置及数据通信协议

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527717A (zh) * 2020-12-18 2021-03-19 中科芯集成电路有限公司 一种区分主机写入操作的AHB-to-APB转换桥
CN112910451A (zh) * 2021-01-18 2021-06-04 北京中科芯蕊科技有限公司 一种异步行波状态机
CN112910451B (zh) * 2021-01-18 2023-07-14 北京中科芯蕊科技有限公司 一种异步行波状态机
CN113590520A (zh) * 2021-06-15 2021-11-02 珠海一微半导体股份有限公司 Spi系统自动写入数据的控制方法及spi系统
CN113590520B (zh) * 2021-06-15 2024-05-03 珠海一微半导体股份有限公司 Spi系统自动写入数据的控制方法及spi系统
CN114301856A (zh) * 2021-12-29 2022-04-08 上海赫千电子科技有限公司 基于fpga的千兆gmii数据传输方法和装置
CN114301856B (zh) * 2021-12-29 2023-10-03 上海赫千电子科技有限公司 基于fpga的千兆gmii数据传输方法和装置
CN115202257A (zh) * 2022-07-15 2022-10-18 苏州浪潮智能科技有限公司 一种lpc总线协议转换及设备并行控制装置及方法
CN115202257B (zh) * 2022-07-15 2024-01-23 苏州浪潮智能科技有限公司 一种lpc总线协议转换及设备并行控制装置及方法

Also Published As

Publication number Publication date
CN111143264B (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
CN111143264B (zh) 实现同步模式的apb桥、实现异步模式的apb桥及其控制方法
CN102023956B (zh) 集成电路芯片中串行外设从器件接口结构及数据读写方法
CN102981776B (zh) 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法
CN114490460B (zh) 一种用于asic的flash控制器及其控制方法
JP5467891B2 (ja) 情報処理装置、デバッグ装置、デバッグ方法
CN109032973B (zh) Icb总线系统
WO2020118950A1 (zh) 用于串行通信的从设备及方法
WO2023174086A1 (zh) 一种通用接口寄存器系统及快速生成方法
CN112199317B (zh) 一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法
CN102567272B (zh) 一种提高spi接口电路工作频率的方法
CN104615386A (zh) 一种核外高速缓存装置
CN112398877B (zh) 控制信号转换电路、知识产权核以及系统级芯片
EP1015992A1 (en) Clocking scheme for digital signal processor system
CN110008162B (zh) 一种缓冲接口电路及基于该电路传输数据的方法和应用
CN102789424A (zh) 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器
WO2023103297A1 (zh) 一种优化ahb总线数据传输性能的系统、方法及服务器
CN218068843U (zh) 一种axi主端口转apb从端口的桥接电路结构及一种soc系统
CN116756065A (zh) 一种基于串行外设接口的芯片内执行预读取电路
CN108228517B (zh) I3c电路设备、系统及通信方法
CN107426118B (zh) 一种基于mdc/mdio接口的千兆以太网交换电路访问装置
CN112231261A (zh) 一种用于axi总线的id号压缩装置
Liljeberg et al. Asynchronous interface for locally clocked modules in ULSI systems
Chen et al. Design and Verification of High Performance Memory Interface Based on AXI Bus
CN220020275U (zh) 基于fpga的系统芯片原型验证调试装置
CN114641763B (zh) 协议转换器模块系统和使用该协议转换器模块系统的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant