CN1983223A - 一种异步桥及数据传输方法 - Google Patents
一种异步桥及数据传输方法 Download PDFInfo
- Publication number
- CN1983223A CN1983223A CN 200610060827 CN200610060827A CN1983223A CN 1983223 A CN1983223 A CN 1983223A CN 200610060827 CN200610060827 CN 200610060827 CN 200610060827 A CN200610060827 A CN 200610060827A CN 1983223 A CN1983223 A CN 1983223A
- Authority
- CN
- China
- Prior art keywords
- asynchronous
- interface
- signal
- data
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明提供的一种异步桥,包括异步从接口,检测到第一时钟域内存在总线传输时发出传输请求信号;二级同步单元,二级同步所述传输请求信号;异步主接口,接收二级同步后的传输请求信号,建立第二时钟域的总线传输;以及双向存储器,所述双向存储器一端与所述异步从接口相连接,另一端与所述异步主接口相连接,存储总线突发传输时的数据信号。此外本发明还提供了一种使用异步桥进行数据传输的方法。本发明方案无需将突发传输转化为单一传输进行处理,就能实现对跨时钟域的AHB总线突发传输的支持,大大提高了总线效率。
Description
技术领域
本发明涉及芯片设计技术,确切地说,涉及芯片内部不同时钟域之间的异步桥及使用异步桥进行数据传输的方法。
背景技术
在目前的SOC(System On Chip,片上系统)芯片中,比较普遍的采用了双核或多核的设计架构,即SOC芯片的内部同时集成了两个或者多个处理器,例如ARM处理器和DSP处理器,不同的处理器之间通常采用AMBA(Advanced Microcontroller Bus Architecture,高级微控制器总线架构)规范中的AHB(Advanced High-performance Bus,先进高性能总线)总线相连,处理器之间可以通过AHB总线访问对方的AHB接口设备。但由于不同处理器一般工作在不同的时钟域,因此AHB总线上的时钟频率不同,不能直接进行访问,而是需要先进行AHB总线异步时钟域之间的同步转换,这就需要通过AHB2AHB异步桥来完成。
AHB2AHB异步桥有两个AHB接口,其中AHB从设备接口(AHBSLAVE)为总线输入口,它接收来自时钟域1如ARM时钟域的主设备ARM核的总线传输,经过内部的同步转换后,变为时钟域2如DSP时钟域的AHB总线传输,经AHB主设备接口(AHB MASTER)输出。
如图1所示的双核系统中,使用了两个这样的AHB2AHB异步桥。其中,连到ARM核的AHB1总线传输经过异步桥1的同步转换,变为DSP时钟域的AHB总线传输,完成对DSP时钟域AHB从设备的访问;类似的,连到DSP核的AHB2总线传输经过异步桥2的同步转换,变为ARM时钟域的AHB总线传输,完成对ARM时钟域AHB从设备的访问。
以AHB2AHB异步桥1为例,现有技术工作原理如下,异步桥1的AHB从设备接口接收ARM时钟域总线传输后,AHB从设备接口侧状态机将该传输寄存(即将AHB总线上的控制信号寄存),然后向AHB主设备接口侧发出传输请求。
由于跨越不同时钟域,该传输请求信号被两级同步,在DSP时钟域,主设备接口侧状态机接收到该同步后的传输请求后,根据已寄存的控制信号在DSP时钟域重建AHB总线上的传输,访问DSP时钟域的AHB从设备;
访问结束后,AHB主设备接口侧状态机向AHB从设备接口侧发出传输结束响应。同样的,该响应信号也被两级同步后,转换为ARM时钟域信号;
AHB从设备接口侧状态机接收到传输结束的响应信号后,完成本次传输,接着进行下一次传输,或者进入空闲状态。
但对于AHB总线突发(Burst)传输,这种方案中异步桥对传输中的每一个动作(beat),都要经过寄存—请求—重建传输(新时钟域)—响应—结束这样一个过程,换言之,就是对AHB总线突发传输都转换为单一(single)传输来处理,并不能真正支持突发传输。这种处理方式导致总线效率过低,严重影响了跨时钟域传输时总线带宽,特别当双核之间数据吞吐量较大时,将称为系统的瓶颈。
发明内容
本发明目的在于提供一种异步桥及其通信方法,能够支持跨时钟域的AHB总线突发传输,从而提升总线效率。
本发明提供的异步桥,包括:异步从接口,检测到第一时钟域内存在总线传输时发出传输请求信号;二级同步单元,二级同步所述传输请求信号;异步主接口,接收二级同步后的传输请求信号,建立第二时钟域的总线传输;双向存储器,所述双向存储器一端与所述异步从接口相连接,另一端与所述异步主接口相连接,存储总线突发传输时的数据信号;
当突发传输为突发读传输类型时,所述异步主接口向双向存储器中写入数据信号,所述异步从接口从所述双向存储器中读出所述数据信号;或当突发传输为突发写传输类型时,所述异步从接口向双向存储器中写入数据信号,所述异步主接口从所述双向存储器中读出所述数据信号。
所述异步主接口在第二时钟域的总线传输结束后,发出应答信号;所述二级同步单元二级同步所述应答信号;所述异步从接口接收二级同步后的应答信号,结束第一时钟域的总线传输。
所述双向存储器是FIFO或双端口RAM。
所述FIFO包括写数据FIFO和读数据FIFO。
本发明提供的使用异步桥进行数据传输的方法,其中所述异步桥包括异步从接口、二级同步单元、异步主接口和双向存储器,该方法包括如下步骤:异步从接口对从设备接口侧总线上的控制信号进行寄存,发出传输请求信号,根据所述控制信号确定传输类型为突发读传输时,等待读取数据;二级同步单元对所述传输请求信号进行二级同步;异步主接口接收二级同步后的传输请求信号,根据所述寄存的控制信号确定传输类型为突发读传输;异步主接口在主设备接口侧建立突发读传输,向双向存储器中写入数据信号;异步从接口从双向存储器中读出所述数据信号,利用所述从设备接口侧总线传输所述数据信号。
所述异步从接口从双向存储器中读出所述数据信号之前还包括:异步从接口检测出双向存储器中存储数据已超过预设门限值。
所述异步从接口从双向存储器中读出所述数据信号之前还包括:异步主接口在主设备接口侧的突发读传输结束后发出应答信号;二级同步单元对所述响应信号进行二级同步;异步从接口接收二级同步后的响应信号。
本发明提供的使用异步桥进行数据传输的方法,其中所述异步桥包括异步从接口、二级同步单元、异步主接口和双向存储器,该方法包括如下步骤:异步从接口对从设备接口侧总线上的控制信号进行寄存,发出传输请求信号,根据所述控制信号确定传输类型为突发写传输时,向双向存储器中写入总线上的数据信号;二级同步单元对所述传输请求信号进行二级同步;异步主接口接收二级同步后的传输请求信号,根据所述寄存的控制信号确定传输类型为突发写传输时,等待读取数据;异步主接口检测出双向存储器中存储数据已超过预设门限值时,从双向存储器中读出所述数据信号,在主设备接口侧建立突发写传输。
在主设备接口侧突发写传输结束后,进一步包括如下步骤:异步主接口发出应答信号;二级同步单元对所述响应信号进行二级同步;异步从接口接收二级同步后的响应信号,停止向双向存储器中写数据信号,结束从设备接口侧总线传输。
与现有技术将突发传输转化为单一传输的处理方式相比,本发明方案通过在异步桥中采用双向存储器暂存AHB总线突发传输时的读写数据,实现了对跨时钟域的AHB总线突发传输的支持,大大提高了总线效率。
附图说明
图1是现有技术方案中跨时钟域系统结构示意图;
图2是本发明中异步桥结构示意图;
图3是图2所示异步桥中异步从接口状态转换图;
图4是图2所示异步桥中异步主接口状态转换图;
图5是图2所示异步桥工作流程示意图。
具体实施方式
本发明提供一种异步桥及其通信方法,以解决现有技术中异步桥需要将AHB总线突发传输转换为单一传输来处理,从而导致总线效率过低的问题。本发明在异步桥中增设有双向存储器,由于总线一个时刻只处理一个传输(读传输或写传输),突发传输中读写操作不会同时发生,因此只需要一个双向存储器就可以满足需要,所述双向存储器一端与异步从接口相连接,另一端与异步主接口相连接,用于存储AHB总线突发传输时的数据信号,所述异步从接口和所述异步主接口通过对所述双向存储器进行读写控制,完成AHB总线突发传输。
下面将结合附图对本发明方案作进行进一步的阐述,请参阅图2所示,本发明提供的异步桥5包括异步从接口51、异步主接口52、二级同步寄存器53、二级同步寄存器54以及写数据FIFO(先入先出存储器)55和读数据FIFO56。其中异步从接口51位于hclks时钟域(AHB SLAVE侧所在时钟域),异步主接口52位于hclkm时钟域(AHB MASTER侧所在时钟域);写数据FIFO55和读数据FIFO56均为一端与异步从接口51相连接,另一端与异步主接口52相连接。之所以提供两个FIFO,是为了更好的进行读写操作控制;这里也可以把写数据FIFO55和读数据FIFO56合并为一个FIFO,同样能够完成设计目的。对普通技术人员来讲,这里显然也可以用双端口RAM替代写数据FIFO和/或读数据FIFO。
在总线由AHB从设备接口向AHB主设备接口传输时,也就是从hclks时钟域向hcklm时钟域进行AHB总线传输时,异步从接口51接收hclks时钟域AHB总线突发传输,将AHB总线上的控制信号寄存,将AHB总线上的数据信号写入写数据FIFO55,并向异步主接口52发出传输请求信号;二级同步寄存器53对传输请求信号进行二级同步;异步主接口52接收二级同步后的传输请求信号,从写数据FIFO55中读出AHB总线数据信号,结合寄存的AHB总线控制信号在hcklm时钟域建立AHB总线传输。
在hcklm时钟域向hclks时钟域进行AHB总线传输时,异步从接口51向异步主接口52发出传输请求信号;二级同步寄存器53对传输请求信号进行二级同步;异步主接口52接收二级同步后的传输请求信号,在hcklm时钟域建立AHB总线传输,将AHB总线数据信号写入读数据FIFO56;异步从接口51从读数据FIFO56中读出AHB总线数据信号,在hckls时钟域建立AHB总线传输。
不论上述哪种情况,hcklm时钟域AHB总线传输首先结束,异步主接口52发送应答信号给异步从接口51;二级同步寄存器54对应答信号进行二级同步;异步从接口51接收二级同步后的应答信号,结束hcklm时钟域AHB总线传输。
请参阅图3所示,图3揭示了异步从接口各种状态转换及相应的控制条件,各状态的含义下所示:
IDLE:空闲状态;
ADDR:地址状态,寄存总线控制信号,判断传输类型并向主设备接口侧发出传输请求信号;
SINGLE_DATA:单一传输状态,等待主设备接口侧完成本次单一传输;
DATA_ST:写数据状态,控制向写数据FIFO写入本次突发写传输的数据信号;
ST_WAIT:写等待状态,等待主设备接口侧完成本次突发写传输;
LD_WAIT:读等待状态,等待主设备接口侧完成本次突发读传输;
DATA_LD:读数据状态,控制从读数据FIFO中读出本次突发读传输的数据信号;
ERR1:错误状态1,AHB总线上两拍错误响应的第一拍;
ERR2:错误状态2,AHB总线上两拍错误响应的第二拍;
OKAY:传输成功状态。
下面从IDLE状态出发,对异步从接口各种状态转换进行说明,当AHB总线上存在有效传输并且总线已就绪时(条件1),异步从接口中状态机进入ADDR状态并发出传输请求,该传输请求经过两级同步送至主设备接口侧。
在ADDR状态下,根据总线上的控制信号进行判断,如果是单一读/写传输(条件17)则进入SINGLE_DATA状态;如果是突发写传输(条件5),则状态机进入DATA_ST状态;如果是突发读传输(条件2),则进入LD_WAIT状态。
在SINGLE_DATA状态下,进行等待,直至收到主设备接口侧完成该单一读/写后返回的响应信号,如果传输成功(条件18)则进入OKAY状态,如果传输错误(条件19)则进入ERR1状态而后进入ERR2状态。然后进入下次传输或IDLE状态。
在DATA_ST状态下,向写数据FIFO中写入写数据(条件8),当写入的数据的计数值达到本次突发写传输的长度时(条件6),停止写入,进入ST_WAIT状态;在ST_WAIT状态下,状态机等待直至收到主设备接口侧完成本次突发写传输后返回的响应信号,如果传输成功(条件7)则进入OKAY状态,如果传输错误(条件12)则进入ERRl状态而后进入ERR2状态;然后进入下次传输或IDLE状态。
在LD_WAIT状态下,进行等待(条件9),直至读数据FIFO内数据超过预设的FIFO门限或者主设备接口侧读操作已经结束(条件3),进入DATA_LD状态;在DATA_LD状态下,从读数据FIFO中读出全部数据信号,如果传输成功(条件4),则进入OKAY状态,;如果传输错误(条件11)则进入ERR1状态而后进入ERR2状态;然后进入下次传输或IDLE状态。
请参阅图4所示,图4揭示了异步主接口各种状态转换及相应的控制条件,各状态的含义下所示:
IDLE:空闲状态。
REQ:请求状态,请求总线使用权;
ADDR:地址状态,判断当前传输类型,并根据寄存的控制信号开始重建传输;
SINGLE_DATA:单一传输状态,等待AHB从设备完成当前单一传输;
DATA_ST:突发传输写状态,控制从写数据FIFO中读出数据信号重建主设备接口侧时钟域的突发写传输;
DATA_LD:突发传输读状态,在主设备接口侧时钟域重建突发读传输,控制将读出的数据写入读数据FIFO。
下面仍从IDLE状态出发,对异步主接口各种状态转换进行说明,在IDLE状态下,当收到单一传输请求或者在突发写传输时写数据FIFO中写入的数据已超过FIFO门限,并且此时有总线使用权且总线就绪时(条件1),状态机进入ADDR状态;当从设备接口侧的传输请求到达时,如果主设备接口侧还没有获得总线授权或者总线还没有就绪时(条件10),进入REQ状态。
REQ状态下,如果获得总线授权并且总线就绪时(条件11)进入ADDR状态。
在ADDR状态下,若当前传输为单一传输(条件8),则发出单一传输的AHB总线控制信号;若当前传输为突发写传输(条件5),进入DATA_ST状态;若当前传输为突发读传输(条件2),进入DATA_LD状态。
在SINGLE_DATA状态下,进行单一传输,当AHB从设备完成当前单一传输(条件9),向从设备接口侧发出应答信号。
在DATA_ST状态下,根据寄存的总线控制信号,控制从写数据FIFO中读出数据信号重建主设备接口侧时钟域的突发写传输(条件6);当完成本次突发写传输后(条件7),向从设备接口侧发出应答信号。
在DATA_LD状态下,根据寄存的总线控制信号重建主设备接口侧时钟域的突发读传输并控制将数据信号写入读数据FIFO;当完成本次突发读传输后(条件4),向从设备接口侧发出应答信号。
请一并参阅图5所示,图5揭示了整个异步桥工作流程,下面将结合图2进行说明。
在虚线右侧,对异步从接口,一开始时在hclks时钟域处于空闲状态;
接着检测AHB从设备接口侧(AHB SLAVE侧)时钟域也就是hclks时钟域是否出现AHB总线传输,若否,则继续保持空闲状态;
若hclks时钟域出现AHB总线传输,寄存AHB总线上的控制信号,并向主设备接口侧发出传输请求信号;
接着通过传输总线上的控制信号对传输类型进行判断;
若是单一传输(single传输)类型,处理过程跟现有技术方案一样,不论是读传输还是写传输,均不需要利用写数据FIFO或读数据FIFO,直接等待主设备接口侧的应答信号;
若是突发写传输(burst写传输),将AHB总线上的数据信号写入写数据FIFO,然后等待主设备接口侧的应答信号;
接着判断是否接收到主设备接口侧发来的应答信号,若否,继续等待;若接收到应答信号,结束hclks时钟域AHB域总线传输。
若判断出传输类型是突发读传输(burst读传输),也同样等待主设备接口侧的应答信号;
接着判断是否收到主设备接口侧发来的应答信号,若否,继续等待;
若收到主设备接口侧发来的应答信号,从读FIFO中读出数据信号,利用hclks时钟域已存在的AHB总线传输所述数据信号,当读FIFO中数据信号被全部读出后,结束hclks时钟域传输。
对突发读传输,还可以设置成当异步从接口检测出读FIFO中存储的数据已超过预设FIFO门限时,就直接从读FIFO中读出数据信号,在收到主设备接口侧发来的应答信号后从双向存储器中读出全部数据信号后结束hclks时钟域传输。由于一次突发读传输的信息通常不超过16个字节,这里选择采用前一种处理方式。
在虚线左侧,对异步主接口,AHB主设备接口侧(AHB MASTER侧)接收到二级同步寄存器53二级同步后的传输请求信号后,根据寄存的AHB总线上的控制信号对传输类型进行判断,若是单一传输请求,直接在hclkm时钟域建立单一传输,处理过程跟现有技术方案一样;
若是突发读传输,在hclkm时钟域建立AHB总线突发读传输,将AHB总线上的数据信号写入读FIFO;
若是突发写传输请求,当检测出写FIFO中存储数据已超过预设门限值时,从写FIFO中读出数据信号,在hclkm时钟域建立AHB总线突发写传输;
上述三种传输在hclkm时钟域结束后,异步主接口均会向AHB从设备接口侧发出应答信号,该响应信号被二级同步寄存器54二级同步后发送给异步从接口。
本发明方案在异步桥中采用双向存储器暂存AHB总线突发传输时的读写数据,并进行了相应的状态转换控制调整,使得异步桥能够支持跨钟域的AHB总线突发传输,大大提高了总线效率。对突发传输转换成单一传输进行处理的异步桥,每个动作(beat)传输大概需要9个慢速时钟周期(cycle),因而长度为16的突发传输需要约16×9=144个周期。而使用本发明方案的突发异步桥进行长度为16的突发传输只需要约32个慢速时钟周期,平均每个动作约2个慢速时钟周期,效率可提高4倍左右。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1、一种异步桥,其特征在于,包括:
异步从接口,检测到第一时钟域内存在总线传输时发出传输请求信号;
二级同步单元,二级同步所述传输请求信号;
异步主接口,接收二级同步后的传输请求信号,建立第二时钟域的总线传输;
双向存储器,所述双向存储器一端与所述异步从接口相连接,另一端与所述异步主接口相连接,存储总线突发传输时的数据信号。
2、如权利要求1所述的异步桥,其特征在于,
当突发传输为突发读传输类型时,所述异步主接口向双向存储器中写入数据信号,所述异步从接口从所述双向存储器中读出所述数据信号;
或当突发传输为突发写传输类型时,所述异步从接口向双向存储器中写入数据信号,所述异步主接口从所述双向存储器中读出所述数据信号。
3、如权利要求1或2所述的异步桥,其特征在于,所述异步主接口在第二时钟域的总线传输结束后,发出应答信号;所述二级同步单元二级同步所述应答信号;所述异步从接口接收二级同步后的应答信号,结束第一时钟域的总线传输。
4、如权利要求1或2所述的异步桥,其特征在于,所述双向存储器是FIFO或双端口RAM。
5、如权利要求4所述的异步桥,其特征在于,所述FIFO包括写数据FIFO和读数据FIFO。
6、一种使用异步桥进行数据传输的方法,其特征在于,所述异步桥包括异步从接口、二级同步单元、异步主接口和双向存储器,所述方法包括如下步骤:
异步从接口对从设备接口侧总线上的控制信号进行寄存,发出传输请求信号,根据所述控制信号确定传输类型为突发读传输时,等待读取数据;
二级同步单元对所述传输请求信号进行二级同步;
异步主接口接收二级同步后的传输请求信号,根据所述寄存的控制信号确定传输类型为突发读传输;
异步主接口在主设备接口侧建立突发读传输,向双向存储器中写入数据信号;
异步从接口从双向存储器中读出所述数据信号,利用所述从设备接口侧总线传输所述数据信号。
7、如权利要求6所述的异步桥的数据传输的方法,其特征在于,所述异步从接口从双向存储器中读出所述数据信号之前还包括:
异步从接口检测出双向存储器中存储数据已超过预设门限值。
8、如权利要求6所述的异步桥的数据传输的方法,其特征在于,所述异步从接口从双向存储器中读出所述数据信号之前还包括:
异步主接口在主设备接口侧的突发读传输结束后发出应答信号;
二级同步单元对所述响应信号进行二级同步;
异步从接口接收二级同步后的响应信号。
9、一种使用异步桥进行数据传输的方法,其特征在于,所述异步桥包括异步从接口、二级同步单元、异步主接口和双向存储器,所述方法包括如下步骤:
异步从接口对从设备接口侧总线上的控制信号进行寄存,发出传输请求信号,根据所述控制信号确定传输类型为突发写传输时,向双向存储器中写入总线上的数据信号;
二级同步单元对所述传输请求信号进行二级同步;
异步主接口接收二级同步后的传输请求信号,根据所述寄存的控制信号确定传输类型为突发写传输时,等待读取数据;
异步主接口检测出双向存储器中存储数据已超过预设门限值时,从双向存储器中读出所述数据信号,在主设备接口侧建立突发写传输。
10、如权利要求9所述的异步桥的数据传输的方法,其特征在于,在主设备接口侧突发写传输结束后,进一步包括如下步骤:
异步主接口发出应答信号;
二级同步单元对所述响应信号进行二级同步;
异步从接口接收二级同步后的响应信号,停止向双向存储器中写数据信号,结束从设备接口侧总线传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100608277A CN100483377C (zh) | 2006-05-17 | 2006-05-17 | 一种异步桥及数据传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100608277A CN100483377C (zh) | 2006-05-17 | 2006-05-17 | 一种异步桥及数据传输方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1983223A true CN1983223A (zh) | 2007-06-20 |
CN100483377C CN100483377C (zh) | 2009-04-29 |
Family
ID=38165775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100608277A Active CN100483377C (zh) | 2006-05-17 | 2006-05-17 | 一种异步桥及数据传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100483377C (zh) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101493717B (zh) * | 2009-02-19 | 2011-04-13 | 浪潮电子信息产业股份有限公司 | 一种用于soc的动态多时钟低功耗ahb总线的设计方法 |
CN102103561A (zh) * | 2009-12-01 | 2011-06-22 | 三星电子株式会社 | 数据处理系统中的异步扩展电路 |
CN106059720A (zh) * | 2015-04-01 | 2016-10-26 | 三星电机株式会社 | 电子装置、异步传输数据的方法及光学图像稳定模块 |
CN110389924A (zh) * | 2018-04-19 | 2019-10-29 | 大唐移动通信设备有限公司 | 一种串行总线装置及设置方法 |
CN111143264A (zh) * | 2019-12-30 | 2020-05-12 | 山东方寸微电子科技有限公司 | 实现同步模式的apb桥、实现异步模式的apb桥及其控制方法 |
CN111177048A (zh) * | 2018-11-09 | 2020-05-19 | 珠海格力电器股份有限公司 | 一种ahb总线的设备及其进行数据流传输的方法 |
CN111324562A (zh) * | 2020-02-16 | 2020-06-23 | 苏州浪潮智能科技有限公司 | 一种ahb总线跨时钟域的系统及工作方法 |
CN111339012A (zh) * | 2020-02-20 | 2020-06-26 | 广东博智林机器人有限公司 | 一种处理器系统总线结构和系统 |
CN112579486A (zh) * | 2020-12-14 | 2021-03-30 | 上海创远仪器技术股份有限公司 | 基于双端口ram实现跨时钟域通信的系统 |
CN112596438A (zh) * | 2020-12-14 | 2021-04-02 | 武汉第二船舶设计研究所(中国船舶重工集团公司第七一九研究所) | 一种fpga与微控制器间实时可靠的波形数据传输电路 |
CN113533941A (zh) * | 2021-09-15 | 2021-10-22 | 北京国科天迅科技有限公司 | 芯片接口的测试方法、装置、计算机设备和存储介质 |
US11321265B2 (en) | 2018-06-29 | 2022-05-03 | Nordic Semiconductor Asa | Asynchronous communication |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108304333B (zh) * | 2017-12-26 | 2021-04-13 | 中国科学院长春光学精密机械与物理研究所 | 一种一主多从式总线 |
-
2006
- 2006-05-17 CN CNB2006100608277A patent/CN100483377C/zh active Active
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101493717B (zh) * | 2009-02-19 | 2011-04-13 | 浪潮电子信息产业股份有限公司 | 一种用于soc的动态多时钟低功耗ahb总线的设计方法 |
CN102103561A (zh) * | 2009-12-01 | 2011-06-22 | 三星电子株式会社 | 数据处理系统中的异步扩展电路 |
CN102103561B (zh) * | 2009-12-01 | 2015-04-01 | 三星电子株式会社 | 数据处理系统中的异步扩展电路 |
CN106059720A (zh) * | 2015-04-01 | 2016-10-26 | 三星电机株式会社 | 电子装置、异步传输数据的方法及光学图像稳定模块 |
CN106059720B (zh) * | 2015-04-01 | 2019-06-28 | 三星电机株式会社 | 电子装置、异步传输数据的方法及光学图像稳定模块 |
CN110389924A (zh) * | 2018-04-19 | 2019-10-29 | 大唐移动通信设备有限公司 | 一种串行总线装置及设置方法 |
US11321265B2 (en) | 2018-06-29 | 2022-05-03 | Nordic Semiconductor Asa | Asynchronous communication |
CN111177048A (zh) * | 2018-11-09 | 2020-05-19 | 珠海格力电器股份有限公司 | 一种ahb总线的设备及其进行数据流传输的方法 |
CN111143264A (zh) * | 2019-12-30 | 2020-05-12 | 山东方寸微电子科技有限公司 | 实现同步模式的apb桥、实现异步模式的apb桥及其控制方法 |
CN111324562A (zh) * | 2020-02-16 | 2020-06-23 | 苏州浪潮智能科技有限公司 | 一种ahb总线跨时钟域的系统及工作方法 |
CN111324562B (zh) * | 2020-02-16 | 2021-08-06 | 苏州浪潮智能科技有限公司 | 一种ahb总线跨时钟域的系统及工作方法 |
CN111339012A (zh) * | 2020-02-20 | 2020-06-26 | 广东博智林机器人有限公司 | 一种处理器系统总线结构和系统 |
CN112579486A (zh) * | 2020-12-14 | 2021-03-30 | 上海创远仪器技术股份有限公司 | 基于双端口ram实现跨时钟域通信的系统 |
CN112596438A (zh) * | 2020-12-14 | 2021-04-02 | 武汉第二船舶设计研究所(中国船舶重工集团公司第七一九研究所) | 一种fpga与微控制器间实时可靠的波形数据传输电路 |
CN112579486B (zh) * | 2020-12-14 | 2023-02-21 | 上海创远仪器技术股份有限公司 | 基于双端口ram实现跨时钟域通信的系统 |
CN113533941A (zh) * | 2021-09-15 | 2021-10-22 | 北京国科天迅科技有限公司 | 芯片接口的测试方法、装置、计算机设备和存储介质 |
CN113533941B (zh) * | 2021-09-15 | 2022-03-01 | 北京国科天迅科技有限公司 | 芯片接口的测试方法、装置、计算机设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN100483377C (zh) | 2009-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100483377C (zh) | 一种异步桥及数据传输方法 | |
US7596641B2 (en) | System and method for transmitting data packets in a computer system having a memory hub architecture | |
CN1570907B (zh) | 多处理器系统 | |
CN112035389B (zh) | 一种plb-axi总线转换桥及其工作方法 | |
CN103198043A (zh) | 一种改进的AHB to APB总线桥及其控制方法 | |
KR101699784B1 (ko) | 버스 시스템 및 그것의 동작 방법 | |
JPH07282025A (ja) | クロック回路 | |
CN109800193B (zh) | 一种ahb总线访问片上sram的桥接装置 | |
CN102420877B (zh) | 一种多模式高速智能异步串口通信模块及实现方法 | |
JPH08116348A (ja) | 高速通信装置 | |
CN114265872B (zh) | 一种用于总线的互联装置 | |
CN101339541A (zh) | 一种dma数据传输方法及dma控制器 | |
CN102207920A (zh) | 一种bvci总线到ahb总线的转换桥 | |
CN117093157A (zh) | 一种用于单向光传输的ddr高速读写方法及系统 | |
CN109145397A (zh) | 一种支持并行流水访问的外存仲裁结构 | |
US7039730B2 (en) | Storage device control apparatus and method | |
CN116204465A (zh) | 一种多通道ddr和pcie数据交换模块设计 | |
US7296109B1 (en) | Buffer bypass circuit for reducing latency in information transfers to a bus | |
JPS5979655A (ja) | デ−タ伝送システム | |
CN1125866A (zh) | 在一条共用线上传输信号的方法与装置 | |
EP0829095B1 (en) | Method and apparatus for reducing latency time on an interface by overlapping transmitted packets | |
CN116756078B (zh) | pcie数据包的通知方法、装置及存储介质 | |
CN101710310A (zh) | 一种amba接口电路 | |
CN115328832B (zh) | 一种基于pcie dma的数据调度系统与方法 | |
JP2953362B2 (ja) | Lanのスイッチング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |