KR20010057825A - 이더넷 정합 장치의 패킷 전송 장치 - Google Patents

이더넷 정합 장치의 패킷 전송 장치 Download PDF

Info

Publication number
KR20010057825A
KR20010057825A KR1019990061236A KR19990061236A KR20010057825A KR 20010057825 A KR20010057825 A KR 20010057825A KR 1019990061236 A KR1019990061236 A KR 1019990061236A KR 19990061236 A KR19990061236 A KR 19990061236A KR 20010057825 A KR20010057825 A KR 20010057825A
Authority
KR
South Korea
Prior art keywords
data
transceiver
bridge
transmission speed
mac
Prior art date
Application number
KR1019990061236A
Other languages
English (en)
Inventor
이정권
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019990061236A priority Critical patent/KR20010057825A/ko
Publication of KR20010057825A publication Critical patent/KR20010057825A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2441—Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 송수신부와 MAC 사이에 전송 속도를 정합하기 위한 장치를 설치하여 100Mbps 전송 속도의 데이터까지 수용함으로써, 이더넷 정합 장치의 데이터 전송 속도를 향상시킬 수 있도록 하는 이더넷 정합 장치의 패킷 전송 장치에 관한 것이다.
본 발명의 이더넷 정합 장치의 패킷 전송 장치는, LAN 포트를 통해 수신되는 데이터의 전송 속도를 감지하며, 상기 수신 데이터의 전송 속도에 따른 클럭 신호를 생성하는 송수신부와; 상기 송수신부로부터 제공되는 클럭 신호에 따라 상기 송수신부로부터 출력되는 데이터를 수신하고, 상기 수신되는 데이터의 전송 속도를 감지하는 브리지와; 상기 브리지로부터 데이터를 인가받아 일시적으로 저장하여 처리 속도의 차를 흡수하는 메모리부와; 상기 브리지로부터 전송받은 데이터의 헤더를 분석하여 상위 계층으로 전송해야 할지 아니면 폐기해야 할지를 결정하는 매체 접근 제어부를 구비하여 이루어진다.

Description

이더넷 정합 장치의 패킷 전송 장치{apparatus of packet transmission in ethernet interface system}
본 발명은 이더넷 정합 장치의 패킷 전송 장치에 관한 것으로서, 특히 이더넷 정합 장치의 데이터 전송 속도를 향상시킬 수 있도록 하는 이더넷 정합 장치의 패킷 전송 장치에 관한 것이다.
일반적으로 이더넷(Ethernet)이라 함은 데이터 스테이션간의 거리 약 2.5㎞ 내에서 최대수 1,024개의 데이터 스테이션 상호간에 10Mbps의 전송 속도로 정보를 교환할 수 있는 지역적인 네트워크로, 도 1은 종래 이더넷 정합 장치의 패킷 전송 장치의 구성을 나타내는 도이다.
도 1에 도시하는 바와 같이, 종래 이더넷 정합 장치의 패킷 전송 장치는 이더넷 LAN(Local Area Network) 포트(1)와, 트랜스포머(2)와, 송수신부(3)와, MAC(Media Access Control)(7)과, 클럭 공급부(5)와, CPU(9)를 구비하여 이루어진다.
이와 같은 구성에 있어서, 이더넷 LAN 포트(1)는 PC, 노트북, 프린터 등과 같이 LAN(Local Area Network)을 이용하는 단말 장치를 연결하는 LAN 포트이다.
트랜스포머(2)는 이더넷 LAN 포트(1)와 송수신부(3) 사이에 설치되어 내부의 회로 로직들과 외부 라인을 격리시키기 위한 것으로, 이더넷 LAN 구성에 따라 송수신부(3)에 의해 정합되도록 선택되어야 한다.
송수신부(3)는 OSI 계층중 계층1의 물리 계층에 해당하며 데이터의 물리적 변환을 통해서 이더넷 LAN 포트(1)를 통해 전송받은 데이터를 변환하여 10Mbps 전송 속도로 MAC(7)에 전달한다.
전술한 송수신부(3)와 MAC(7) 사이의 인터페이스는 클럭 신호, 데이터신호[0:3], 전송 가능 신호, 수신 신호 등과 같이 통상 7개의 신호로 구성되는 데, 이러한 신호 인터페이스를 위하여 송수신부(3)는 이더넷 LAN 포트(1)로부터 전송받은 아날로그 신호를 디지털 신호로 변환하고 그에 따른 클럭 신호도 생성하여 MAC(7)에 공급한다.
MAC(7)은 OSI 계층중 계층2의 데이터 링크 계층에 해당하며 송수신부(3)로부터 전송받은 데이터의 헤더를 분석하여 상위 계층으로 전송해야할지 아니면 폐기해야할지를 결정하고, 상위 계층(계층3)으로부터 전송받은 데이터의 헤더를 분석하여 하위 계층(계층1)으로 전송해야할지 아니면 폐기해야 할지를 결정하는 필터링 역할을 수행한다.
클럭 공급부(5)는 20㎒의 클럭 주파수를 이용하여 MAC(7)과 송수신부(3) 사이의 데이터 전송에 동기를 맞추는 데 사용되는 동기 클럭을 MAC(7)과 송수신부(3)에 공급한다.
이상에서 살펴본 바와 같이, 종래에는 이더넷 LAN 포트(1)에 연결되는 단말 장치나 허브(HUB)의 데이터 전송 속도를 최대 10Mbps까지만 지원하므로, 대중화되고 있는 100Mbps 속도를 수용하지 못한다.
따라서, 대단위 데이터 트래픽이 많이 발생한 상황에서는 신속하게 데이터를 처리하지 못함으로써, 전송 지연을 유발하여 네트워크의 장애 요인이 되는 문제점이 있다. 그리고, 이를 해소하기 위해서는 시스템을 교체해야 하는 데, 이와 같이, 시스템을 교체할 경우에는 비용이 많이 소모되는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 송수신부와 MAC 사이에 전송 속도를 정합하기 위한 장치를 설치하여 100Mbps 전송 속도의 데이터까지 수용함으로써, 이더넷 정합 장치의 데이터 전송 속도를 향상시킬 수 있도록 하는 이더넷 정합 장치의 패킷 전송 장치를 제공함에 그 목적이 있다.
도 1은 종래 이더넷 정합 장치의 패킷 전송 장치의 구성을 나타내는 도.
도 2는 본 발명에 따른 이더넷 정합 장치의 패킷 전송 장치의 구성을 보인 도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
10. 이더넷 LAN 포트, 20. 트랜스포머,
30. 송수신부, 40. 제1클럭 공급부,
50. 브리지, 60. RAM,
70. 제2클럭 공급부, 80. MAC,
90. CPU
전술한 목적을 달성하기 위한 본 발명의 이더넷 정합 장치의 패킷 전송 장치는, LAN 포트를 통해 수신되는 데이터의 전송 속도를 감지하며, 상기 수신 데이터의 전송 속도에 따른 클럭 신호를 생성하는 송수신부와; 상기 송수신부로부터 제공되는 클럭 신호에 따라 상기 송수신부로부터 출력되는 데이터를 수신하고, 상기 수신되는 데이터의 전송 속도를 감지하는 브리지와; 상기 브리지로부터 데이터를 인가받아 일시적으로 저장하여 처리 속도의 차를 흡수하는 메모리부와; 상기 브리지로부터 전송받은 데이터의 헤더를 분석하여 상위 계층으로 전송해야 할지 아니면 폐기해야 할지를 결정하는 매체 접근 제어부를 구비하여 이루어진다.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 이더넷 정합 장치의 패킷 전송 장치에 대해서 상세하게 설명한다.
도 2는 본 발명에 따른 이더넷 정합 장치의 패킷 전송 장치의 구성을 보인 도이다. 도 2에 도시하는 바와 같이, 본 발명에 따른 이더넷 정합 장치의 패킷 전송 장치는 이더넷 LAN 포트(10)와, 트랜스포머(20)와, 송수신부(30)와, 제1클럭 공급부(40)와, 브리지(50)와, RAM(60)과, MAC(80)과, 제2클럭 공급부(40)와, CPU(90)를 구비하여 이루어진다.
이와 같은 구성에 있어서, 이더넷 LAN 포트(10)는 PC, 노트북, 프린터 등과 같이 LAN(Local Area Network)을 이용하는 단말 장치를 연결하는 LAN 포트이다.
트랜스포머(20)는 이더넷 LAN 포트(10)와 송수신부(30) 사이에 설치되어 내부의 회로 로직들과 외부 라인을 격리시키기 위한 것으로, 이더넷 LAN 구성에 따라 송수신부(30)에 의해 정합되도록 선택되어야 한다.
송수신부(30)는 OSI 계층중 계층1의 물리 계층에 해당하며 데이터의 물리적 변환을 통해서 이더넷 LAN 포트(10)를 통해 10Mbps/100Mbps 전송 속도로 전송받은 아날로그 신호를 디지털 신호로 변환하여 10Mbps/100Mbps 전송 속도로 브리지(50)에 전달함과 동시에 그에 따른 클럭 신호도 생성하여 브리지(50)에 공급한다. 여기서, 송수신부(30)는 이더넷 LAN 포트(10)를 통해 전송되는 데이터 전송 속도를 자동으로 감지하는 전송 속도 감지 기능이 구비되어 있는 데, 데이터 전송 속도는 입력되는 링크 펄스의 간격에 의거하여 알 수 있다.
제1클럭 공급부(40)는 25㎒의 클럭 주파수를 이용하여 송수신부(30)와 브리지(50) 사이의 데이터 전송에 동기를 맞추는 데 사용되는 동기 클럭을 송수신부(30)에 공급한다.
브리지(50)는 송수신부(30)와 MAC(80) 사이의 속도 정합을 위한 모듈로, 송수신부(30)로부터 전송받은 데이터의 전송 속도를 감지하는 속도 검출 핀(speeddetect pin)을 구비하여 이루어진다.
RAM(Random Access Memory)(60)은 MAC(80)과 송수신부(30)간의 데이터 송수신을 원활하게 하기 위해서 브리지(50)로부터 데이터를 인가받아 일시적으로 저장하여 처리 속도의 차를 흡수한다. 여기서, RAM(60)의 용량은 송수신부(30)로부터 전송되는 100Mbps 전송 속도의 데이터 양에 따라 커질 수도 있으나 통상 512kbyte 크기의 메모리가 사용된다.
MAC(80)은 OSI 계층중 계층2의 데이터 링크 계층에 해당하며 브리지(50)로부터 전송받은 데이터의 헤더를 분석하여 상위 계층으로 전송해야할지 아니면 폐기해야할지를 결정하고, 상위 계층(계층3)으로부터 전송받은 데이터의 헤더를 분석하여 하위 계층(계층1)으로 전송해야할지 아니면 폐기해야 할지를 결정하는 필터링 역할을 수행한다.
제2클럭 공급부(40)는 10㎒의 클럭 주파수를 이용하여 MAC(80)과 브리지(50) 사이의 데이터 전송에 동기를 맞추는 데 사용되는 동기 클럭을 MAC(80)과 브리지(50)에 공급한다.
이하에서는 도 2를 참조하여 본 발명에 따른 이더넷 정합 장치의 동작 과정에 대해서 설명한다.
이더넷 LAN 포트(10)를 통해 입력된 데이터는 트랜스포머(20)를 거쳐 송수신부(30)로 입력된다. 여기서, 송수신부(30)는 전송 속도 감지 기능에 의해 입력되는 데이터의 전송 속도를 자동으로 감지하게 되는 데, 10Mbps 전송 속도의 데이터를 수신하게 되는 경우에는 제1클럭 공급부(40)로부터 제공받은 동기 클럭에 의거하여 브리지(50)로 데이터를 전송할 때 2.5㎒의 클럭 주파수를 갖는 클럭 신호를 생성하여 함께 전송하고, 100Mbps 전송 속도의 데이터를 수신하게 되는 경우에는 제1클럭 공급부(40)로부터 제공받은 동기 클럭에 의거하여 브리지(50)로 데이터를 전송할 때 25㎒의 클럭 주파수를 갖는 클럭 신호를 생성하여 함께 전송한다. 여기서, 브리지(50)로의 데이터 전송은 4비트 라인을 통해서 이루어지고 데이터 유효 시점을 알리기 위한 인에이블 신호가 부가된다.
한편, 브리지(50)는 MAC(80)과 송수신부(30)간의 데이터 속도 차이에 따른 보정 역할을 수행하게 된다. 여기서, 브리지(50)는 속도 검출 핀을 통해 송수신부(30)로부터 전송되는 데이터이 전송 속도를 감지하게 되는 데, 10Mbps 전송 속도의 데이터를 수신하게 되는 경우에는 송수신부(30)에서 공급되는 클럭 신호에 따라 데이터를 수신한 다음 데이터를 RAM(60)에 임시 저장하고, 이후 제2클럭 공급부(40)로부터 제공받은 동기 클럭에 의거하여 RAM(60)에 저장되어 있는 데이터를 MAC(80)으로 전송한다. 여기서, 브리지(50)는 입력되는 데이터의 전송 속도가 10Mbps인 경우에는 MAC(80)에서의 처리 속도와 차이가 거의 없으므로 제2클럭 공급부(40)로부터 제공받은 동기 클럭에 의거하여 MAC(80)으로 데이터를 곧바로 전송할 수도 있다.
한편, 송수신부(30)로부터 100Mbps 전송 속도의 데이터를 수신하게 되는 경우에는 송수신부(30)에서 공급되는 클럭 신호에 따라 데이터를 수신한 다음 수신한 데이터를 RAM(60)에 임시 저장하고, 이후 제2클럭 공급부(40)로부터 제공받은 동기 클럭에 의거하여 RAM(60)에 저장되어 있는 데이터를 MAC(80)으로 전송한다.
전술한 바와 같이, 브리지(50)로부터 데이터를 전송받은 MAC(80)은 전송받은 데이터의 헤더를 분석하여 상위 계층으로 전송해야 할지 아니면 폐기해야 할지를 결정하여 상위 계층으로 전송해야 할 경우에는 목적지 어드레스의 정보로부터 출력 포트의 결정을 위해 상위 계층으로 전송을 실행하고, 폐기해야 할 패킷은 버린다.
한편, 상위 계층에서 MAC(80)으로 전달된 데이터는 역으로 브리지(50)를 통하여 송수신부(30)로 전달되며 이더넷 LAN 포트(10)를 통해 이더넷 망으로 전송된다.
본 발명의 이더넷 정합 장치의 패킷 전송 장치는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.
이상에서 설명한 바와 같은 본 발명의 이더넷 정합 장치의 패킷 전송 장치에 따르면, 송수신부와 MAC간의 전송 속도를 정합하기 위한 브리지 및 RAM을 추가 설치하여 100Mbps 전송 속도의 데이터까지 수용함으로써, 이더넷 정합 장치의 데이터 전송 속도를 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. LAN 포트를 통해 수신되는 데이터의 전송 속도를 감지하며, 상기 수신 데이터의 전송 속도에 따른 클럭 신호를 생성하는 송수신부와;
    상기 송수신부로부터 제공되는 클럭 신호에 따라 상기 송수신부로부터 출력되는 데이터를 수신하고, 상기 수신되는 데이터의 전송 속도를 감지하는 브리지와;
    상기 브리지로부터 데이터를 인가받아 일시적으로 저장하여 처리 속도의 차를 흡수하는 메모리부와;
    상기 브리지로부터 전송받은 데이터의 헤더를 분석하여 상위 계층으로 전송해야 할지 아니면 폐기해야 할지를 결정하는 매체 접근 제어부를 구비하여 이루어지는 이더넷 정합 장치의 패킷 전송 장치.
KR1019990061236A 1999-12-23 1999-12-23 이더넷 정합 장치의 패킷 전송 장치 KR20010057825A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061236A KR20010057825A (ko) 1999-12-23 1999-12-23 이더넷 정합 장치의 패킷 전송 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061236A KR20010057825A (ko) 1999-12-23 1999-12-23 이더넷 정합 장치의 패킷 전송 장치

Publications (1)

Publication Number Publication Date
KR20010057825A true KR20010057825A (ko) 2001-07-05

Family

ID=19628883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061236A KR20010057825A (ko) 1999-12-23 1999-12-23 이더넷 정합 장치의 패킷 전송 장치

Country Status (1)

Country Link
KR (1) KR20010057825A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797732B1 (ko) * 2006-12-28 2008-01-24 주식회사 케이티 이더넷 라인 속도 적응이 가능한 ｗｄｍ－ｐｏｎ 이더넷어댑터 장치
KR100872173B1 (ko) * 2006-12-01 2008-12-09 한국전자통신연구원 Ｐｏｎ 시스템의 다중 전송속도 지원 방법 및 그 장치
KR101356905B1 (ko) * 2012-04-03 2014-02-05 (주)유비쿼스 이더넷 ｌ２ 스위치 장치 및 그 데이터 전송 방법
KR101475817B1 (ko) * 2008-07-22 2014-12-24 삼성전자주식회사 이동통신 시스템에서 피디유 전달 장치 및 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872173B1 (ko) * 2006-12-01 2008-12-09 한국전자통신연구원 Ｐｏｎ 시스템의 다중 전송속도 지원 방법 및 그 장치
KR100797732B1 (ko) * 2006-12-28 2008-01-24 주식회사 케이티 이더넷 라인 속도 적응이 가능한 ｗｄｍ－ｐｏｎ 이더넷어댑터 장치
KR101475817B1 (ko) * 2008-07-22 2014-12-24 삼성전자주식회사 이동통신 시스템에서 피디유 전달 장치 및 방법
KR101356905B1 (ko) * 2012-04-03 2014-02-05 (주)유비쿼스 이더넷 ｌ２ 스위치 장치 및 그 데이터 전송 방법

Similar Documents

Publication Publication Date Title
US6891845B2 (en) Method and apparatus for adapting to a clock rate transition in a communications network using idles
US6061362A (en) Interface for a highly integrated ethernet network element
US6081523A (en) Arrangement for transmitting packet data segments from a media access controller across multiple physical links
US7865748B2 (en) Operating mode for extreme power savings when no network presence is detected
EP1070410B1 (en) Automatic speed detection for asynchronous serial communications
EP1303100B1 (en) Interface apparatus
US20100257293A1 (en) Route Lookup System, Ternary Content Addressable Memory, and Network Processor
US6347345B1 (en) Information transfer apparatus having control unit with BTL transceiver applying transmission enable signal inputted from ethernet processor module through backplane to control unit
JP3537045B2 (ja) デジタル信号の品質を決定する装置及び方法
US6678477B1 (en) Spatial transmission optical transceiver
US6906426B2 (en) Transceiver having shadow memory facilitating on-transceiver collection and communication of local parameters
US20010043567A1 (en) Efficient full duplex simultaneous message transfer
KR20010057825A (ko) 이더넷 정합 장치의 패킷 전송 장치
US6023476A (en) Signal delays in a logical repeater set
JP2003528494A (ja) 情報伝送ネットワークのコンピュータ・クロックを同期化する方法、この方法を実施するための装置及びコンピュータ・クロックの同期化に適したデータ・パケット
US6118809A (en) Repeater delay balancing
US6834085B1 (en) Low power signal detection for autonegotiation
US7013407B2 (en) Method, apparatus, and system for high speed data transfer between electronic devices
EP1361777B1 (en) A synchronous communication protocol for asynchronous devices
US5898842A (en) Network controller adapter that prevents loss of data received or transmitted
JP3871177B2 (ja) データ通信装置およびデータ通信方法
US7869491B2 (en) Data transceiver and method thereof
US7280591B2 (en) Integrated reduced media independent interface
KR970007249B1 (ko) 데이타버스폭 변환장치
US8831017B2 (en) Data output adjustment apparatus, data output adjustment method, RGMII network system and RGMII network communication path change method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination