JP3871177B2 - データ通信装置およびデータ通信方法 - Google Patents
データ通信装置およびデータ通信方法 Download PDFInfo
- Publication number
- JP3871177B2 JP3871177B2 JP34742699A JP34742699A JP3871177B2 JP 3871177 B2 JP3871177 B2 JP 3871177B2 JP 34742699 A JP34742699 A JP 34742699A JP 34742699 A JP34742699 A JP 34742699A JP 3871177 B2 JP3871177 B2 JP 3871177B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- packet
- data
- circuit
- circuit modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Small-Scale Networks (AREA)
Description
【発明の属する技術分野】
本発明は、複数の回路モジュール間でデータ通信を行うデータ通信装置に関し、例えば、プリンタに内蔵される複数の回路モジュール間、あるいはプリンタに内蔵される回路モジュールとプリンタのオプション機器に内蔵される回路モジュールとの間でのデータ通信などに適用されるものである。
【0002】
【従来の技術】
プリンタを制御するプリンタ制御回路は、通常、複数の回路モジュールで構成されている。例えば、図11は、ホストコンピュータとの信号の送受を行うIFモジュール11と、画像処理を行う画像処理モジュール12と、プリンタの機構部分を制御するメカ制御モジュール13とを有するプリンタ制御回路の従来例を示している。これらモジュールはそれぞれ別個のCPUやASICを有し、通常はそれぞれ別基板で構成されている。
【0003】
各モジュールは、入出力ポートを有し、隣接するモジュールとの間で互いに信号の送受を行う。例えば、図11の場合、IFモジュール11と画像処理モジュール12との間で信号の送受を行い、また、画像処理モジュール12とメカ制御モジュール13との間で信号の送受を行う。
【0004】
【発明が解決しようとする課題】
図11に示すように、隣接する2つの入出力ポート間で双方向にデータを送受する場合、単方向にデータを送信する場合に比べて、入出力ポートの数を減らせる反面、データの伝送速度が遅くなるという問題がある。
【0005】
また、複数の回路モジュールを双方向バスに接続してデータの送受信を行う場合、通信準備が整うまでに時間がかかり、バスを制御するプロトコルも面倒になるため、所望の回路モジュールに対して迅速にデータを送信できないという問題がある。
【0006】
本発明は、このような点に鑑みてなされたものであり、その目的は、入出力ポートの数を増やさずに双方向通信を行うことができるデータ通信装置およびデータ通信方法を提供することにある。
【0007】
上述した課題を解決するために、本発明の一態様によれば、それぞれがリング状に接続され、単方向にパケットを送信可能な通信経路を共有する3つ以上の回路モジュールを備え、前記3つ以上の回路モジュールはそれぞれ、前段の回路モジュールからのパケットを前記通信経路を介して受信する入力ポートと、次段の回路モジュールに前記通信経路を介してパケットを送信する出力ポートとを有することを特徴とするデータ通信装置を提供するものである。
【0008】
請求項1の発明では、3つ以上の回路モジュールをリング状に接続して単方向にのみパケットを送信するため、入出力ポートの数を増やすことなく、各回路モジュール間で高速にデータ伝送を行うことができる。
【0009】
請求項2の発明では、ヘッダ部とデータ部でパケットを構成するため、パケットを受信した回路モジュールは、パケットのヘッダ部により、自分宛のパケットか否かを判断することができる。
【0010】
請求項3の発明では、各回路モジュール間のデータ伝送量を考慮に入れて、各回路モジュールの接続順序を定めるため、データ伝送量の多い回路モジュール同士を隣接して配置するようにすれば、効率よくデータ伝送を行うことができる。
【0011】
請求項4の発明では、プリンタに内蔵、あるいはプリンタに接続されるオプション機器に内蔵される回路モジュール間でパケット伝送を行うため、データ伝送速度を高速化できるとともに、入出力ポート数を削減できる。
【0012】
請求項5の発明では、各回路モジュールでのデータ処理結果をパケットの形態で次段の回路モジュールに伝送するため、各回路モジュール間でやり取りされる信号線を削減することができる。
【0013】
また、本発明の一態様によれば、3つ以上の回路モジュールをリング状に接続して、互いに共有される通信経路を介して各モジュール間で単方向にパケットを伝送するデータ通信方法であって、前記パケットは、送信先の回路モジュールの論理アドレス情報と、送信元の回路モジュールの論理アドレス情報と、送信先の回路モジュールへのデータと、該データのデータ長とを含んでおり、送信元の回路モジュールが送信したパケットは、前記通信経路を介して他のすべての回路モジュールを通過した後に自己に戻ってくるようにしたことを特徴とするデータ通信方法を提供するものである。
【0014】
【発明の実施の形態】
以下、本発明に係るデータ通信装置について、図面を参照しながら具体的に説明する。
【0015】
(第1の実施形態)
図1は本発明に係るデータ通信装置の第1の実施形態の概略構成図である。図1のデータ通信装置は、3つの回路モジュールM1,M2,M3をリング状に接続して単方向(図の矢印方向)にのみデータ伝送を行う点に特徴がある。回路モジュールM1は例えばホストコンピュータとのデータの送受を行い、回路モジュールM2は例えば画像処理を行い、回路モジュールM3は例えばプリンタメカを制御するものである。
【0016】
これら回路モジュールM1,M2,M3は、図2(a)に示すようなプリント基板で構成されていてもよいし、図2(b)に示すようなLSIチップで構成されていてもよい。あるいは、LSIチップ内の個々の回路ブロックを回路モジュールとして取り扱ってもよい。また、すべての回路モジュールがプリンタに内蔵されていてもよいし、一部の回路モジュールがプリンタ本体に内蔵され、その他の回路モジュールは外付けのオプション機器に内蔵されていてもよい。
【0017】
回路モジュールM1は、回路モジュールM2にデータを送信するための出力ポートと、回路モジュールM3からのデータを受信するための入力ポートとを有する。回路モジュールM2は、回路モジュールM3にデータを送信するための出力ポートと、回路モジュールM1からのデータを受信するための入力ポートとを有する。回路モジュールM3は、回路モジュールM1にデータを送信するための出力ポートと、回路モジュールM2からのデータを受信するための入力ポートとを有する。
【0018】
各回路モジュールは、図3に示すようなデータ構成のパケットを送受する。図3のパケットは、宛先を示すヘッダ部と、それに続くデータ部とで構成される。パケットを受信した回路モジュールは、自分宛のパケットか否かをヘッダ部で判断し、自分宛のパケットであればデータ部のデータを受け取り、自分宛のパケットでなければ、そのパケットを次の回路モジュールに送信する。また、ヘッダ部に複数の宛先を記録することにより、複数の回路モジュールに同一パケットを伝送することもできる。
【0019】
回路モジュールの入力ポートから出力ポートにパケットを伝送する際には、シリアルに伝送してもよいし、パラレルに伝送してもよい。シリアルに伝送すれば、ポート数を削減できるが、データ伝送に時間がかかってしまう。逆にパラレルに伝送すれば、データ伝送を高速化できるが、ポート数が増えてしまう。このため、システムが要求するデータ伝送速度とポートの制限数とを考慮に入れて、シリアルに伝送するかパラレルに伝送するかを決定すればよい。
【0020】
各回路モジュールは、リング状に接続されているため、単方向にパケットを伝送しても、すべての回路モジュールにパケットを送り届けることができる。送信されたパケットは、各回路モジュール間を一巡して、元の回路モジュールに戻ってくる。これにより、送信元の回路モジュールは、他のすべての回路モジュールにパケットが伝送されたことを認識する。この場合、同一のパケットを何度も伝送することを避けるために、送信元のパケットは、自分に戻ってきたパケットを廃棄するのが望ましい。
【0021】
各回路モジュールは、パケットを単に受け渡しする場合と、受信したパケットを加工変形して次の回路モジュールに送信する場合がある。後者の場合、例えば、回路モジュールM1は、プリンタのコマンドを含むパケットを回路モジュールM2に送信し、回路モジュールM2は、パケット中のコマンドを解釈してドット情報に変換し、ドット情報を含むパケットを回路モジュールM3に送信する。また、回路モジュールM3は、パケットに含まれるドット情報に基づいて、プリンタの印字ヘッドから吐出されるインクの制御を行う。
【0022】
このように、プリンタの処理順序に従って各回路モジュールを配置すれば、各回路モジュールの処理結果をパケットの形態で次の処理を行う回路モジュールに伝送でき、効率よく印字処理を行うことができる。
【0023】
各回路モジュールに設けられる入出力ポートの形態は種々のものが考えられる。例えば、所定のバス幅のコネクタを介して各回路モジュール間でパケットの送受を行ってもよいし、USB端子やIEEE1394端子などを介して各回路モジュール間でパケットの送受を行ってもよい。
【0024】
本実施形態の場合、データは単方向にしか流れないため、入出力ポートの構成を簡略化できるとともに、データの伝送速度を向上できる。すなわち、双方向にデータを送受する場合、双方向バッファなどを設けなければならないため、構成が複雑になり、また、データの切り替え制御に時間がかかることから、データの伝送速度が制限されてしまうが、本実施形態のように単方向にデータ伝送を行う場合、データの切り替え制御が不要な分だけ高速にデータ伝送を行える。
【0025】
データの伝送速度をさらに向上させたい場合は、各回路モジュール間で送受されるデータ量に応じて回路モジュールの接続順序を決定すればよい。例えば、回路モジュールM1がIF回路モジュール、回路モジュールM2が画像処理回路モジュール、回路モジュールM3がメカ制御回路モジュールの場合、回路モジュールM1から回路モジュールM2へのデータ伝送量と、回路モジュールM2から回路モジュールM3へのデータ伝送量とが多いのに対し、回路モジュールM2から回路モジュールM1へのデータ伝送量と回路モジュールM3から回路モジュールM2へのデータ伝送量は少ない。
【0026】
このため、図1に示すように、回路モジュールM1,M2,M3の順に接続すれば、最も効率よくデータを伝送でき、平均的なデータ伝送速度を向上できる。
【0027】
このように、本実施形態では、複数の回路モジュールをリング状に接続し、各回路モジュール間でパケットを単方向に伝送するため、データ伝送速度を高速化できるとともに、擬似的な双方向通信が可能になる。また、単方向にのみデータを伝送するため、入出力ポートの数を削減することができる。さらに、各モジュール間でパケット通信を行うため、所望のモジュールに所望のデータを確実に送り届けることができる。
【0028】
(第2の実施形態)
第2の実施形態は、第1の実施形態の一具体例であり、各モジュール内にデータを伝送するデータチャネルと、制御情報を伝送する制御チャネルとを設けたものである。
【0029】
図4は本発明に係るデータ通信装置の第2の実施形態の概略構成図である。図のデータ通信装置は、図1と同様に、3つの回路モジュールM1,M2,M3をリング状に接続して単方向にのみデータ伝送を行うものである。
【0030】
各回路モジュールM1,M2,M3はそれぞれ、データを伝送するデータチャネル1と、制御情報を伝送する制御チャネル2と、データおよび制御情報が入出力されるコネクタ3とを有する。
【0031】
隣接するコネクタ3間には転送バス4が接続されている。転送バス4のバス幅は、例えば、8ビット、16ビットおよび32ビットから選択可能である。また、転送バス4には、アドレス線が1本設けられている。このアドレス線の論理により、データチャネル1用のデータと制御チャネル2用のデータとを区別することができる。
【0032】
各回路モジュール間では、非同期通信を行う。このため、送信元の回路モジュールのシステムクロックと、送信先の回路モジュールのシステムクロックとは、互いに非同期で構わない。
【0033】
通信速度は、送信元と送信先の各回路モジュールのシステムクロックのうち、周波数が低い方のシステムクロックに合わせる。また、1パケットのデータを転送するのに、システムクロックが2クロック分必要とされる。したがって、送信元と送信先の各回路モジュールのシステムクロックがともに40MHzであれば、転送速度は20MHzになる。
【0034】
図4のデータ通信装置は、例えばプリンタ内部に設けられる。データチャネル1では、印刷データの転送を行う。制御チャネル2では、プリンタ制御コマンド、プリンタ・メンテナンス・コマンド、および通信制御コマンドなどの制御情報の転送を行う。
【0035】
送信先の回路モジュールが、何らかの事情により、送信元の回路モジュールの印刷データを受信できない場合でも、通信を遮断させることなく、制御チャネル2に切り換えてコマンドの通信を継続することができる。
【0036】
また、制御チャネル2に流れるコマンドは、データチャネル1に流れる印刷データよりも通信の優先順序が高く設定されている。このため、送信元の回路モジュールは、データチャネル1への印刷データと制御チャネル2へのコマンドとの双方が存在する場合には、制御チャネル2へのコマンドを優先させて送信する。
【0037】
転送バスを介して伝送される信号には、送信元の回路モジュールが送信先の回路モジュールに送信する信号と、送信先の回路モジュールが送信元の回路モジュールに送信する信号とが含まれている。
【0038】
送信先への信号の中には、送信先アドレスを指定するアドレス信号ADxxと、送信データ信号DATAxxと、データの送信を通知するストローブ信号STBxxとが存在する。また、送信元への信号の中には、データの受信準備が整ったことを通知するアクノリッジ信号(通信準備完了信号)ACKxxと、データの受信準備が整っていないことを通知するナック信号(通信不能信号)NACKxxとが存在する。
【0039】
図5は回路モジュール内の各部のタイミング波形図であり、図5(a)はアドレス信号ADxxが変化する場合のタイミング波形図、図5(b)はアドレス信号ADxxが変化しない場合のタイミング波形図である。
【0040】
図5(a)に示すように、送信元の回路モジュールは、アクノリッジ信号ACKxxがローレベルの間に、アドレス信号ADxxとデータ信号DATAxxを送信先の回路モジュールに送信し、かつ、ストローブ信号STBxxをハイレベルにする。ストローブ信号STBxxがハイレベルになった後、受信準備が整った時点で、送信先の回路モジュールはアクノリッジ信号ACKxxをハイレベルにする。
【0041】
また、アドレス信号ADxxが変化しない場合には、図5(b)に示すように、送信元の回路モジュールは、アクノリッジ信号ACKxxがローレベルの間に、アドレス信号ADxxとデータ信号DATAxxを送信元の回路モジュールに送信し、かつ、ストローブ信号STBxxをハイレベルにする。
【0042】
一方、図6は送信元の回路モジュールが何らかの理由でデータの受信ができない場合のタイミング波形図である。この場合、送信先の回路モジュールは、送信元の回路モジュールがストローブ信号STBxxをハイレベルにしたときに、ナック信号NACKxxをハイレベルにする(図6の時刻t1)。これにより、送信元の回路モジュールは、送信先の回路モジュールがデータの受信ができないことを認識する。
【0043】
この場合、送信元の回路モジュールは、次回の出力機会まで、送信先へのデータを保持しなければならない。送信元の回路モジュールは、送信できなかった回路モジュールと同じアドレスを指定して同一データを再送してもよいし、別の回路モジュールに対応する別のアドレスを指定して同一データを再送してもよい。
【0044】
また、図7は送信先の回路モジュールがアクノリッジ信号ACKxxもナック信号NACKxxも返さなかった場合のタイミング波形図である。送信先の回路モジュールが休止状態の場合などでは、送信元の回路モジュールにアクノリッジ信号ACKxxもナック信号NACKxxも返さない場合がある。このような場合、送信元の回路モジュールは、図7に示すように、ストローブ信号STBxxをハイレベルに保持し続ける。
【0045】
また、図8は送信元の回路モジュールがアクノリッジ信号ACKxxとナック信号NACKxxを同時に受信した場合のタイミング波形図である。このような場合、送信元の回路モジュールは、ナック信号NACKxxを優先させ、送信先の回路モジュールがデータを受信できなかったと判断する。
【0046】
次に、制御チャネル2を介して伝送されるデータの形式について説明する。上述したように、本実施形態では、制御チャネル2に対してパケットを伝送する。
【0047】
図9はパケットのデータ構成を示す図である。図示のように、パケットは、送信先アドレス領域21と、送信元アドレス領域22と、データ長領域23と、コマンド領域24とで構成される。
【0048】
送信先アドレス領域21は、パケット送信先の回路モジュールの論理アドレスを示す領域であり、この領域21はさらに、全回路モジュールを指定するブロードキャスト論理アドレス領域と、特定の回路モジュールの論理アドレスを指定する個別論理アドレス領域とに分かれている。
【0049】
送信元アドレス領域22は、パケット送信元の回路モジュールの論理アドレスを示す領域である。データ長領域23は、コマンド領域のデータ長(単位バイト)を示す領域であり、この領域には任意のコマンドが格納される。
【0050】
各回路モジュールは、他の回路モジュールにコマンドを伝送する際、送信先の回路モジュールが本データ通信装置に実際に実装されているか否かを検知する必要がある。また、送信先の回路モジュールが実装されている場合には、送信先の回路モジュールの論理アドレスと、送信元である自己の論理アドレスを検知する必要がある。
【0051】
このため、本データ通信装置は、電源投入時に、実際に実装されている回路モジュールの確認と、これら回路モジュールの論理アドレスの確認とを行う。
【0052】
各回路モジュール間での通信方法には、大きく分けて、ブロードキャスト・コマンド通信とピア・トゥ・ピア・コマンド通信との2つがある。また、通信されるコマンドの種類としては主に、プリンタ制御コマンド、プリンタ・メンテナンス・コマンドと回路モジュール間の通信制御コマンドとがある。
【0053】
図10はデータの通信手順を示すフローチャートである。回路モジュール間でデータ通信を行うには、マスターとなる回路モジュール(以下、マスター回路モジュールと呼ぶ)を定める必要がある。そこで、データ通信装置の電源投入直後にディップスイッチ等の状態を調べて、マスターとなる回路モジュールを検出する(ステップS1)。なお、マスター以外の回路モジュールはすべてスレーブ(以下、スレーブ回路モジュールと呼ぶ)として扱う。
【0054】
次に、マスター回路モジュールは、ブロードキャスト・パケットを送信する(ステップS2)。このパケットを受信したスレーブ回路モジュールは、自己のID番号をマスター回路モジュール宛てに送信する(ステップS3)。
【0055】
マスター回路モジュールは、すべてのスレーブ回路モジュールからのID番号を受信すると、各スレーブ回路モジュールに対して論理アドレスを割り当てる(ステップS4)。
【0056】
マスター回路モジュールは、すべてのスレーブ回路モジュールからのID番号を受信すると、各スレーブ回路モジュールに割り当てた論理アドレスすべてを記録した論理アドレス一覧表をパケットにしてブロードキャスト送信する(ステップS5)。
【0057】
各スレーブ回路モジュールは、このパケットを受信し、自己に割り当てられた論理アドレスと、他のすべての回路モジュールの論理アドレスとを認識し、これらの情報をモジュール内で記憶する(ステップS6)。
【0058】
マスター回路モジュールは、ステップS4で送信したパケットが戻ってくると、すべてのスレーブ回路モジュールにこのパケットが送信されたことを認識し、各スレーブ回路モジュールにパケットの通信を許可する通信許可パケットをブロードキャスト送信する(ステップS7)。
【0059】
スレーブ回路モジュールは、このパケットを受信すると、必要に応じて通信を行う(ステップS8)。
【0060】
上述した各実施形態では、本発明をプリンタの回路モジュールに適用する例について説明したが、本発明はプリンタ以外の目的にも幅広く適用可能である。また、図1や図4では、3つの回路モジュールM1,M2,M3をリング状に接続する例を説明したが、リング状に接続される回路モジュールの数には特に制限はない。
【0061】
【発明の効果】
以上詳細に説明したように、本発明によれば、3つ以上の回路モジュールをリング状に接続して単方向にのみパケットを送信するため、入出力ポートの数を増やすことなく、各回路モジュール間で高速にデータ伝送を行うことができる。また、送信されたパケットはすべての回路モジュールを通過するため、特定の回路モジュールにパケットを届けることができるだけでなく、複数の回路モジュールにパケットを届けることもできる。
【0062】
さらに、各回路モジュール間のデータ伝送量を考慮に入れて各回路モジュールの接続順序を設定すれば、効率よくデータ伝送を行うことができる。
【図面の簡単な説明】
【図1】本発明に係るデータ通信装置の第1の実施形態の概略構成図。
【図2】(a)は回路モジュールをプリント基板で構成する例、(b)は回路モジュールをLSIチップで構成する例を示す図。
【図3】パケットのデータ構成を示す図。
【図4】本発明に係るデータ通信装置の第2の実施形態の概略構成図。
【図5】(a)はアドレス信号ADxxが変化する場合のタイミング波形図、(b)はアドレス信号ADxxが変化しない場合のタイミング波形図。
【図6】送信元の回路モジュールが何らかの理由でデータの受信ができない場合のタイミング波形図。
【図7】送信先の回路モジュールがアクノリッジ信号ACKxxもナック信号NACKxxも返さなかった場合のタイミング波形図。
【図8】送信元の回路モジュールがアクノリッジ信号ACKxxとナック信号NACKxxを同時に受信した場合のタイミング波形図。
【図9】パケットのデータ構成を示す図。
【図10】データの通信手順を示すフローチャート。
【図11】プリンタ制御回路の従来例を示す図。
【符号の説明】
M1,M2,M3 モジュール
11 IFモジュール
12 画像処理モジュール
13 メカモジュール
Claims (6)
- それぞれがリング状に接続され、単方向にパケットを送信可能な通信経路を共有する3つ以上の回路モジュールを備え、
前記3つ以上の回路モジュールはそれぞれ、前段の回路モジュールからのパケットを前記通信経路を介して受信する入力ポートと、次段の回路モジュールに前記通信経路を介してパケットを送信する出力ポートとを有し、
前記3つ以上の回路モジュールのうち一つはマスター回路モジュールであり、他の回路モジュールは前記マスター回路モジュールの指示に従って動作するスレーブ回路モジュールであり、
前記マスター回路モジュールは、
前記通信経路にブロードキャスト・パケットを送信する初期パケット送信手段と、
前記スレーブ回路モジュールから送信された、自己の識別情報を含むパケットを受信するスレーブ情報受信手段と、
前記スレーブ情報受信手段にて受信されたパケットに基づいて、対応するスレーブ回路モジュールの論理アドレスを決定するアドレス決定手段と、
通信可能なすべてのスレーブ回路モジュールの論理アドレスの情報を含むブロードキャスト・パケットを、前記通信経路を介して送信するアドレス一覧送信手段と、
前記アドレス一覧送信手段にて送信したブロードキャスト・パケットが前記通信経路を一回りして戻ってきた後、通信可能なすべてのスレーブ回路モジュールに通信許可パケットを送信する通信許可パケット送信手段と、を有し、
前記スレーブ回路モジュールのそれぞれは、
前記初期パケット送信手段にて送信されたブロードキャスト・パケットを受信すると、自己の識別情報を含むパケットを送信する識別情報送信手段と、
前記アドレス一覧送信手段により送信されたブロードキャスト・パケットを受信すると、自己に割り当てられた論理アドレスと、他の回路モジュールに割り当てられた論理アドレスとを記憶するアドレス記憶手段と、を有することを特徴とするデータ通信装置。 - 前記パケットは、宛先の回路モジュールに関する情報を格納するヘッダ部と、前記宛先の回路モジュールに送信するデータを格納するデータ部と、を有することを特徴とする請求項1に記載のデータ通信装置。
- 各回路モジュール間のデータ伝送量を考慮に入れて、前記3つ以上の回路モジュールの接続順序を定めることを特徴とする請求項1または2に記載のデータ通信装置。
- 前記リング状に接続された3つ以上の回路モジュールは、プリンタに内蔵、あるいはプリンタに接続されるオプション機器に内蔵されるものであり、
ホストコンピュータとデータの送受を行うためのインタフェース機能を有する回路モジュールと、プリンタ・コマンドを印字ドット情報に変換する画像処理を行う回路モジュールと、プリンタの機構部分を制御する回路モジュールとを少なくとも有することを特徴とする請求項1〜3のいずれかに記載のデータ通信装置。 - 前記3つ以上の回路モジュールのそれぞれは、前段の回路モジュールから送られてきたパケットを用いてデータ処理を行って新たなパケットを生成し、新たに生成したパケットを次段の回路モジュールに送信することを特徴とする請求項1〜4のいずれかに記載のデータ通信装置。
- 3つ以上の回路モジュールをリング状に接続して、互いに共有される通信経路を介して各モジュール間で単方向にパケットを伝送するデータ通信方法であって、
前記パケットは、送信先の回路モジュールの論理アドレス情報と、送信元の回路モジュールの論理アドレス情報と、送信先の回路モジュールへのデータと、該データのデータ長とを含んでおり、
送信元の回路モジュールが送信したパケットは、前記通信経路を介して他のすべての回路モジュールを通過した後に自己に戻ってくるようにし、
前記3つ以上の回路モジュールのうち一つはマスター回路モジュールであり、他の回路モジュールは前記マスター回路モジュールの指示に従って動作するスレーブ回路モジュールであり、
前記マスター回路モジュールは、
前記通信経路に第1のブロードキャスト・パケットを送信するステップと、
前記スレーブ回路モジュールから送信された、自己の識別情報を含む第1のパケットを受信するステップと、
前記受信された第1のパケットに基づいて、対応するスレーブ回路モジュールの論理アドレスを決定するステップと、
通信可能なすべてのスレーブ回路モジュールの論理アドレスの情報を含む第2のブロードキャスト・パケットを、前記通信経路を介して送信するステップと、
前記第2のブロードキャスト・パケットが前記通信経路を一回りして戻ってきた後、通信可能なすべてのスレーブ回路モジュールに通信許可パケットを送信するステップと、を有し、
前記スレーブ回路モジュールのそれぞれは、
前記第1のブロードキャスト・パケットを受信すると、自己の識別情報を含む前記第1のパケットを送信するステップと、
前記第2のブロードキャスト・パケットを受信すると、自己に割り当てられた論理アドレスと、他の回路モジュールに割り当てられた論理アドレスとを記憶するステップと、を有することを特徴とするデータ通信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34742699A JP3871177B2 (ja) | 1999-12-07 | 1999-12-07 | データ通信装置およびデータ通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34742699A JP3871177B2 (ja) | 1999-12-07 | 1999-12-07 | データ通信装置およびデータ通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001162894A JP2001162894A (ja) | 2001-06-19 |
JP3871177B2 true JP3871177B2 (ja) | 2007-01-24 |
Family
ID=18390159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34742699A Expired - Fee Related JP3871177B2 (ja) | 1999-12-07 | 1999-12-07 | データ通信装置およびデータ通信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3871177B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4726119B2 (ja) * | 2005-06-17 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | ループ通信システム、通信装置、ループ通信方法、及びプログラム |
JP5111020B2 (ja) * | 2007-08-29 | 2012-12-26 | キヤノン株式会社 | 画像処理装置及びその制御方法 |
JP5752896B2 (ja) * | 2010-06-21 | 2015-07-22 | 株式会社セイコーアイ・インフォテック | 画像形成装置 |
JP2019186637A (ja) * | 2018-04-04 | 2019-10-24 | コニカミノルタ株式会社 | 画像形成システム及び画像形成装置 |
-
1999
- 1999-12-07 JP JP34742699A patent/JP3871177B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001162894A (ja) | 2001-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1994022091A2 (en) | Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface | |
EP1145528A2 (en) | A multi link layer to single physical layer interface in a node of a data communication system | |
JPH10293662A (ja) | 情報処理装置及び方法、情報処理システム、プリンタ及び記憶媒体 | |
JPH10229427A (ja) | 情報処理装置及び方法 | |
JP2991046B2 (ja) | マスタ−スレ−ブ間通信方式 | |
KR100257712B1 (ko) | 인터넷을 이용한 프로세스 간의 정보교환 장치 | |
JP3630971B2 (ja) | データ通信方法、装置、システム、及び記憶媒体 | |
US6219353B1 (en) | Message hub | |
JP3871177B2 (ja) | データ通信装置およびデータ通信方法 | |
JP2003528494A (ja) | 情報伝送ネットワークのコンピュータ・クロックを同期化する方法、この方法を実施するための装置及びコンピュータ・クロックの同期化に適したデータ・パケット | |
US6192409B1 (en) | X.25 network connection for X.25 protocol communication used in a full electronic switching system | |
JP4095216B2 (ja) | プリンタおよびプリンタ内のデータ通信方法 | |
JP4098910B2 (ja) | パケット転送制御装置及びパケット転送方法 | |
JP3736729B2 (ja) | プリンタおよびプリンタ内でのデータ通信方法 | |
JPH10229490A (ja) | 画像取り込み装置、印刷システム、印刷方法、及び、印刷装置 | |
JP3512105B2 (ja) | データ通信装置およびデータ通信方法 | |
JP3597161B2 (ja) | Atmセル送信制御方法および装置 | |
JP4261992B2 (ja) | 情報データの送受信装置及び送受信方法 | |
JP5902402B2 (ja) | データ出力調整装置、データ出力調整方法、rgmiiネットワークシステム、及び、rgmiiネットワーク通信路切替方法 | |
JPH10307691A (ja) | データ通信方法と装置及び印刷装置と前記装置を含む印刷システム | |
JPH10228364A (ja) | データ転送装置及びその制御方法及び印刷システム | |
JPH10228355A (ja) | データ転送装置及びその制御方法及び印刷システム | |
JP2003289315A (ja) | パケット転送装置およびパケット転送方法 | |
JPH10336252A (ja) | シリアルデータ転送制御装置およびシリアルデータ転送方法 | |
JP2823923B2 (ja) | 通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061012 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |