JP3736729B2 - プリンタおよびプリンタ内でのデータ通信方法 - Google Patents
プリンタおよびプリンタ内でのデータ通信方法 Download PDFInfo
- Publication number
- JP3736729B2 JP3736729B2 JP34742299A JP34742299A JP3736729B2 JP 3736729 B2 JP3736729 B2 JP 3736729B2 JP 34742299 A JP34742299 A JP 34742299A JP 34742299 A JP34742299 A JP 34742299A JP 3736729 B2 JP3736729 B2 JP 3736729B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- circuit module
- voltage
- bus width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、複数の回路モジュールを内蔵するプリンタに関し、特に、各回路モジュール間で高速にデータを伝送する技術に関する。
【0002】
【従来の技術】
プリンタ内のプリンタ制御回路は、通常、複数の回路モジュールで構成されている。例えば、図8は、ホストコンピュータとの信号の送受を行うIFモジュール11と、画像処理を行う画像処理モジュール12と、プリンタの機構部分を制御するメカ制御モジュール13とを有するプリンタ制御回路の従来例を示している。これらモジュールはそれぞれ別個のCPUや制御部を有し、通常はそれぞれ別基板で構成されている。
【0003】
各モジュールは、入出力ポートを有し、隣接するモジュールとの間で互いに信号の送受を行う。例えば、図8の場合、IFモジュール11と画像処理モジュール12との間で双方向に信号の送受を行い、また、画像処理モジュール12とメカ制御モジュール13との間で双方向に信号の送受を行う。
【0004】
【発明が解決しようとする課題】
しかしながら、各回路モジュールは、必ずしも同一のデータバス幅を備えていない。画像処理などの大量のデータを高速に処理する必要がある回路モジュールのバス幅は一般に広く設定されている(例えば、32ビット幅など)のに対し、I/O処理などを行う回路モジュールのバス幅は狭く設定されている(例えば、8ビット幅など)。
【0005】
このため、バス幅の異なる2つの回路モジュール同士でデータ通信を行う場合には、データの取りこぼしなどのデータ通信エラーが起きるおそれがあった。また、修理やバージョンアップ等のために回路モジュールごとに交換する場合、交換後の回路モジュールのバス幅が、交換前の回路モジュールのバス幅と異なる場合もある。この場合、従来は、交換した回路モジュール以外のモジュールも変更するようにしており、交換作業に手間がかかるという問題があった。
【0006】
本発明は、このような点に鑑みてなされたものであり、その目的は、バス幅の設定変更を容易に行うことができるプリンタおよびプリンタ内でのデータ通信方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明の一態様によれば、複数の回路モジュール間でデータバスを介してデータ伝送を行うプリンタにおいて、互いにデータ通信を行う2つの回路モジュールに前記データバスとは別個に接続される所定本数の信号線を備え、前記2つの回路モジュールのそれぞれは、
印刷データを送受するデータチャネル部と、印刷制御データを送受する制御チャネル部と、他の回路モジュールとの間で前記印刷データおよび前記印刷制御データを送受するコネクタと、前記所定本数の信号線を前記データバスのバス幅に応じた電圧に設定する電圧設定回路と、前記所定本数の信号線の電圧により、前記2つの回路モジュール間の前記データバスのバス幅を設定するバス幅設定回路と、を有し、前記バス幅設定回路は、前記2つの回路モジュール内の前記電圧設定回路が、同一の前記信号線に対してそれぞれ異なる電圧を設定した場合には、これら2つの電圧のうち、バス幅が狭い方の電圧に合わせてバス幅を設定することを特徴とするプリンタが提供される。
【0008】
本発明では、互いに通信を行う2つの回路モジュール間を接続する信号線の電圧により、回路モジュール間でのデータバス幅を設定するため、データバス幅の異なる回路モジュール同士でも、データの取りこぼしなくデータ伝送を行うことができる。
【0009】
本発明では、互いに通信を行う2つの回路モジュールが、それぞれ異なる信号線電圧を設定した場合には、バス幅の狭い方の信号線電圧に合わせてバス幅を設定するため、データの取りこぼしが起きない。
【0010】
本発明では、ジャンパースイッチと抵抗とを各信号線に接続するため、ジャンパースイッチのオン・オフにより、信号線を接地電圧か正電圧のいずれかに設定できる。
【0011】
本発明では、互いにデータ通信を行う2つの回路モジュールが、同一の信号線に対してジャンパースイッチのオン・オフを互いに逆にした場合には、この信号線を接地電圧にする。これにより、バス幅の狭い方に合わせることができる。
【0012】
本発明では、各回路モジュールごとに、データの受信側と送信側にそれぞれ別個にジャンパースイッチを設けるため、データ受信時のバス幅と送信時のバス幅を個別に設定できる。
【0013】
本発明では、各回路モジュールを非同期に動作させるため、同期を取るための処理が不要となり、各回路モジュールで送受される信号線数を削減できる。
【0014】
本発明では、データチャネル部に対するデータと制御チャネル部に対するデータとを識別するためのアドレス線を設けるため、データチャネル部用のデータと制御チャネル部用のデータとを同一の信号線で送受することができる。
【0015】
本発明では、各回路モジュールをリング状に接続して単方向にのみデータを送信するため、入出力ポートの数を削減できるとともに、データの伝送速度を向上できる。
【0016】
本発明の一態様によれば、リング状に接続され単方向にデータを送信可能な複数の回路モジュールを備えたプリンタ内でのデータ通信方法であって、互いにデータ通信を行う前記回路モジュール同士を所定本数の信号線にて接続し、前記所定本数の信号線の電圧を前記回路モジュールごとに個別に設定した結果に基づいて、前段の前記回路モジュールとのデータ通信時のバス幅と次段の前記回路モジュールとのデータ通信時のバス幅とを個別に設定し、前段の前記回路モジュールが設定した前記所定本数の信号線の電圧が次段の前記回路モジュールが設定した前記所定本数の信号線の電圧と異なる場合には、これら2つの電圧のうち、バス幅が狭い方の電圧に合わせてバス幅を設定することを特徴とするデータ通信方法が提供される。
【0017】
【発明の実施の形態】
以下、本発明に係るプリンタについて、図面を参照しながら具体的に説明する。
【0018】
図1は本発明に係るプリンタ内の概略構成図である。図1のプリンタは、モジュール間のバス幅を任意に設定変更できるようにした点に特徴がある。
【0019】
図1のプリンタは、3つの回路モジュールM1,M2,M3をリング状に接続して単方向にのみデータを送信できるようにしている。各回路モジュールM1,M2,M3はそれぞれ、データを伝送するデータチャネル部1と、制御情報を伝送する制御チャネル部2と、データおよび制御情報が入出力されるコネクタ3と、データバス幅の制御等を行う制御部4とを有する。
【0020】
隣接するコネクタ3間には転送バス5が接続されている。転送バス5のバス幅は、例えば、8ビット、16ビットおよび32ビットから選択可能とされている。また、転送バス5には、アドレス線が1本設けられている。このアドレス線の論理により、データチャネル部1用のデータと制御チャネル部2用のデータとを区別することができる。この他、転送バス5には、イネーブル信号やリセット信号等の制御信号線が設けられている。
【0021】
各回路モジュール間では、非同期通信を行う。このため、送信元の回路モジュールのシステムクロックと、送信先の回路モジュールのシステムクロックとは、互いに非同期で構わない。
【0022】
通信速度は、送信元と送信先の各回路モジュールのシステムクロックのうち、周波数が低い方のシステムクロックに合わせる。また、1パケットのデータを転送するのに、システムクロックが2クロック分必要とされる。したがって、送信元と送信先の各回路モジュールのシステムクロックがともに40MHzであれば、転送速度は20MHzになる。
【0023】
図1のデータチャネル部1では、印刷データの転送を行う。制御チャネル部2では、プリンタ制御コマンド、プリンタ・メンテナンス・コマンド、および通信制御コマンドなどの制御情報の転送を行う。
【0024】
送信先の回路モジュールが、何らかの事情により、送信元の回路モジュールの印刷データを受信できない場合でも、通信を遮断させることなく、制御チャネル部2に切り換えてコマンドの通信を継続することができる。
【0025】
また、制御チャネル部2に流れるコマンドは、データチャネル部1に流れる印刷データよりも通信の優先順序が高く設定されている。このため、送信元の回路モジュールは、データチャネル部1への印刷データと制御チャネル部2へのコマンドとの双方が存在する場合には、制御チャネル部2へのコマンドを優先させて送信する。
【0026】
転送バス5を介して伝送される信号には、送信元の回路モジュールが送信先の回路モジュールに送信する信号と、送信先の回路モジュールが送信元の回路モジュールに送信する信号とが含まれている。
【0027】
送信先への信号の中には、送信先アドレスを指定するアドレス信号ADxxと、送信データ信号DATAxxと、データの送信を通知するストローブ信号STBxxとが存在する。また、送信元への信号の中には、データの受信準備が整ったことを通知するアクノリッジ信号(通信準備完了信号)ACKxxと、データの受信準備が整っていないことを通知するナック信号(通信不能信号)NACKxxとが存在する。
【0028】
図1に示すように、各回路モジュールは、リング状に接続されているため、単方向にパケットを伝送しても、すべての回路モジュールにパケットを送り届けることができる。送信されたパケットは、各回路モジュール間を一巡して、元の回路モジュールに戻ってくる。これにより、送信元の回路モジュールは、他のすべての回路モジュールにパケットが伝送されたことを認識する。この場合、同一のパケットを何度も伝送することを避けるために、送信元のパケットは、自分に戻ってきたパケットを廃棄するのが望ましい。
【0029】
各回路モジュール間の転送バス5の形態には種々のものが適用可能であり、PCIバス等の汎用のバスを利用してもよいし、専用のバスを利用してもよい。あるいは、コネクタ3としてUSB端子やIEEE1394端子を利用して、USBやIEEE1394の規格に沿ったデータを送受してもよい。
【0030】
本実施形態の場合、データは単方向にしか流れないため、入出力ポートの構成を簡略化できるとともに、データの伝送速度を向上できる。すなわち、双方向にデータを送受する場合、双方向バッファなどを設けなければならないため、構成が複雑になり、また、データの切り替え制御に時間がかかることから、データの伝送速度が制限されてしまうが、本実施形態のように単方向にデータ伝送を行えば、データの切り替え制御が不要な分だけ高速にデータ伝送を行える。
【0031】
データの伝送速度をさらに向上させたい場合は、各回路モジュール間で送受されるデータ量に応じて回路モジュールの接続順序を決定すればよい。例えば、回路モジュールM1がIF回路モジュール、回路モジュールM2が画像処理回路モジュール、回路モジュールM3がメカ制御回路モジュールの場合、回路モジュールM1から回路モジュールM2へのデータ伝送量と、回路モジュールM2から回路モジュールM3へのデータ伝送量とが多いのに対し、回路モジュールM2から回路モジュールM1へのデータ伝送量と回路モジュールM3から回路モジュールM2へのデータ伝送量は少ない。
【0032】
本実施形態は、互いにデータ通信を行う回路モジュール同士を、データバス幅設定用の2本の信号線S0,S1で接続している。これら信号線S0,S1は、バッファBを介して各回路モジュール内の制御部3に接続されている。制御部3は、後述するように、前段の回路モジュールとの間の2本の信号線S0,S1により設定されたバス幅のデータを入力ポート1から取り込むとともに、次段の回路モジュールとの間の2本の信号線S0,S1により設定されたバス幅のデータを出力ポート2に送出する。
【0033】
図2は制御部3の入力部分の回路図である。図示のように、各信号線S0,S1は、プルアップ抵抗Rを介して電源端子VDDに接続されるとともに、ジャンパースイッチSWを介して接地端子に接続されている。ジャンパースイッチSWをオン状態にすれば、信号線S0,S1は接地電圧になり、ジャンパースイッチSWをオフ状態にすれば、信号線S0,S1は電源電圧VDDになる。
【0034】
各回路モジュールM1,M2,M3には、図3に示すように、前段の回路モジュールとの間の2本の信号線S0,S1に接続されたジャンパースイッチSWおよびプルアップ抵抗Rと、次段の回路モジュールとの間の2本の信号線S0,S1に接続されたジャンパースイッチSWおよびプルアップ抵抗Rとが設けられている。
【0035】
ジャンパースイッチSWの一端は対応する信号線S0,S1に接続され、他端は接地端子に接続されている。また、プルアップ抵抗Rの一端は対応する信号線S0,S1に接続され、他端は正電圧端子に接続されている。
【0036】
ジャンパースイッチSWのそれぞれは、作業者が必要に応じて任意にオン・オフすることができ、これにより、入力信号のバス幅と出力信号のバス幅とをそれぞれ独立に設定することができる。
【0037】
図4は信号線S0,S1の電圧とバス幅との関係を示す図である。図4では、信号線S0,S1の電圧が電源電圧の場合を「1」、信号線S0,S1の電圧が接地電圧の場合を「0」としている。信号線S0,S1がいずれも「1」の場合はデータバス幅は32ビットであり、信号線S1が「1」で信号線S0が「0」の場合はデータバス幅は16ビットである。また、信号線S1が「0」で信号線S0が「1」の場合と、信号線S0,S1がいずれも「0」の場合はデータバス幅は8ビットである。
【0038】
仮に、隣接する2つの回路モジュールの一方が信号線S0,S1をいずれも「1」にし、他方が信号線S0,S1をいずれも「0」にすると、図3の回路からわかるように、信号線S0,S1はいずれも「0」になる。すなわち、図3の回路は、負論理のワイヤード・オアとして機能する。したがって、隣接する2つの回路モジュールがそれぞれ異なるバス幅を設定すると、これらモジュール間では、バス幅の小さい方に自動設定されてデータ伝送が行われる。
【0039】
このように、本実施形態では、複数の回路モジュールをリング状に接続するとともに、隣接する2つの回路モジュール間に2本の信号線S0,S1を設け、これら信号線S0,S1に接続されたジャンパースイッチSWを各回路モジュールごとに任意にオン・オフ制御してデータバス幅を設定するため、データバス幅の変更が容易になる。したがって、データバス幅の異なる他のモジュール基板への交換を容易に行うことができる。
【0040】
また、バス幅の異なる回路モジュールを接続する場合には、バス幅の狭い方に自動設定されてデータ伝送が行われるため、データの受信ミスなどの不具合が起きるおそれはない。また、データ伝送を開始する前に、制御部3はデータバス幅を認識できるため、受け手が受信できないようなデータビットに誤ってデータを送信するおそれがなくなる。
【0041】
さらに、各回路モジュールM1,M2,M3への入力信号のバス幅と出力信号のバス幅を個別に設定できるため、バス幅の異なる回路モジュールを組み合わせてシステムを構成することができる。
【0042】
このような効果に加えて、本実施形態は、各回路モジュールM1,M2,M3をリング状に接続して単方向にのみデータを送信するため、入出力ポート1,2の数を減らすことができるとともに、データの伝送速度を向上できる。また、各回路モジュール間でパケットの形態でデータを伝送するようにすれば、パケットの宛先を個別に指定できるため、所望の回路モジュールに迅速にデータを送り届けることができる。
【0043】
上述したように、転送バス5にはリセット信号が含まれている。リング状に接続された図の回路モジュールの中には、リセット回路を内蔵するものと、リセット回路を内蔵しないものがあり、リセット回路から出力されたリセット信号は、転送バス5を介して、他のすべての回路モジュールに伝送されて、各回路モジュールをリセット状態にする。
【0044】
図5(a)はリセット回路31を内蔵する回路モジュールのリセット信号の流れを示す図、図5(b)はリセット回路31を内蔵しない回路モジュールのリセット信号の流れを示す図である。
【0045】
図示のように、コネクタ3には、リセット信号の入力端子と出力端子が別個に設けられており、これら入出力端子はともに、回路モジュールの内部でリセット信号線Rsigに接続されている。このリセット信号線Rsigは、回路モジュール内部の各回路ブロックに接続されている。また、リセット信号線Rsigにはプルアップ抵抗R1が取り付けられており、通常はハイレベルに設定されている。
【0046】
図5(a)のリセット回路31からローレベル信号が出力されると、すべての回路モジュールのリセット信号線Rsigがローレベルになり、すべての回路モジュールはリセット状態になる。
【0047】
このように、本実施形態では、リセット信号を転送バス5を介してリング状に伝送するため、一つの回路モジュールのみにリセット回路31を設けても、他のすべての回路モジュールをほぼ同タイミングでリセット状態にすることができる。
【0048】
図6は各回路モジュールでのデータの流れを示す図である。図示のように、転送バス5が接続されるコネクタ3には、データ入力端子Dinと、データ出力端子Doutと、共通信号端子COMとが設けられている。
【0049】
データ入力端子Dinに入力されたデータは、デコード部41で印刷データと印刷制御データとに分けられ、印刷データはデータ入力FIFO42にいったん格納され、印刷制御データは制御データ入力FIFO43にいったん格納される。データ入力FIFO42と制御データ入力FIFO43に格納されたデータは、必要に応じて制御部4に送られて処理される。
【0050】
一方、他の回路モジュールに送信するデータは、制御部4からデータ出力FIFO44と制御データ出力FIFO45を介してエンコード部46に入力され、エンコードされる。エンコードされたデータは、コネクタ3のデータ出力端子Doutを介して転送バス5に伝送される。
【0051】
なお、図6のデータ入力FIFO42とデータ出力FIFO44が図1のデータチャネル部に対応し、図6の制御データ入力FIFO43と制御データ出力FIFO45が図1の制御チャネル部に対応する。
【0052】
図7はパケットのデータ構成を示す図である。図示のように、パケットは、送信先アドレス領域21と、送信元アドレス領域22と、データ長領域23と、コマンド領域24とで構成される。
【0053】
送信先アドレス領域21は、パケット送信先の回路モジュールの論理アドレスを示す領域であり、この領域21はさらに、全回路モジュールを指定するブロードキャスト論理アドレス領域と、特定の回路モジュールの論理アドレスを指定する個別論理アドレス領域とに分かれている。
【0054】
送信元アドレス領域22は、パケット送信元の回路モジュールの論理アドレスを示す領域である。データ長領域23は、コマンド領域のデータ長(単位バイト)を示す領域であり、この領域には任意のコマンドが格納される。
【0055】
各回路モジュールは、他の回路モジュールにコマンドを伝送する際、送信先の回路モジュールが本プリンタに実際に実装されているか否かを検知する必要がある。また、送信先の回路モジュールが実装されている場合には、送信先の回路モジュールの論理アドレスと、送信元である自己の論理アドレスを検知する必要がある。
【0056】
このため、本プリンタは、電源投入時に、実際に実装されている回路モジュールの確認と、これら回路モジュールの論理アドレスの確認とを行う。
【0057】
各回路モジュール間での通信方法には、大きく分けて、ブロードキャスト・コマンド通信とピア・トゥ・ピア・コマンド通信との2つがある。また、通信されるコマンドの種類としては主に、プリンタ制御コマンド、プリンタ・メンテナンス・コマンドと回路モジュール間の通信制御コマンドとがある。
【0058】
図1に示すように、各回路モジュールは、リング状に接続されているため、単方向にパケットを伝送しても、すべての回路モジュールにパケットを送り届けることができる。送信されたパケットは、各回路モジュール間を一巡して、元の回路モジュールに戻ってくる。これにより、送信元の回路モジュールは、他のすべての回路モジュールにパケットが伝送されたことを認識する。この場合、同一のパケットを何度も伝送することを避けるために、送信元のパケットは、自分に戻ってきたパケットを廃棄するのが望ましい。
【0059】
各回路モジュールは、パケットを単に受け渡しする場合と、受信したパケットを加工変形して次の回路モジュールに送信する場合がある。後者の場合、例えば、回路モジュールM1は、プリンタのコマンドを含むパケットを回路モジュールM2に送信し、回路モジュールM2は、パケット中のコマンドを解釈してドット情報に変換し、ドット情報を含むパケットを回路モジュールM3に送信する。また、回路モジュールM3は、パケットに含まれるドット情報に基づいて、プリンタの印字ヘッドから吐出されるインクの制御を行う。
【0060】
このように、プリンタの処理順序に従って各回路モジュールを配置すれば、各回路モジュールの処理結果をパケットの形態で次の処理を行う回路モジュールに伝送でき、効率よく印字処理を行うことができる。
【0061】
各回路モジュール間の転送バス5の形態には種々のものが適用可能であり、PCIバス等の汎用のバスを利用してもよいし、専用のバスを利用してもよい。あるいは、コネクタ33としてUSB端子やIEEE1394端子を利用して、USBやIEEE1394の規格に沿ったデータを送受してもよい。
【0062】
本実施形態の場合、データは単方向にしか流れないため、入出力ポートの構成を簡略化できるとともに、データの伝送速度を向上できる。すなわち、双方向にデータを送受する場合、双方向バッファなどを設けなければならないため、構成が複雑になり、また、データの切り替え制御に時間がかかることから、データの伝送速度が制限されてしまうが、本実施形態のように単方向にデータ伝送を行えば、データの切り替え制御が不要な分だけ高速にデータ伝送を行える。
【0063】
データの伝送速度をさらに向上させたい場合は、各回路モジュール間で送受されるデータ量に応じて回路モジュールの接続順序を決定すればよい。例えば、回路モジュールM1がIF回路モジュール、回路モジュールM2が画像処理回路モジュール、回路モジュールM3がメカ制御回路モジュールの場合、回路モジュールM1から回路モジュールM2へのデータ伝送量と、回路モジュールM2から回路モジュールM3へのデータ伝送量とが多いのに対し、回路モジュールM2から回路モジュールM1へのデータ伝送量と回路モジュールM3から回路モジュールM2へのデータ伝送量は少ない。
【0064】
このため、図1に示すように、回路モジュールM1,M2,M3の順に接続すれば、最も効率よくデータを伝送でき、平均的なデータ伝送速度を向上できる。
【0065】
上述した実施形態では、回路モジュール間を接続するデータバス幅設定用の信号線S0,S1の本数が2本の例を説明したが、信号線S0,S1の本数に制限はなく、信号線S0,S1の本数は3本以上でもよいし、あるいは1本でもよい。データバス幅の組合せ数に合わせて信号線S0,S1の本数を決定すればよい。
【0066】
また、図1では、3つの回路モジュールM1,M2,M3をリング状に接続する例を説明したが、リング状に接続される回路モジュールの数には特に制限はない。
【0067】
【発明の効果】
以上詳細に説明したように、本発明によれば、回路モジュール間の信号線の電圧により、回路モジュール間でのデータバス幅を設定するため、データバス幅の異なる回路モジュール同士でも、データの取りこぼしなくデータ伝送を行うことができる。また、データ伝送を開始する前に通信相手先のデータバス幅を把握できるため、通信相手先のデータバス幅に合わせたデータを伝送できる。
【図面の簡単な説明】
【図1】本発明に係るプリンタの概略構成図。
【図2】制御部の入力部分の回路図。
【図3】回路モジュール内のプルアップ抵抗R1とジャンパースイッチの配置を示す図。
【図4】信号線S0,S1の電圧とバス幅との関係を示す図。
【図5】(a)はリセット回路を内蔵する回路モジュールのブロック図、(b)はリセット回路を内蔵しない回路モジュールのブロック図。
【図6】回路モジュール内の詳細構成を示すブロック図。
【図7】パケットのデータ構成を示す図。
【図8】プリンタ制御回路の従来例を示す図。
【符号の説明】
1 入力ポート
2 出力ポート
3 ASIC
M1,M2,M3 回路モジュール
S1,S2 信号線
R 抵抗
SW ジャンパースイッチ
Claims (8)
- 複数の回路モジュール間でデータバスを介してデータ伝送を行うプリンタにおいて、
互いにデータ通信を行う2つの回路モジュールに前記データバスとは別個に接続される所定本数の信号線を備え、
前記2つの回路モジュールのそれぞれは、
印刷データを送受するデータチャネル部と、
印刷制御データを送受する制御チャネル部と、
他の回路モジュールとの間で前記印刷データおよび前記印刷制御データを送受するコネクタと、
前記所定本数の信号線を前記データバスのバス幅に応じた電圧に設定する電圧設定回路と、
前記所定本数の信号線の電圧により、前記2つの回路モジュール間の前記データバスのバス幅を設定するバス幅設定回路と、を有し、
前記バス幅設定回路は、前記2つの回路モジュール内の前記電圧設定回路が、同一の前記信号線に対してそれぞれ異なる電圧を設定した場合には、これら2つの電圧のうち、バス幅が狭い方の電圧に合わせてバス幅を設定することを特徴とするプリンタ。 - 前記所定本数の信号線のそれぞれごとに、抵抗およびジャンパースイッチを有し、
前記抵抗の一端は対応する信号線に接続され、他端は所定の正電圧端子に接続され、
前記ジャンパースイッチの一端は対応する信号線に接続され、他端は接地端子に接続されることを特徴とする請求項1に記載のプリンタ。 - 前記電圧設定回路は、同一の前記信号線に接続される一方の前記ジャンパースイッチがオンで、他方の前記ジャンパースイッチがオフの場合には、この信号線の電圧を接地端子と同電圧にすることを特徴とする請求項2に記載のプリンタ。
- 前記複数の回路モジュールのそれぞれは、
前段の前記回路モジュールとの間に接続される前記所定本数の信号線に対応した第1の抵抗および第1のジャンパースイッチと、
次段の前記回路モジュールとの間に接続される前記所定本数の信号線に対応した第2の抵抗および第2のジャンパースイッチと、を有し、
前記第1および第2の抵抗の一端はそれぞれ対応する信号線に接続され、他端は所定の正電圧端子に接続され、
前記第1および第2のジャンパースイッチの一端はそれぞれ対応する信号線に接続され、他端は接地端子に接続され、
前記バス幅設定回路は、前記第1および第2のジャンパースイッチのオン・オフに応じて、前段の前記回路モジュールとの間のデータバス幅と、次段の前記回路モジュールとの間のデータバス幅とを個別に設定することを特徴とする請求項2または3に記載のプリンタ。 - 前記2つの回路モジュールはそれぞれ別個のシステムクロックに基づいて、互いに非同期に動作し、
前記2つの回路モジュールの各システムクロックの周波数が異なる場合には、遅い方のシステムクロックに合わせてデータ伝送を行う伝送速度調整手段を備えることを特徴とする請求項1〜4のいずれかに記載のプリンタ。 - 前記所定本数の信号線の中には、前記データチャネル部に対するデータか、前記制御チャネル部に対するデータかを識別するアドレス線が設けられることを特徴とする請求項1〜5のいずれかに記載のプリンタ。
- 前記複数の回路モジュールは、リング状に接続されて単方向にのみデータを送信することを特徴とする請求項1〜6のいずれかに記載のプリンタ。
- リング状に接続され単方向にデータを送信可能な複数の回路モジュールを備えたプリンタ内でのデータ通信方法であって、
互いにデータ通信を行う前記回路モジュール同士を所定本数の信号線にて接続し、前記所定本数の信号線の電圧を前記回路モジュールごとに個別に設定した結果に基づいて、前段の前記回路モジュールとのデータ通信時のバス幅と次段の前記回路モジュールとのデータ通信時のバス幅とを個別に設定し、前段の前記回路モジュールが設定した前記所定本数の信号線の電圧が次段の前記回路モジュールが設定した前記所定本数の信号線の電圧と異なる場合には、これら2つの電圧のうち、バス幅が狭い方の電圧に合わせてバス幅を設定することを特徴とするデータ通信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34742299A JP3736729B2 (ja) | 1999-12-07 | 1999-12-07 | プリンタおよびプリンタ内でのデータ通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34742299A JP3736729B2 (ja) | 1999-12-07 | 1999-12-07 | プリンタおよびプリンタ内でのデータ通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001162901A JP2001162901A (ja) | 2001-06-19 |
JP3736729B2 true JP3736729B2 (ja) | 2006-01-18 |
Family
ID=18390128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34742299A Expired - Fee Related JP3736729B2 (ja) | 1999-12-07 | 1999-12-07 | プリンタおよびプリンタ内でのデータ通信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3736729B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100475125B1 (ko) * | 2003-06-21 | 2005-03-14 | 삼성전자주식회사 | 데이터 버스 폭 변경이 자유로운 이동형 저장 장치 및이에 대한 데이터 버스 폭 설정 방법 |
JP4276647B2 (ja) | 2005-08-25 | 2009-06-10 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
JP4784335B2 (ja) * | 2006-02-23 | 2011-10-05 | セイコーエプソン株式会社 | ヘッド制御部 |
JP5550261B2 (ja) * | 2009-05-29 | 2014-07-16 | キヤノン株式会社 | リングバスを用いたデータ処理装置、データ処理方法およびプログラム |
-
1999
- 1999-12-07 JP JP34742299A patent/JP3736729B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001162901A (ja) | 2001-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10552358B2 (en) | Interface for bridging out-of-band information from a downstream communication link to an upstream communication link | |
JP5822634B2 (ja) | 記録装置及びその動作設定方法 | |
US8661313B2 (en) | Device communication techniques | |
US8307265B2 (en) | Interconnection techniques | |
US20050021890A1 (en) | Multi-functional port | |
JPH05236061A (ja) | 複数のインタフェース規格に適用可能なインタフェースサブシステム | |
US20130336145A1 (en) | Method and system for a plurality of physical layers for network connection | |
US6901471B2 (en) | Transceiver macrocell architecture allowing upstream and downstream operation | |
WO2002077835A1 (fr) | Dispositif a semi-conducteurs de commande de communication et systeme d'interface | |
JPH11355321A (ja) | 媒体アクセス制御装置 | |
US20090041099A1 (en) | Link interface technique including data indicator symbols | |
JP2004520778A (ja) | スキュー耐性のないデータグループを有するパラレルデータ通信 | |
JPH11355385A (ja) | リンク制御状態機械 | |
US20060041701A1 (en) | Method and device for adjusting lane ordering of peripheral component interconnect express | |
JP3736729B2 (ja) | プリンタおよびプリンタ内でのデータ通信方法 | |
CN103235767A (zh) | 一种主从mii管理接口串行通信方法 | |
US8990457B2 (en) | Serial communication device with MAC, a mask circuit, and buffer that conforms to serial media independent interface (SMII) in order to reduce power consumption | |
US6744810B1 (en) | Signal repeater for voltage intolerant components used in a serial data line | |
JP3512105B2 (ja) | データ通信装置およびデータ通信方法 | |
JP3871177B2 (ja) | データ通信装置およびデータ通信方法 | |
KR102518285B1 (ko) | PCIe 인터페이스 및 인터페이스 시스템 | |
JP2007148781A (ja) | ネットワーク周辺装置のパワーマネージメント制御装置 | |
JP4095216B2 (ja) | プリンタおよびプリンタ内のデータ通信方法 | |
US6950440B1 (en) | System and method for efficiently generating packets on a serial bus in response to parallel bus cycles | |
WO2024009733A1 (ja) | 半導体装置、および通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051020 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |