JP4784335B2 - ヘッド制御部 - Google Patents

Description

本発明は、ヘッド制御部に関する。

液体滴を吐出する印刷装置として、インクジェットプリンタが知られている。このインクジェットプリンタでは、各ノズルからインク滴を吐出することによって、用紙にドットを形成し、無数のドットから構成される印刷画像を用紙に印刷する。

インク滴を吐出するヘッドユニットには、インク滴をノズルから吐出させるため、ピエゾ素子やヒータ等の駆動素子が各ノズルに対応して設けられている。また、ヘッドユニットには、各駆動素子の駆動を制御するヘッド制御部が設けられている。
特開平９−１１４５７号公報

ところで、ヘッドユニットにおいてインクを吐出させるため、印刷装置本体側からヘッドユニットへ画素データが伝送される。ヘッドから複数の色のインクが吐出される場合、インクの色数分の画素データが印刷装置本体側からヘッドユニットへ伝送されることになる。
ここで、例えば６色プリンタでは６本の伝送線を用いて６色分の画素データを伝送し、４色プリンタでは４本の伝送線を用いて４色分の画素データを伝送することにすると、プリンタに応じて印刷装置本体側の構成を変える必要があり、部品を共通化することができない。
本発明は、部品を共通化できるように印刷装置を構成することを目的とする。

上記目的を達成するための主たる発明は、（Ａ）画素データの示す階調値に応じて駆動素子を駆動することによって、前記階調値に応じたインク滴をノズルから吐出させるヘッド制御部であって、（Ｂ）第１入力部と、第２入力部とを有し、（Ｃ）画素毎に所定ビットを対応付けた画素データが第１入力部及び第２入力部のそれぞれに入力された場合には、前記第１入力部に入力された前記画素データと、前記第２入力部に入力された前記画素データとによって特定された階調値に応じた前記インク滴を前記ノズルから吐出させることによって、前記所定ビットで表現可能な階調数よりも高い階調である第１階調の印刷を行い、（Ｄ）第１入力部に前記画素データが入力され、前記第２入力部に一定電位の信号が入力された場合には、前記第２入力部からは所定レベルを示す画素データが入力されたものとし、前記第１入力部に入力された前記画素データによって特定された階調値に応じた前記インク滴を前記ノズルから吐出させることによって、前記第１階調よりも低い階調である第２階調の印刷を行うことを特徴とする。

本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。

本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。

所定数の出力端子を備え、各出力端子からそれぞれ画素データを出力する出力部と、
前記所定数の前記出力端子から出力される画素データをそれぞれ伝送するための前記所定数の伝送線を有するケーブルと、
複数の色のインクを吐出可能であって、前記インクの色毎にノズル群を有するヘッドと、
前記画素データに基づいて前記ノズル群から前記インクを吐出させる複数のヘッド制御部であって、前記インクの色にそれぞれ対応して設けられる複数のヘッド制御部と、
を備え、
前記出力端子の数が前記インクの色の数よりも多く、
少なくとも１つの前記ヘッド制御部は、２以上の前記伝送線により伝送された前記画素データに基づいて、対応する色の前記ノズル群から前記インクを吐出させる
ことを特徴とする印刷装置。
このような印刷装置によれば、部品を共通化することができる。

かかる印刷装置であって、各前記ヘッド制御部には、第１入力部及び第２入力部がそれぞれ設けられ、ある色に対応する前記ヘッド制御部の前記第１入力部及び前記第２入力部には、前記伝送線により伝送された前記画素データがそれぞれ入力し、別の色に対応する前記ヘッド制御部の前記第１入力部には前記伝送線により伝送された画素データが入力し、前記第２入力部には一定電位の信号が入力されることが望ましい。このような印刷装置によれば、ヘッド制御部の構成を共通化することができる。

かかる印刷装置であって、前記ヘッド制御部は、複数の選択信号を生成する選択信号生成部と、複数の前記選択信号の中から、前記画素データに応じた前記選択信号を選択する信号選択部と、前記信号選択部の選択した前記選択信号に応じて駆動素子への駆動信号の印加を行うスイッチと、を有し、前記第２入力部に前記一定電位の信号が入力する前記ヘッド制御部の前記信号選択部は、前記複数の選択信号の中の一部の選択信号の中から前記選択信号を選択することが望ましい。これにより、第２入力部に一定電位の信号が入力するヘッド制御部が、低い階調数で印刷を行うことができる。

かかる印刷装置であって、前記ある色に対応する前記ヘッド制御部は、第１階調数で各画素にドットを形成し、前記別の色に対応する前記ヘッド制御部は、前記第１階調数よりも低い第２階調数で各画素にドットを形成することが望ましい。これにより、高い階調を必要とされる色だけ高い階調で印刷を行うようにしている。

かかる印刷装置であって、前記ヘッド制御部は、前記画素データをデコードするデコーダを有することが望ましい。また、前記画素データは第１データ及び第２データを含み、前記ヘッド制御部は画素データ記憶部を有し、前記出力部は前記出力端子から前記第１データを出力した後、前記第２データを出力し、前記ヘッド制御部は、前記第１データが入力したときに前記第１データを前記画素データ記憶部に記憶し、前記第２データが入力したときに前記第２データを前記デコーダに入力するとともに、前記画素データ記憶部に記憶された前記第１データを前記デコーダに入力し、前記デコーダから出力されるデコード後のデータのうちの少なくとも一部を、前記画素データ記憶部に記憶することが好ましい。これにより、画素データ記憶部の記憶できるデータ量を減らすことができる。

かかる印刷装置であって、前記出力部は、ダーク色用の画素データを前記出力端子から出力するとともに、ライト色用の画素データを別の前記出力端子から出力し、前記ダーク色用の画素データと前記ライト色用の画素データとに基づいて、前記ダーク色用の画素データ及び前記ライト色用の画素データに関連する色のインクが吐出されることが望ましい。ダーク色用の画素データ及びライト色用の画素データに関連する色は、高い階調数による印刷が望まれる色であると考えられるので、このような色に対応する画素データのデータ量を増やせば、その色の階調を高い階調数で表すことができる。

所定数の出力端子を備え、各出力端子からそれぞれ画素データを出力する出力部と、
前記所定数の前記出力端子から出力される画素データをそれぞれ伝送するための前記所定数の伝送線を有するケーブルと、
複数の色のインクを吐出可能であって、前記インクの色毎にノズル群を有するヘッドと、
前記画素データに基づいて前記ノズル群から前記インクを吐出させる複数のヘッド制御部であって、前記インクの色にそれぞれ対応して設けられる複数のヘッド制御部と、
を備える印刷装置の製造方法であって、
前記出力端子の数が前記インクの色の数と同じ印刷装置を製造する場合、各前記ヘッド制御部は、１つの前記伝送線により伝送された前記画素データに基づいて、対応する色の前記ノズル群からインクを吐出させ、
前記出力端子の数が前記インクの色の数よりも多い印刷装置を製造する場合、少なくとも１つの前記ヘッド制御部は、２以上の前記伝送線により伝送された前記画素データに基づいて、対応する色の前記ノズル群から前記インクを吐出させる
ことを特徴とする印刷装置の製造方法。
このような印刷装置の製造方法によれば、部品を共通化することができるので、コストダウンを図ることができる。

＝＝＝印刷システムの構成＝＝＝
＜全体構成について＞
図１は、印刷システム１００の構成を説明する図である。例示した印刷システム１００は、印刷装置としてのプリンタ１と、印刷制御装置としてのコンピュータ１１０とを含んでいる。具体的には、この印刷システム１００は、プリンタ１と、コンピュータ１１０と、表示装置１２０と、入力装置１３０と、記録再生装置１４０とを有している。

プリンタ１は、用紙、布、フィルム等の媒体に画像を印刷する。コンピュータ１１０は、プリンタ１と通信可能に接続されている。そして、プリンタ１に画像を印刷させるため、コンピュータ１１０は、その画像に応じた印刷データをプリンタ１に出力する。このコンピュータ１１０には、アプリケーションプログラムやプリンタドライバ等のコンピュータプログラムがインストールされている。表示装置１２０は、ディスプレイを有している。この表示装置１２０は、例えば、コンピュータプログラムのユーザーインタフェースを表示するためのものである。入力装置１３０は、例えば、キーボード１３１やマウス１３２である。記録再生装置１４０は、例えば、フレキシブルディスクドライブ装置１４１やＣＤ−ＲＯＭドライブ装置１４２である。

＝＝＝コンピュータ＝＝＝
図２は、コンピュータ１１０、及びプリンタ１の構成を説明するブロック図である。まず、コンピュータ１１０の構成について簡単に説明する。このコンピュータ１１０は、前述した記録再生装置１４０と、ホスト側コントローラ１１１とを有している。記録再生装置１４０は、ホスト側コントローラ１１１と通信可能に接続されており、例えばコンピュータ１１０の筐体に取り付けられている。ホスト側コントローラ１１１は、コンピュータ１１０における各種の制御を行うものであり、前述した表示装置１２０や入力装置１３０も通信可能に接続されている。このホスト側コントローラ１１１は、インタフェース部１１２と、ＣＰＵ１１３と、メモリ１１４とを有する。インタフェース部１１２は、プリンタ１との間に介在し、データの受け渡しを行う。ＣＰＵ１１３は、コンピュータ１１０の全体的な制御を行うための演算処理装置である。メモリ１１４は、ＣＰＵ１１３が使用するコンピュータプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ、磁気ディスク装置等によって構成される。このメモリ１１４に格納されるコンピュータプログラムとしては、前述したように、アプリケーションプログラムやプリンタドライバがある。そして、ＣＰＵ１１３は、メモリ１１４に格納されているコンピュータプログラムに従って各種の制御を行う。

プリンタドライバは、コンピュータ１１０に、画像データを印刷データに変換させ、この印刷データをプリンタ１へ送信する。印刷データは、プリンタ１が解釈できる形式のデータであって、各種のコマンドデータと、画素データとを有する。コマンドデータとは、プリンタ１に特定の動作の実行を指示するためのデータである。このコマンドデータには、例えば、給紙を指示するコマンドデータ、搬送量を示すコマンドデータ、排紙を指示するコマンドデータがある。また、画素データは、印刷される画像の画素に関するデータである。

ここで、画素とは、画像を構成する単位要素であり、この画素が２次元的に並ぶことにより画像が構成される。印刷データにおける画素データは、用紙Ｓ上に形成されるドットに関するデータ（例えば、階調値）である。

本実施形態の画素データは、画素毎に例えば２ビットのデータによって構成される。２ビットの画素データは、１つの画素を４階調で表現することができる。

＝＝＝プリンタ＝＝＝
＜プリンタ１の構成について＞
図３は、本実施形態のプリンタ１の構成を示す図である。なお、以下の説明では、図２も参照する。

プリンタ１は、用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０、検出器群５０、プリンタ側コントローラ６０、及び駆動信号生成回路７０を有する。プリンタ側コントローラ６０及び駆動信号生成回路７０は、共通のコントローラ基板ＣＴＲに設けられている。また、ヘッドユニット４０は、ヘッド制御部ＨＣと、ヘッド４１とを有している。

このプリンタ１では、プリンタ側コントローラ６０によって制御対象部、すなわち用紙搬送機構２０、キャリッジ移動機構３０、ヘッドユニット４０（ヘッド制御部ＨＣ、ヘッド４１）、及び駆動信号生成回路７０が制御される。これにより、プリンタ側コントローラ６０は、コンピュータ１１０から受け取った印刷データに基づき、用紙Ｓに画像を印刷させる。また、検出器群５０の各検出器は、プリンタ１内の状況を監視している。そして、各検出器は、検出結果をプリンタ側コントローラ６０に出力する。各検出器からの検出結果を受けたプリンタ側コントローラ６０は、その検出結果に基づいて制御対象部を制御する。

用紙搬送機構２０は、媒体を搬送方向に搬送させるためのものである。この用紙搬送機構２０は、用紙Ｓを印刷可能な位置まで給紙したり、この用紙Ｓを搬送方向に所定の搬送量で搬送させたりする。この搬送方向は、キャリッジ移動方向と交差する方向である。

キャリッジ移動機構３０は、ヘッドユニット４０が取り付けられたキャリッジＣＲをキャリッジ移動方向に移動させるためのものである。キャリッジ移動方向には、一側から他側への移動方向と、他側から一側への移動方向が含まれている。なお、ヘッドユニット４０はヘッド４１を有するので、キャリッジ移動方向はヘッド４１の移動方向に相当し、キャリッジ移動機構３０はヘッド４１を移動方向に移動させるものでもある。

ヘッドユニット４０は、インクを用紙Ｓに向けて吐出させるためのものである。このヘッドユニット４０は、キャリッジＣＲに取り付けられている。このヘッドユニット４０が有するヘッド４１は、ヘッドケースの下面に設けられている。また、ヘッドユニット４０が有するヘッド制御部ＨＣは、ヘッドケースの内部に設けられている。なお、このヘッド制御部ＨＣについては、後で詳しく説明する。

検出器群５０は、プリンタ１の状況を監視するためのものである。この検出器群５０には、例えば、キャリッジＣＲの移動方向の位置を検出するためのリニア式エンコーダ５１等が含まれている。他にも、用紙の搬送量を検出するためのセンサ（例えば用紙を搬送する搬送ローラの回転量を検出するエンコーダ）なども検出器群５０に含まれる。

プリンタ側コントローラ６０は、プリンタ１の制御を行うものである。このプリンタ側コントローラ６０は、インタフェース部６１と、ＣＰＵ６２と、メモリ６３と、制御ユニット６４とを有する。インタフェース部６１は、外部装置であるコンピュータ１１０との間で、データの受け渡しを行う。ＣＰＵ６２は、プリンタ１の全体的な制御を行うための演算処理装置である。メモリ６３は、ＣＰＵ６２のプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ等の記憶素子によって構成される。そして、ＣＰＵ６２は、メモリ６３に記憶されているコンピュータプログラムに従い、各制御対象部を制御する。例えば、ＣＰＵ６２は、制御ユニット６４を介して用紙搬送機構２０やキャリッジ移動機構３０を制御する。また、ＣＰＵ６２は、ヘッド４１の動作を制御するためのヘッド制御信号をヘッド制御部ＨＣに出力したり、駆動信号ＣＯＭを生成させるための生成信号を駆動信号生成回路７０に出力したりする。そして、印刷時には、プリンタ側コントローラ６０が、キャリッジＣＲを移動させながらヘッド４１からインクを吐出して用紙にドットを形成するドット形成動作と、用紙搬送機構２０に用紙を搬送させる搬送動作とを交互に繰り返して、用紙に画像を印刷させる。

駆動信号生成回路７０は、駆動信号ＣＯＭを生成するものである。駆動信号生成回路７０は、後述する実施形態によって、１種類の駆動信号ＣＯＭを生成したり、２種類の駆動信号（第１駆動信号ＣＯＭ_Ａ、第２駆動信号ＣＯＭ_Ｂ）を生成したりする。

コントローラ基板ＣＴＲとキャリッジＣＲとの間にはケーブルＣＢＬが設けられている。ヘッド制御信号や駆動信号ＣＯＭは、ケーブルＣＢＬを介して、コントローラ基板ＣＴＲ側からヘッドユニット４０側へ伝送される。

＜ヘッド４１の構成＞
図４Ａは、６色印刷用のプリンタのヘッド４１に設けられたノズルの説明図である。ヘッド４１の下面には、ブラックインクノズル群Ｋと、イエローインクノズル群Ｙと、ダークマゼンタインクノズル群ＤＭと、ライトマゼンタインクノズル群ＬＭと、ダークシアンインクノズル群ＤＣと、ライトシアンインクノズル群ＬＣとが形成されている。各ノズル群は、各色のインクを吐出するための吐出口であるノズルを１８０個備えている。各ノズルには、それぞれインクチャンバー（不図示）と、ピエゾ素子が設けられている。ピエゾ素子の駆動によってインクチャンバーが伸縮・膨張し、ノズルからインク滴が吐出される。各ノズルからは、量が異なる複数種類のインクを吐出させることができる。これにより、大きさの異なるドットを用紙上に形成することができる。

図４Ｂは、４色印刷用のプリンタのヘッド４１に設けられたノズルの説明図である。ヘッド４１の下面には、ブラックインクノズル群Ｋと、イエローインクノズル群Ｙと、マゼンタインクノズル群Ｍと、シアンインクノズル群Ｃとが形成されている。つまり、４色印刷用のヘッド４１は、６色印刷用のヘッド４１と比べると、ダークマゼンタインクノズル群ＤＭ及びライトマゼンタインクノズル群ＬＭの代わりにマゼンタインクノズル群Ｍが設けられ、ダークシアンインクノズル群ＤＣ及びライトシアンインクノズル群ＬＣの代わりにシアンインクノズル群Ｃが設けられている。

図５は、ブラックインクノズル群Ｋとイエローインクノズル群Ｃの周辺の構成の説明図である。図６は、２つのノズル群の周辺の断面図である。
各ノズル群の周辺には、駆動ユニット４２と、駆動ユニット４２を収納するためのケース４３と、ケースに装着される流路ユニット４４とを備えている。

駆動ユニット４２は、複数のピエゾ素子４２１によって構成されるピエゾ素子群４２２と、このピエゾ素子群４２２が固定される固定板４２３と、各ピエゾ素子４２１に給電するためのフレキシブルケーブル４２４と、から構成される。各ピエゾ素子４２１は、所謂片持ち梁の状態で固定板４２３に取り付けられている。固定板４２３は、ピエゾ素子４２１からの反力を受け止め得る剛性を備えた板状部材である。フレキシブルケーブル４２４は、可撓性を有するシート状の配線基板であり、固定板４２３とは反対側となる固定端部の側面でピエゾ素子４２１と電気的に接続されている。そして、このフレキシブルケーブル４２４の表面には、ピエゾ素子４２１の駆動等を制御するための制御用ＩＣであるヘッド制御部ＨＣが実装されている。図示するように、ヘッド制御部ＨＣは、各ノズル群毎に、すなわち色毎に、それぞれ設けられる。ヘッド制御部ＨＣの詳細については、後で詳述する。

ケース４３は、駆動ユニット４２を収納可能な収納空部４３１を有する直方体ブロック状の外形である。このケース４３の先端面には上記の流路ユニット４４が接合される。この収納空部４３１は、駆動ユニット４２が丁度嵌合可能な大きさである。また、このケース４３には、インクカートリッジからのインクを流路ユニット４４に導入するためのインク供給管４３３も形成されている。

上記の流路ユニット４４は、流路形成基板４５と、ノズルプレート４６と、弾性板４７とを有し、流路形成基板４５がノズルプレート４６と弾性板４７に挟まれるようにそれぞれを積層して一体的に構成される。ノズルプレート４６は、図４に示すようなノズルが形成されたステンレス鋼製の薄いプレートである。

流路形成基板４５には、圧力室４５１及びインク供給口４５２となる空部が各ノズルに対応して複数形成される。リザーバ４５３は、インクカートリッジに貯留されたインクを各圧力室４５１に供給するための液体貯留室であり、インク供給口４５２を通じて対応する圧力室４５１の他端と連通している。そして、インクカートリッジからのインクは、インク供給管４３３を通って、リザーバ４５３内に導入される。弾性板４７は、ダイヤフラム部４７１を備えている。また、リザーバ４５３となる空部の一方の開口面を封止するコンプライアンス部４７２も備えている。この弾性板４７では、支持板にエッチング加工が施され、島部４７３を残すように支持板が除去されている。そして、この島部４７３にピエゾ素子４２１の自由端部の先端が接着される。

そして、駆動ユニット４２は、ピエゾ素子４２１の自由端部を流路ユニット４４側に向けた状態で収納空部４３１内に挿入され、この自由端部の先端面が対応する島部４７３に接着される。また、ピエゾ素子群接合面とは反対側の固定板背面が収納空部４３１を区画するケース４３の内壁面に接着される。この収納状態でフレキシブルケーブル４２４を介してピエゾ素子４２１に駆動信号を供給すると、ピエゾ素子４２１は伸縮して圧力室４５１の容積を膨張・収縮させる。このような圧力室４５１の容積変化により、圧力室４５１内のインクには圧力変動が生じる。そして、このインク圧力の変動を利用することでノズルからインク滴を吐出させることができる。

次に、本実施形態の理解を容易にするため、まず参考例について説明し、その後に本実施形態について説明する。

＝＝＝第１参考例（４階調印刷）＝＝＝
＜駆動信号ＣＯＭについて＞
図７は、第１参考例における駆動信号ＣＯＭの説明図である。
駆動信号ＣＯＭは、繰返し周期Ｔ毎に繰り返し生成される。この繰返し周期Ｔは、キャリッジＣＲが所定距離移動するために要する期間である。図中には、連続する２つの繰返し周期Ｔ（ＴＡ、ＴＢ）が示されている。前半の繰返し周期ＴＡと後半の繰返し周期ＴＢの駆動信号の波形は同じ波形である。このように、キャリッジＣＲが所定距離移動する毎に、同じ波形の駆動信号が駆動信号生成回路７０から繰り返し生成される。

各繰返し周期Ｔ内では、４つの区間Ｔ１１１〜Ｔ１１４に分けることができる。第１区間Ｔ１１１には駆動パルスＰＳ１１１を含む第１区間信号ＳＳ１１１が生成され、第２区間Ｔ１１２には駆動パルスＰＳ１１２を含む第２区間信号ＳＳ１１２が生成され、第３区間Ｔ１１３には駆動パルスＰＳ１１３を含む第３区間信号ＳＳ１１３が生成され、第４区間Ｔ１１４には駆動パルスＰＳ１１４を含む第４区間信号ＳＳ１１４が生成される。なお、駆動パルスＰＳ１１１〜ＰＳ１１４の波形は、ピエゾ素子４２１に行わせる動作に基づいて定められている。

駆動信号生成回路７０において生成された駆動信号ＣＯＭは、他の信号とともにケーブルＣＢＬを介して、ヘッド制御部ＨＣへ入力される。

＜ヘッド制御部ＨＣについて＞
図８は、第１参考例のヘッド制御部ＨＣのブロック図である。
ヘッド制御部ＨＣは、第１シフトレジスタ８１Ａと、第２シフトレジスタ８１Ｂと、第１ラッチ回路８２Ａと、第２ラッチ回路８２Ｂと、信号選択部８３と、制御ロジック８４と、スイッチ８６とを備えている。そして、制御ロジック８４を除いた各部（すなわち、第１シフトレジスタ８１Ａ、第２シフトレジスタ８１Ｂ、第１ラッチ回路８２Ａ、第２ラッチ回路８２Ｂ、信号選択部８３、及びスイッチ８６）は、それぞれピエゾ素子４２１毎に設けられる。制御ロジック８４は、設定データＳＰを記憶するためのシフトレジスタ群８４２と、設定データＳＰに基づいて選択信号ｑ０〜ｑ３を生成する選択信号生成部８４４とを有している。

このヘッド制御部ＨＣには、プリンタ側コントローラ６０からケーブルＣＢＬを介して、クロックＣＬＫ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び駆動信号ＣＯＭが入力される。また、画素データＳＩと設定データＳＰとから構成される転送データＴＲＤを含む転送信号ＴＲも、プリンタ側コントローラ６０からケーブルＣＢＬを介してヘッド制御部ＨＣへ入力される。

図９は、第１参考例の各種信号の説明図である。図１０Ａは、転送データＴＲＤの説明図である。図１０Ｂは、選択信号生成部８４４の機能の説明図である。

クロックＣＬＫに同期して転送信号ＴＲがヘッド制御部ＨＣに入力されると、転送信号に含まれる転送データＴＲＤのうちの下位ビットデータが第１シフトレジスタ８１Ａにそれぞれセットされ、上位ビットデータが第２シフトレジスタ８１Ｂにそれぞれセットされ、設定データＳＰが制御ロジック８４のシフトレジスタ群８４２にセットされる。なお、各ノズルにそれぞれ対応する２ビットの画素データの下位ビットは第１シフトレジスタ８１Ａにセットされ、２ビットの画素データの上位ビットは第２シフトレジスタ８１Ｂにセットされる。

そして、ラッチ信号ＬＡＴのパルスに応じて、下位ビットデータが第１ラッチ回路８２Ａにラッチされ、上位ビットデータが第２ラッチ回路８２Ｂにラッチされ、設定データＳＰが選択信号生成部８４４にラッチされる。なお、各ノズルにそれぞれ対応する２ビットの画素データの下位ビットは第１ラッチ回路８２Ａにラッチされ、２ビットの画素データの上位ビットは第２ラッチ回路８２Ｂにラッチされる。

第１参考例の設定データＳＰは、１６ビットデータと４ビットのダミーデータとから構成される（図１０Ａ参照）。そして、選択信号生成部８４４は、１６ビットの設定データＳＰのうちの所定の４ビットデータ（データＰ００、データＰ１０、データＰ２０、データＰ３０）とチェンジ信号ＣＨとに基づいて、選択信号ｑ０を生成する。また、同様に、選択信号生成部８４４は、１６ビットの設定データＳＰのうちの所定の４ビットデータとチェンジ信号ＣＨとに基づいて、選択信号ｑ１〜ｑ３を生成する。

この第１参考例では、１６ビットの設定データＳＰのうち、データＰ００、データＰ１２、データＰ１３、データＰ２１及びデータＰ３３は［１］であり、他のデータは［０］である。このため、選択信号ｑ０のための４ビットデータ（データＰ００、データＰ１０、データＰ２０、データＰ３０）は［１０００］になり、この結果、選択信号ｑ０は、第１区間Ｔ１１１においてＨレベルになり、第２区間Ｔ１１２〜第４区間Ｔ１１４においてＬレベルになる。また、選択信号ｑ１〜ｑ３も図示する通りの信号になる。

信号選択部８３は、第１ラッチ回路８２Ａ及び第２ラッチ回路８２Ｂにラッチされた２ビットの画素データに応じて、選択信号ｑ０〜ｑ３から１つを選択する。画素データが［００］の場合（下位ビットが［０］で上位ビットが［０］の場合）には選択信号ｑ０が選択され、画素データが［０１］の場合には選択信号ｑ１が選択され、画素データが［１０］の場合には選択信号ｑ２が選択され、画素データが［１１］の場合には選択信号ｑ３が選択される。選択された選択信号は、スイッチ信号ＳＷとして信号選択部８３から出力される。

スイッチ８６には駆動信号ＣＯＭ及びスイッチ信号ＳＷが入力される。スイッチ信号がＨレベルのとき、スイッチ８６はＯＮ状態になり、駆動信号ＣＯＭがピエゾ素子４２１へ印加される。スイッチ信号ＳＷがＬレベルのとき、スイッチ８６はＯＦＦ状態になり、駆動信号ＣＯＭはピエゾ素子４２１へ印加されない。

画素データが［００］の場合、スイッチ８６が選択信号ｑ０によりＯＮ／ＯＦＦされ、駆動信号ＣＯＭの第１区間信号ＳＳ１１１がピエゾ素子４２１へ印加され、ピエゾ素子４２１は駆動パルスＰＳ１１１により駆動される。この駆動パルスＰＳ１１１に応じてピエゾ素子４２１が駆動すると、インクが吐出されない程度の圧力変動がインクに生じて、インクメニスカス（ノズル部分で露出しているインクの自由表面）が微振動する。

画素データが［０１］の場合、スイッチ８６が選択信号ｑ１によりＯＮ／ＯＦＦされ、駆動信号ＣＯＭの第３区間信号ＳＳ１１３がピエゾ素子４２１へ印加され、ピエゾ素子４２１は駆動パルスＰＳ１１３により駆動される。この駆動パルスＰＳ１１３に応じてピエゾ素子４２１が駆動すると、小程度の量のインクが吐出され、用紙に小ドットが形成される。

画素データが［１０］の場合、スイッチ８６が選択信号ｑ２によりＯＮ／ＯＦＦされ、駆動信号ＣＯＭの第２区間信号ＳＳ１１２がピエゾ素子４２１へ印加され、ピエゾ素子４２１が駆動パルスＰＳ１１２により駆動される。この駆動パルスＰＳ１１２に応じてピエゾ素子４２１が駆動すると、中程度の量のインクが吐出され、用紙に中ドットが形成される。

画素データが［１１］の場合、スイッチ８６が選択信号ｑ３によりＯＮ／ＯＦＦされ、駆動信号ＣＯＭの第２区間信号ＳＳ１１２及び第４区間信号ＳＳ１１４がピエゾ素子４２１へ印加され、ピエゾ素子４２１が駆動パルスＰＳ１１２及び駆動パルスＰＳ１１４により駆動される。これらの駆動パルスＰＳ１１２及び駆動パルスＰＳ１１４に応じてピエゾ素子４２１が駆動すると、用紙に大ドットが形成される。

なお、図７の繰返し周期ＴＡにおいてピエゾ素子４２１が駆動されている間に、次の繰返し周期ＴＢにおいてピエゾ素子４２１を駆動するための転送信号ＴＲ（画素データＳＩと設定データＳＰとから構成される転送データＴＲＤを含む信号）がヘッド制御部ＨＣへ入力される。言い換えると、繰返し周期ＴＡの間に、次の繰返し周期ＴＢのための下位ビットデータ、上位ビットデータ及び設定データを各シフトレジスタにセットしなければならない。

＝＝＝第２参考例（８階調印刷）＝＝＝
上記の第１参考例では、用紙上の画素毎に４階調（ドットなし、小ドット、中ドット、大ドット）の濃淡を形成することができる。これに対し、以下に説明する第２参考例では、０ｐｌ（インク滴を吐出せず微振動のみ）、１．５ｐｌ（ピコリットル）、３ｐｌ、４．５ｐｌ、７ｐｌ、８．５ｐｌ、１０ｐｌ及び１４ｐｌのインク滴を吐出し、用紙上の画素毎に８階調の濃淡を形成することができる。

＜ヘッド制御部ＨＣについて＞
図１１は、第２参考例のヘッド制御部ＨＣのブロック図である。第１参考例と比較すると、第２参考例のヘッド制御部ＨＣは、第３シフトレジスタ８１Ｃと、第３ラッチ回路８２Ｃとを更に備えている。また、選択信号生成部８４４は、８種類の選択信号ｑ０〜ｑ７を生成する。

図１２は、第２参考例の各種信号の説明図である。図１３Ａは、転送データＴＲＤの説明図である。図１３Ｂは、選択信号生成部８４４の機能の説明図である。

第２参考例では８階調表現を行なうため、１画素につき３ビットの画素データを対応させる必要がある（第１参考例では１画素につき２ビットの画素データが対応している）。このため、画素データＳＩは、上位ビットデータ、中位ビットデータ及び下位ビットデータから構成される（図１３Ａ参照）。

また、第２参考例では、繰返し周期Ｔは５つの区間に分けられる（第１参考例では繰返し周期Ｔは４つの区間に分けられる）。これは、８階調表現を行うために、ピエゾ素子４２１へ印加する印加信号を８種類にする必要があるので（図１２下参照）、繰返し周期Ｔの中で用意すべき波形を増やす必要があるからである。

そして、第２参考例では、設定データＳＰは４０ビットのデータ量になる（第１参考例では設定データは１６ビット（ダミーデータを含めると２０ビット）である）。詳しく言えば、第２参考例では、駆動信号ＣＯＭから８種類の印加信号を生成するために選択信号生成部８４４は８種類の選択信号ｑ０〜ｑ７を生成する必要があり、また、各選択信号について５つの区間のＬレベル又はＨレベルを決定する必要があるので、設定データＳＰは、８（種類）×５（区間）＝４０（ビット）のデータ量になる。

そして、転送信号ＴＲが第２参考例のヘッド制御部ＨＣに入力されると、下位ビットデータが第１シフトレジスタ８１Ａにそれぞれセットされ、中位ビットデータが第２シフトレジスタ８１Ｂにそれぞれセットされ、上位ビットデータが第３シフトレジスタ８１Ｃにそれぞれセットされ、設定データＳＰが制御ロジック８４のシフトレジスタ群８４２にセットされる。そして、ラッチ信号ＬＡＴのパルスに応じて、下位ビットデータが第１ラッチ回路８２Ａにラッチされ、中位ビットデータが第２ラッチ回路８２Ｂにラッチされ、上位ビットデータが第３ラッチ回路８２Ｃにラッチされ、設定データＳＰが選択信号生成部８４４にラッチされる。

選択信号生成部８４４は、４０ビットの設定データのうちの所定の４ビットデータとチェンジ信号ＣＨとに基づいて、選択信号ｑ０〜ｑ７をそれぞれ生成する。信号選択部８３は、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされた３ビットの画素データに応じて、選択信号ｑ０〜ｑ７から１つを選択する。選択された選択信号は、スイッチ信号ＳＷとして信号選択部８３から出力される。

これにより、３ビットの画素データに応じてピエゾ素子４２１が駆動され、３ビットの画素データに応じたインク滴が吐出（又は不吐出）され、３ビットの画素データに応じたドットが用紙に形成される。

＝＝＝比較例＝＝＝
＜６色４階調プリンタにおける信号の入出力について＞
図１４は、６色４階調プリンタにおける信号の入出力の説明図である。コントローラ基板ＣＴＲから出力された信号は、ケーブルＣＢＬを介して、ヘッドユニット４０に入力する。

６色４階調プリンタの場合、６色分のノズル群がヘッド４１に設けられるので（図４Ａ参照）、６色分のヘッド制御部ＨＣがヘッドユニット４０に設けられ、それぞれのヘッド制御部ＨＣに転送信号ＴＲが入力する。つまり、６種類の転送信号ＴＲがケーブルＣＢＬで伝送される。なお、図中の転送信号ＴＲには、色に応じた添字が付されている（例えばブラック用のヘッド制御部に入力する転送信号は、「ＴＲ_Ｋ」と記されている）。

各色の転送信号ＴＲは、いずれも図１０Ａに示されるように、１８０ビットの下位ビットデータと、１８０ビットの上位ビットデータと、設定データＳＰとから構成されている。言い換えると、各色の転送信号ＴＲは、１８０個のノズルにそれぞれ対応する２ビットの画素データＳＩと、設定データＳＰとから構成されている。

つまり、６色４階調プリンタの場合、コントローラ基板ＣＴＲは、１８０ビットの下位ビットデータと、１８０ビットの上位ビットデータと、設定データＳＰとから構成される転送信号ＴＲを６色分出力するように、構成されている。言い換えると、６色４階調プリンタの場合、コントローラ基板ＣＴＲは、１８０個のノズルにそれぞれ対応する２ビットの画素データＳＩと、設定データＳＰとから構成される転送信号ＴＲを６色分出力するように、構成されている。

＜ＫＹ４階調・ＭＣ８階調プリンタの比較構成について＞
図１５は、ブラックとイエローを４階調で印刷し、マゼンタとシアンを８階調で印刷するプリンタにおける、信号の入出力の説明図である。

このプリンタの場合、４色分のノズル群がヘッド４１に設けられるので（図４Ｂ参照）、４色分のヘッド制御部ＨＣがヘッドユニット４０に設けられ、それぞれのヘッド制御部ＨＣに転送信号ＴＲが入力する。つまり、４種類の転送信号ＴＲがケーブルＣＢＬで伝送される。
ブラックの転送信号ＴＲ_Ｋとイエローの転送信号ＴＲ_Ｙは、図１４の場合と同様に、１８０ビットの下位ビットデータと、１８０ビットの上位ビットデータと、設定データＳＰとから構成されている。言い換えると、ブラックの転送信号ＴＲ_Ｋとイエローの転送信号ＴＲ_Ｙは、１８０個のノズルにそれぞれ対応する２ビットの画素データＳＩと、設定データＳＰとから構成されている。
一方、マゼンタの転送信号ＴＲ_Ｍとシアンの転送信号ＴＲ_Ｃは、図１３Ａに示されるように、１８０ビットの下位ビットデータと、１８０ビットの中位ビットデータと、１８０ビットの上位ビットデータと、設定データＳＰとから構成されている。言い換えると、マゼンタの転送信号ＴＲ_Ｍとシアンの転送信号ＴＲ_Ｃは、１８０個のノズルにそれぞれ対応する３ビットの画素データＳＩと、設定データＳＰとから構成されている。

つまり、このプリンタの場合、コントローラ基板ＣＴＲは、６色４階調プリンタのコントローラ基板ＣＴＲとは異なり、１８０個のノズルにそれぞれ対応する３ビットの画素データＳＩと、設定データＳＰとから構成される転送信号ＴＲを４色分出力するように、構成されている。つまり、このプリンタのコントローラ基板ＣＴＲは、６色４階調プリンタのコントローラ基板ＣＴＲとは異なる構成にする必要がある。
しかし、２つの機種のプリンタのコントローラ基板が互いに異なる構成になると、共通化できない部品点数が増えてしまい、プリンタ製造のコストアップを招いてしまう。

＝＝＝本実施形態の概略＝＝＝
図１６は、本実施形態の概略の説明図である。なお、プリンタは、ブラックとイエローを４階調で印刷し、マゼンタとシアンを８階調で印刷するプリンタである。このため、４色分のノズル群がヘッド４１に設けられるので（図４Ｂ参照）、４色分のヘッド制御部ＨＣがヘッドユニット４０に設けられる。

本実施形態のコントローラ基板ＣＴＲは、図１４のコントローラ基板ＣＴＲと同様に、１８０個のノズルにそれぞれ対応する２ビットの画素データＳＩと、設定データＳＰとから構成される転送信号ＴＲを６色分出力するように、構成されている。このため、本実施形態のコントローラ基板ＣＴＲは、４色６階調プリンタのコントローラ基板ＣＴＲと共通化することができる。

本実施形態のコントローラ基板ＣＴＲは、４色６階調プリンタのコントローラと同様に、ダークマゼンタ用の転送信号ＴＲ_ＤＭと、ライトマゼンタ用の転送信号ＴＲ_ＬＭを出力する。この転送信号ＴＲ_ＤＭ及び転送信号ＴＲ_ＬＭは、コントローラ基板ＣＴＲからケーブルＣＢＬを介して、ヘッドユニット４０のマゼンタ用のヘッド制御部ＨＣ_Ｍに入力する。また、本実施形態のコントローラ基板ＣＴＲは、４色６階調プリンタのコントローラと同様に、ダークシアン用の転送信号ＴＲ_ＤＣと、ライトシアン用の転送信号ＴＲ_ＬＣを出力する。この転送信号ＴＲ_ＤＣ及び転送信号ＴＲ_ＬＣは、コントローラ基板ＣＴＲからケーブルＣＢＬを介して、ヘッドユニット４０のシアン用のヘッド制御部ＨＣ_Ｃに入力する。

つまり、本実施形態では、マゼンタ用のヘッド制御部ＨＣ_Ｍ及びシアン用のヘッド制御部ＨＣ_Ｃには、それぞれ２つの転送信号ＴＲが入力する。言い換えると、本実施形態のマゼンタ用のヘッド制御部ＨＣ_Ｍ及びシアン用のヘッド制御部ＨＣ_Ｃは、２つの転送信号ＴＲが入力できるように、転送信号用の入力部が２つ設けられている。

なお、ブラック用のヘッド制御部ＨＣ_Ｋ及びイエロー用のヘッド制御部ＨＣ_Ｙには、それぞれ１つの転送信号ＴＲが転送信号ＴＲが入力する。但し、部品の共通化の観点から、ブラック用のヘッド制御部ＨＣ_Ｋ及びイエロー用のヘッド制御部ＨＣ_Ｙは、マゼンタ用のヘッド制御部ＨＣ_Ｍ及びシアン用のヘッド制御部ＨＣ_Ｃと同様の構成になっている。つまり、ブラック用のヘッド制御部ＨＣ_Ｋ及びイエロー用のヘッド制御部ＨＣ_Ｙには、２つの入力部が設けられている。後述する通り、一方の入力部には転送信号ＴＲが入力し、他方の入力部にはＧＮＤが入力する。

＝＝＝第１実施形態＝＝＝
＜ヘッド制御部ＨＣの構成について＞
図１７は、第１実施形態のヘッド制御部ＨＣのブロック図である。

ヘッド制御部ＨＣは、第１シフトレジスタ８１Ａと、第２シフトレジスタ８１Ｂと、第３シフトレジスタ８１Ｃと、第１ラッチ回路８２Ａと、第２ラッチ回路８２Ｂと、第３ラッチ回路８２Ｃと、信号選択部８３と、制御ロジック８４と、スイッチ８６と、デコーダ８７と、カウンタ８８と、第１マルチプレクサ８９Ａと、第２マルチプレクサ８９Ｂとを備えている。そして、制御ロジック８４、デコーダ８７、カウンタ８８、第１マルチプレクサ８９Ａ及び第２マルチプレクサ８９Ｂを除いた各部（すなわち、第１シフトレジスタ８１Ａ、第２シフトレジスタ８１Ｂ、第３シフトレジスタ８１Ｃ、第１ラッチ回路８２Ａ、第２ラッチ回路８２Ｂ、第３ラッチ回路８２Ｃ、信号選択部８３、及びスイッチ８６）は、それぞれピエゾ素子４２１毎に設けられる。また、ヘッド制御部ＨＣには、第１入力部８４６Ａ及び第２入力部８４６Ｂが設けられている。制御ロジック８４は、第１シフトレジスタ群８４２Ａと、第２シフトレジスタ群８４２Ｂと、選択信号生成部８４４とを有している。

ヘッド制御部ＨＣには、プリンタ基板ＣＴＲからケーブルＣＢＬを介して、クロックＣＬＫ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、駆動信号ＣＯＭが入力する。クロックＣＬＫは、制御ロジック８４、カウンタ８８、第１シフトレジスタ８１Ａ、第２シフトレジスタ８１Ｂ、第３シフトレジスタ８１Ｃに入力する。ラッチ信号ＬＡＴは、制御ロジック８４、カウンタ８８、第１ラッチ回路８２Ａ、第２ラッチ回路８２Ｂ、第３ラッチ回路８２Ｃに入力する。チェンジ信号ＣＨは、制御ロジック８４に入力する。駆動信号ＣＯＭは、各スイッチ８６の一端に入力する。なお、第１入力部及び第２入力部に入力する信号については、後述する。

第１入力部から入力した信号は、制御ロジック８４の第１シフトレジスタ群８４２Ａに入力する。第１シフトレジスタ群８４２Ａから出力された信号は、デコーダ８７と、第１マルチプレクサ８９Ａに入力する。第２入力部から入力した信号は、制御ロジック８４の第２シフトレジスタ群８４２Ｂに入力する。第２シフトレジスタ群８４２Ｂから出力された信号は、デコーダ８７と、第２マルチプレクサ８９Ｂに入力する。

デコーダ８７には、第１シフトレジスタ群８４２Ａからの信号と、ノズル♯１８０に対応する第１シフトレジスタ８１Ａからの信号と、第２シフトレジスタ群８４２Ｂからの信号と、ノズル♯１８０に対応する第２シフトレジスタ８１Ｂからの信号とが入力する。つまり、デコーダ８７には４ビットのデータが入力する。デコーダ８７は、入力された４ビットデータを３ビットデータに変換し、３ビット分の信号を出力する。入力された４ビットデータをどのような３ビットデータに変換するかについては、後述する。デコーダ８７は、３ビット分の信号を、第１マルチプレクサ８９Ａ、第２マルチプレクサ８９Ｂ、ノズル♯１に対応する第３シフトレジスタ８１Ｃに、それぞれ出力する。

なお、デコーダ８７の設定により、デコーダ８７のデコード機能をＯＦＦにすることもできる。デコード機能がＯＦＦに設定された場合、デコーダ８７は、ノズル♯１８０に対応する第１シフトレジスタ８１Ａから入力した信号を第１マルチプレクサ８９Ａに出力し、第１シフトレジスタ群８４２Ａから入力した信号を第２マルチプレクサ８９Ｂに出力し、第２シフトレジスタ群８４２Ｂから入力した信号をノズル♯１に対応する第３シフトレジスタ８１Ｃに出力する。

カウンタ８８は、ラッチ信号ＬＡＴによってリセットされ、クロックＣＬＫに応じてカウント値をインクリメントする。カウント値が所定値未満であればＬレベルの信号を出力し、カウント値が所定値以上であればＨレベルの信号を出力する。カウンタ８８の出力信号は、第１マルチプレクサ８９Ａと第２マルチプレクサ８９Ｂの制御入力信号になる。

第１マルチプレクサ８９Ａには、第１シフトレジスタ群８４２Ａからの信号と、デコーダ８７からの信号が入力する。カウンタ８８からの制御入力信号がＬレベルのとき、第１マルチプレクサ８９Ａは、第１シフトレジスタ群８４２Ａから入力された信号を出力する。一方、カウンタ８８からの制御入力信号がＨレベルのとき、第１マルチプレクサ８９Ａは、デコーダ８７から入力された信号を出力する。第１マルチプレクサ８９Ａから出力される信号は、ノズル♯１に対応する第１シフトレジスタ８１Ａに入力する。

第２マルチプレクサ８９Ｂには、第２シフトレジスタ群８４２Ｂからの信号と、デコーダ８７からの信号が入力する。カウンタ８８からの制御入力信号がＬレベルのとき、第２マルチプレクサ８９Ｂは、第２シフトレジスタ群８４２Ｂから入力された信号を出力する。一方、カウンタ８８からの制御入力信号がＨレベルのとき、第２マルチプレクサ８９Ｂは、デコーダ８７から入力された信号を出力する。第２マルチプレクサ８９Ｂから出力される信号は、ノズル♯１に対応する第２シフトレジスタ８１Ｂに入力する。

ノズル♯１に対応する第１シフトレジスタ８１Ａには、第１マルチプレクサ８９Ａからの信号が入力する。そして、クロックＣＬＫに応じて、次のノズルに対応する第１シフトレジスタ８１Ａへデータを順次転送する。ノズル♯１８０に対応する第１シフトレジスタ８１Ａは、保持しているデータを、デコーダ８７へ出力する。各第１シフトレジスタ８１Ａは、保持しているデータを、同じノズルに対応する第１ラッチ回路８２Ａへ出力する。

ノズル♯１に対応する第２シフトレジスタ８１Ｂには、第２マルチプレクサ８９Ａからの信号が入力する。そして、クロックＣＬＫに応じて、次のノズルに対応する第２シフトレジスタ８１Ｂへデータを順次転送する。ノズル♯１８０に対応する第２シフトレジスタ８１Ｂは、保持しているデータを、デコーダ８７へ出力する。各第２シフトレジスタ８１Ｂは、保持しているデータを、同じノズルに対応する第２ラッチ回路８２Ｂへ出力する。

ノズル♯１に対応する第３シフトレジスタ８１Ｃには、デコーダ８７からの信号が入力する。そして、クロックＣＬＫに応じて、次のノズルに対応する第３シフトレジスタ８１Ｃへデータを順次転送する。各第３シフトレジスタ８１Ｃは、保持しているデータを、同じノズルに対応する第３ラッチ回路８２Ｃへ出力する。

各第１ラッチ回路８２Ａは、ラッチ信号ＬＡＴのパルスが入力したときに、第１シフトレジスタ８１Ａが保持するデータをラッチする。各第２ラッチ回路８２Ｂは、ラッチ信号ＬＡＴのパルスが入力したときに、第２シフトレジスタ８１Ｂが保持するデータをラッチする。各第３ラッチ回路８２Ｃは、ラッチ信号ＬＡＴのパルスが入力したときに、第３シフトレジスタ８１Ｃが保持するデータをラッチする。第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃは、ラッチしたデータを信号選択部８３へ出力する。

制御ロジック８４の選択信号生成部８４４は、制御ロジック８４にラッチ信号ＬＡＴのパルスが入力すると、第１シフトレジスタ群８４２Ａ及び第２シフトレジスタ群８４２Ｂが保持するデータをラッチする。そして、選択信号生成部８４４は、ラッチしたデータに基づいて、８個の選択信号ｑ０〜ｑ７を各信号選択部８３へそれぞれ出力する。

信号選択部８３は、入力した８個の選択信号ｑ０〜ｑ７のうち、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃの信号に応じた１個の選択信号を選択し、選択された選択信号をスイッチ信号ＳＷとして、スイッチ８６へ出力する。すなわち、信号選択部８３は、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃの信号を制御入力信号として、選択信号生成部８４４からの８個の入力信号のいずれかを出力する、マルチプレクサの機能を果たす。

スイッチ８６には駆動信号ＣＯＭ及びスイッチ信号ＳＷが入力される。スイッチ信号がＨレベルのとき、スイッチ８６はＯＮ状態になり、駆動信号ＣＯＭがピエゾ素子４２１へ印加される。スイッチ信号ＳＷがＬレベルのとき、スイッチ８６はＯＦＦ状態になり、駆動信号ＣＯＭはピエゾ素子４２１へ印加されない。

＜８階調印刷時のヘッド制御部ＨＣの動作について＞
次に、８階調印刷を行うヘッド制御部ＨＣの動作について説明する。ここでは、シアン用のヘッド制御部ＨＣの動作について説明する。なお、マゼンタ用のヘッド制御部ＨＣの動作もほぼ同様である。

図１８は、第１実施形態のシアンに関する各種信号の説明図である。図１９Ａは、第１入力部８４６Ａに入力されるダークシアン用の転送信号ＴＲ_ＤＣと、第２入力部８４６Ｂに入力されるライトシアン用の転送信号ＴＲ_ＬＣの説明図である。図１９Ｂは、選択信号生成部８４４の機能の説明図である。

駆動信号ＣＯＭは、ラッチ信号ＬＡＴによって規定される繰返し周期Ｔ毎に、繰り返し生成される。この繰返し周期Ｔは、キャリッジＣＲが所定距離移動するために要する期間である。各繰返し周期Ｔ内では、チェンジ信号ＣＨによって、５つの区間Ｔ１１〜Ｔ１５に分けることができる。

ダークシアン用の転送信号ＴＲ_ＤＣは、ダークシアン用の画素データＳＩ_ＤＣと設定データＳＰ_ＤＣとを含んでいる。画素データＳＩ_ＤＣは、下位ビットデータと上位ビットデータとから構成されている。下位ビットデータは、１８０個のノズルにそれぞれ対応する１８０個の２ビットの画素データの下位ビットのデータであり、１８０ビットのデータ量である。上位ビットデータは、１８０個のノズルにそれぞれ対応する１８０個の２ビットの画素データの上位ビットのデータであり、１８０ビットのデータ量である。なお、画素データが［０１］の場合、下位ビットのデータは［１］である。設定データＳＰ_ＤＣは、選択信号ｑ０〜ｑ３を生成するために必要なデータである。後述するように４種類の選択信号ｑ０〜ｑ３について５つの区間のＬレベル又はＨレベルを決定する必要があるので、設定データＳＰ_ＤＣは２０ビットのデータ量になる。

ライトシアン用の転送信号ＴＲ_ＬＣは、ライトシアン用の画素データＳＩ_ＬＣと設定データＳＰ_ＬＣとを含んでいる。画素データＳＩ_ＬＣは、１８０ビットの下位ビットデータと、１８０ビットの上位ビットデータとから構成されている。設定データＳＰ_ＬＣは、選択信号ｑ０〜ｑ３を生成するために必要なデータである。設定データＳＰ_ＬＣも２０ビットのデータ量になる。

ダークシアン用の転送信号ＴＲ_ＤＣが第１入力部８４６Ａに入力すると、最終的には、転送信号ＴＲ_ＤＣの設定データＳＰ_ＤＣが第１シフトレジスタ群８４２Ａにセットされる。また、ライトシアン用の転送信号ＴＲ_ＬＣが第２入力部８４６Ｂに入力すると、最終的には、転送信号ＴＲ_ＬＣの設定データＳＰ_ＬＣが第２シフトレジスタ群８４２Ｂにセットされる。第１シフトレジスタ群８４２Ａ及び第２シフトレジスタ群８４２Ｂに設定データＳＰがセットされた後、制御ロジック８４に入力されるラッチ信号ＬＡＴのパルスに応じて、設定データＳＰ_ＤＣ及び設定データＳＰ_ＬＣが選択信号生成部８４４にラッチされる。

選択信号生成部８４４は、ラッチされた４０ビットの設定データと、繰返し周期Ｔを５つの区間に分けるためのチェンジ信号ＣＨとに基づいて、選択信号ｑ０〜ｑ７を生成する。そして、選択信号生成部８４４は、第１シフトレジスタ群８４２Ａからラッチした設定データＳＰ_ＤＣに基づいて選択信号ｑ０〜ｑ３を生成し、第２シフトレジスタ群８４２Ｂからラッチした設定データＳＰ_ＬＣに基づいて選択信号ｑ４〜ｑ７を生成する。

例えば、選択信号生成部８４４は、ダークシアン用の転送信号ＴＲ_ＤＣに含まれていた所定の５ビットデータ（データＰ００、データＰ１０、データＰ２０、データＰ３０、データＰ４０）に基づいて、選択信号ｑ０を生成する。また、例えば、選択信号生成部８４４は、ライトシアン用の転送信号ＴＲ_ＬＣに含まれていた所定の５ビットデータ（データＰ０４、データＰ１４、データＰ２４、データＰ３４、データＰ４４）に基づいて、選択信号ｑ４を生成する。

なお、データＰ０＊（＊は０〜７）の値に基づいて選択信号の第１区間Ｔ１１のＬレベル又はＨレベルが決定され、データＰ１＊（＊は０〜７）の値に基づいて選択信号の第２区間Ｔ１２のＬレベル又はＨレベルが決定され、データＰ２＊（＊は０〜７）の値に基づいて選択信号の第３区間Ｔ１３のＬレベル又はＨレベルが決定され、データＰ３＊（＊は０〜７）の値に基づいて選択信号の第４区間Ｔ１４のＬレベル又はＨレベルが決定され、データＰ４＊（＊は０〜７）の値に基づいて選択信号の第５区間Ｔ１５のＬレベル又はＨレベルが決定される。例えば、選択信号ｑ０のための５ビットデータ（データＰ００、データＰ１０、データＰ２０、データＰ３０、データＰ４０）は［１００００］になり、この結果、選択信号ｑ０は、第１区間Ｔ１１においてＨレベルになり、第２区間Ｔ１１２〜第５区間Ｔ１５においてＬレベルになる。なお、選択信号ｑ１〜ｑ７も選択信号ｑ０の場合と同様である。

図２０Ａ〜図２０Ｄは、第１シフトレジスタ８１Ａ〜第３シフトレジスタ８１Ｃにデータがセットされる様子の説明図である。

まず、図２０Ａの様子について説明する。
最初に、カウンタ８８がラッチ信号ＬＡＴによってリセットされ、カウンタ８８はＬレベルの信号を第１マルチプレクサ８９Ａ及び第２マルチプレクサ８９Ｂに出力する。これにより、第１マルチプレクサ８９Ａは第１シフトレジスタ群８４２Ａからの信号を出力するようになり、第２マルチプレクサ８９Ｂは第２シフトレジスタ群８４２Ｂからの信号を出力するようになる。

ダークシアン用の転送信号ＴＲ_ＤＣが第１入力部８４６Ａに入力すると、制御ロジック８４の第１シフトレジスタ群８４２Ａから、ダークシアン用の画素データＳＩ_ＤＣの下位ビットデータが、降順に（ノズル♯１８０に対応する下位ビットデータから順に）出力される。このダークシアン用の画素データＳＩ_ＤＣの下位ビットデータは、第１マルチプレクサ８９Ａを介して、第１シフトレジスタ８１Ａに順次転送される。また、ライトシアン用の転送信号ＴＲ_ＬＣが第２入力部８４６Ｂに入力すると、制御ロジック８４の第２シフトレジスタ群８４２Ｂから、ライトシアン用の画素データＳＩ_ＬＣの下位ビットデータが、降順に出力される。このライトシアン用の画素データＳＩ_ＬＣの下位ビットデータは、第２マルチプレクサ８９Ｂを介して、第２シフトレジスタ８１Ｂに順次転送される。

次に、図２０Ｂの様子について説明する。
ダークシアン用の画素データＳＩ_ＤＣの下位ビットデータが第１シフトレジスタ８１Ａに順次転送された結果、各ノズルに対応する第１シフトレジスタ８１Ａに、各ノズルに対応する画素データの下位ビットデータが保持される状態になる。また、ライトシアン用の画素データＳＩ_ＬＣの下位ビットデータが第２シフトレジスタ８１Ｂに順次転送された結果、各ノズルに対応する第２シフトレジスタ８１Ｂに、各ノズルに対応する画素データの下位ビットデータが保持された状態になる。

このタイミングにおいて、カウンタ８８のカウント値は所定値に達し、カウンタ８８はＨレベルの信号を第１マルチプレクサ８９Ａ及び第２マルチプレクサ８９Ｂに出力する。これにより、第１マルチプレクサ８９Ａはデコーダ８７からの信号を出力するようになり、第２マルチプレクサ８９Ｂはデコーダ８７からの信号を出力するようになる。

次に、図２０Ｃの様子について説明する。
制御ロジック８４の第１シフトレジスタ群８４２Ａからは、ダークシアン用の画素データＳＩ_ＤＣの下位ビットデータに続いて、ダークシアン用の画素データＳＩ_ＤＣの上位ビットデータが降順に出力される。また、ノズル♯１８０に対応する第１シフトレジスタ８１Ａからは、ダークシアン用の画素データＳＩ_ＤＣの下位ビットデータが降順に出力される。同様に、制御ロジック８４の第２シフトレジスタ群８４２Ｂからは、ライトシアン用の画素データＳＩ_ＬＣの下位ビットデータに続いて、ライトシアン用の画素データＳＩ_ＬＣの上位ビットデータが降順に出力される。また、ノズル♯１８０に対応する第２シフトレジスタ８１Ｂからは、ライトシアン用の画素データＳＩ_ＬＣの下位ビットデータが降順に出力される。

つまり、デコーダ８７には、ダークシアン用の２ビットの画素データとライトシアン用の２ビットの画素データとの計４ビットのデータが、降順に入力する。デコーダ８７は、入力された４ビットデータを３ビットデータに変換する。ここで、デコーダ８７によるデコードについて説明する。

図２１は、デコーダ８７によるデコードの説明図である。
８階調印刷では、階調０の場合には０ｐｌ（インク滴を吐出せず微振動のみ）、階調１の場合には１．５ｐｌ（ピコリットル）、階調２の場合には３ｐｌ、階調３の場合には４．５ｐｌ、階調４の場合には７ｐｌ、階調５の場合には８．５ｐｌ、階調６の場合には１０ｐｌ、階調７の場合には１４ｐｌのインク滴を吐出する。

また、８階調印刷では、ある画素の階調０（微振動）を示す場合、ライトシアン用の２ビットの画素データを［００］とし、ダークシアン用の２ビットの画素データを［００］としている。同様に、ある画素の階調１（１．５ｐｌ）を示す場合、ライトシアン用の２ビットの画素データを［０１］とし、ダークシアン用の２ビットの画素データを［００］としている（他の階調についても図に示す通りであるので説明を省略する。）。

ところで、後述する通り、４階調印刷では、０ｐｌ（インク滴を吐出せず微振動のみ）、３ｐｌ、７ｐｌ及び１４ｐｌのインク滴が吐出される。すなわち、８階調印刷において階調０、階調２、階調４及び階調７の場合に吐出されるインク滴は、４階調印刷の場合に吐出されるインク滴と共通している。

そこで、階調０、階調２、階調４及び階調７を示す４ビットデータに対しては、デコード後の３ビットデータの上位ビットが［０］になるように、かつ、デコード後の３ビットデータの下二桁が、インク滴の共通する４階調印刷の画素データの２ビットと同じになるように、デコーダ８７は４ビットデータを３ビットデータに変換する。例えば、階調２を示す４ビットデータ（ライトシアン用画素データ［１０］、ダークシアン用画素データ［００］）が入力された場合には、インク滴の共通する４階調印刷の画素データは［０１］なので、デコーダ８７は３ビットデータ［００１］にデコードする。

また、階調１、階調３、階調５及び階調６を示す４ビットデータに対しては、デコード後の３ビットデータの上位ビットが［１］になるように、かつ、デコード後の画素データの値が重複しないように、デコーダ８７は４ビットデータを３ビットデータに変換する。例えば、階調３を示す４ビットデータ（ライトシアン用画素データ［１１］、ダークシアン用画素データ［００］）が入力された場合には、デコーダ８７は３ビットデータ［１０１］にデコードする。

この結果、デコード後の３ビットデータの値は、階調順の値になっていない。
なお、このようなデコードを行うことにより、８階調印刷時の選択信号ｑ０〜ｑ３と４階調印刷時の選択信号ｑ０〜ｑ３を同じにできる。この結果、選択信号ｑ０〜ｑ３のための設定データを、８階調印刷時にも４階調印刷時にも共通にすることができる。

図２０Ｃに戻って、説明を続ける。既に説明した通り、デコーダ８７には、ダークシアン用の２ビットの画素データとライトシアン用の２ビットの画素データとの計４ビットのデータが、降順に入力する。このため、デコーダ８７は、デコード後の３ビットデータを降順に出力する。

デコード後の３ビットデータの下位ビットデータは、第１マルチプレクサ８９Ａに入力する。第１マルチプレクサ８９Ａにはカウンタ８８からのＨレベルの信号が入力しているので、デコード後の３ビットデータの下位ビットデータは、ノズル♯１に対応する第１シフトレジスタ８１Ａに入力する。つまり、デコーダ８７に順次４ビットデータが入力すると、デコード後の３ビットデータの下位ビットデータが、マルチプレクサ８９Ａを介して、第１シフトレジスタ８１Ａに順次転送される。

デコード後の３ビットデータの中位ビットデータは、第２マルチプレクサ８９Ｂに入力する。第２マルチプレクサ８９Ｂにはカウンタ８８からのＨレベルの信号が入力しているので、デコード後の３ビットデータの中位ビットデータは、ノズル♯１に対応する第２シフトレジスタ８１Ｂに入力する。つまり、デコーダ８７に順次４ビットデータが入力すると、デコード後の３ビットデータの中位ビットデータが、マルチプレクサ８９Ｂを介して、第２シフトレジスタ８１Ｂに順次転送される。

デコード後の３ビットデータの上位ビットデータは、ノズル♯１に対応する第３シフトレジスタ８１Ｃに入力する。このため、デコーダ８７に順次４ビットデータが入力すると、デコード後の３ビットデータの上位ビットデータが第３シフトレジスタ８１Ｃに順次転送される。

そして、最終的には図２０Ｄに示すようになる。すなわち、各ノズルに対応する第１シフトレジスタ８１Ａに、各ノズルに対応するデコード後の３ビットデータの下位ビットデータがセットされる。また、各ノズルに対応する第２シフトレジスタ８１Ｂに、各ノズルに対応するデコード後の３ビットデータの中位ビットデータがセットされる。また、各ノズルに対応する第３シフトレジスタ８１Ｃに、各ノズルに対応するデコード後の３ビットデータの上位ビットデータがセットされる。この状態のときに、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにそれぞれラッチ信号ＬＡＴのパルスが入力すると、デコード後の下位ビットデータが第１ラッチ回路８２Ａにラッチされ、デコード後の中位ビットデータが第２ラッチ回路８２Ｂにラッチされ、デコード後の上位ビットデータが第３ラッチ回路８２Ｃにラッチされる。

信号選択部８３は、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされた３ビットデータに応じて、選択信号ｑ０〜ｑ７から１つを選択する。３ビットデータが［０００］の場合には選択信号ｑ０が選択され、３ビットデータが［００１］の場合には選択信号ｑ１が選択され、３ビットデータが［０１０］の場合には選択信号ｑ２が選択され、３ビットデータが［０１１］の場合には選択信号ｑ３が選択される。また、３ビットデータが［１００］の場合には選択信号ｑ４が選択され、３ビットデータが［１０１］の場合には選択信号ｑ５が選択され、３ビットデータが［１１０］の場合には選択信号ｑ６が選択され、３ビットデータが［１１１］の場合には選択信号ｑ７が選択される。なお、３ビットデータ（デコード後の３ビットデータ）の上位ビットが［０］の場合には、選択信号ｑ０〜ｑ３のうちのいずれかが選択される。また、３ビットデータの上位ビットが［１］の場合には、選択信号ｑ４〜ｑ７のうちのいずれかが選択される。そして、選択された選択信号は、スイッチ信号ＳＷとして信号選択部８３から出力される。

スイッチ８６には駆動信号ＣＯＭ及びスイッチ信号ＳＷが入力される。スイッチ信号がＨレベルのとき、スイッチ８６はＯＮ状態になり、駆動信号ＣＯＭがピエゾ素子４２１へ印加される。スイッチ信号ＳＷがＬレベルのとき、スイッチ８６はＯＦＦ状態になり、駆動信号ＣＯＭはピエゾ素子４２１へ印加されない。

ある画素のシアンの階調が０の場合、その画素に対応する画素データがコントロール基板ＣＴＲからヘッドユニット４０へ送信されるとき、ダークシアンの画素データ［００］及びライトシアンの画素データ［００］として送信される。ダークシアンの画素データ［００］は第１入力部８４６Ａに入力し、ライトシアンの画素データ［００］は第２入力部８４６Ｂに入力し、計４ビットの画素データはデコーダ８７で３ビットデータ［０００］にデコードされる。デコード後の３ビットデータが［０００］なので、信号選択部８３は選択信号ｑ０をスイッチ信号ＳＷとして出力する。選択信号ｑ０に基づいてスイッチ８６がＯＮ／ＯＦＦする結果、ピエゾ素子４２１は駆動パルスＰＳ１１に応じて駆動され、インクが吐出されない程度の圧力変動がインクに生じて、インクメニスカス（ノズル部分で露出しているインクの自由表面）が微振動する（図１８参照）。

ある画素のシアンの階調が１の場合、ダークシアンの画素データ［００］及びライトシアンの画素データ［０１］は、デコーダ８７で３ビットデータ［１００］にデコードされる。デコード後の３ビットデータが［１００］なので、信号選択部８３は選択信号ｑ４を選択し、これによりピエゾ素子４２１は駆動パルスＰＳ１５に応じて駆動され、ノズルから１．５ｐｌのインク滴が吐出される（そして、このインク量に応じたドットが形成される）。

ある画素のシアンの階調が２の場合、ダークシアンの画素データ［００］及びライトシアンの画素データ［１０］は、デコーダ８７で３ビットデータ［００１］にデコードされる。デコード後の３ビットデータが［００１］なので、信号選択部８３は選択信号ｑ１を選択し、これによりピエゾ素子４２１は駆動パルスＰＳ１３に応じて駆動され、ノズルから３ｐｌのインク滴が吐出される。

ある画素のシアンの階調が３の場合、ダークシアンの画素データ［００］及びライトシアンの画素データ［１１］は、デコーダ８７で３ビットデータ［１０１］にデコードされる。デコード後の３ビットデータが［１０１］なので、信号選択部８３は選択信号ｑ５を選択し、これによりピエゾ素子４２１は駆動パルスＰＳ１３及び駆動パルスＰＳ１５に応じて駆動され、ノズルから４．５ｐｌのインク滴が吐出される。

ある画素のシアンの階調が４の場合、ダークシアンの画素データ［０１］及びライトシアンの画素データ［００］は、デコーダ８７で３ビットデータ［０１０］にデコードされる。デコード後の３ビットデータが［０１０］なので、信号選択部８３は選択信号ｑ２を選択し、これによりピエゾ素子４２１は駆動パルスＰＳ１２に応じて駆動され、ノズルから７ｐｌのインク滴が吐出される。

ある画素のシアンの階調が５の場合、ダークシアンの画素データ［０１］及びライトシアンの画素データ［０１］は、デコーダ８７で３ビットデータ［１１０］にデコードされる。デコード後の３ビットデータが［１１０］なので、信号選択部８３は選択信号ｑ６を選択し、これによりピエゾ素子４２１は駆動パルスＰＳ１４及び駆動パルスＰＳ１５に応じて駆動され、ノズルから８．５ｐｌのインク滴が吐出される。

ある画素のシアンの階調が６の場合、ダークシアンの画素データ［０１］及びライトシアンの画素データ［１０］は、デコーダ８７で３ビットデータ［１１１］にデコードされる。デコード後の３ビットデータが［１１１］なので、信号選択部８３は選択信号ｑ７を選択し、これによりピエゾ素子４２１は駆動パルスＰＳ１２及び駆動パルスＰＳ１３に応じて駆動され、ノズルから１０ｐｌのインク滴が吐出される。

ある画素のシアンの階調が７の場合、ダークシアンの画素データ［０１］及びライトシアンの画素データ［１１］は、デコーダ８７で３ビットデータ［０１１］にデコードされる。デコード後の３ビットデータが［０１１］なので、信号選択部８３は選択信号ｑ３を選択し、これによりピエゾ素子４２１は駆動パルスＰＳ１２及び駆動パルスＰＳ１４に応じて駆動され、ノズルから１４ｐｌのインク滴が吐出される。

＜４階調印刷時のヘッド制御部ＨＣの動作について＞
次に、４階調印刷を行うヘッド制御部ＨＣの動作について説明する。ここでは、ブラック用のヘッド制御部ＨＣの動作について説明する。なお、イエロー用のヘッド制御部ＨＣの動作もほぼ同様である。

図２２は、第１実施形態のブラックに関する各種信号の説明図である。図２３Ａは、第１入力部８４６Ａに入力されるブラック用の転送信号ＴＲ_Ｋの説明図である。図２３Ｂは、選択信号生成部８４４の機能の説明図である。

ブラックのヘッド制御部ＨＣの第２入力部８４６ＢはＧＮＤに接続されており、第２入力部８４６Ｂの電位はＬレベルの状態になる。また、デコーダ８７は、デコード機能がＯＦＦになるように設定されている。

ブラック用の転送信号ＴＲ_Ｋは、ブラック用の画素データＳＩ_Ｋと設定データＳＰ_Ｋとを含んでいる。画素データＳＩ_Ｋは、下位ビットデータと上位ビットデータとから構成されている。下位ビットデータは、１８０個のノズルにそれぞれ対応する１８０個の２ビットの画素データの下位ビットのデータであり、１８０ビットのデータ量である。上位ビットデータは、１８０個のノズルにそれぞれ対応する１８０個の２ビットの画素データの上位ビットのデータであり、１８０ビットのデータ量である。設定データＳＰ_Ｋは、選択信号ｑ０〜ｑ３を生成するために必要なデータである。４種類の選択信号ｑ０〜ｑ４について５つの区間Ｔ１１〜Ｔ１５のＬレベル又はＨレベルを決定する必要があるので、設定データＳＰ_Ｋは２０ビットのデータ量になる。

ブラック用の転送信号ＴＲ_Ｋが第１入力部８４６Ａに入力すると、最終的には、転送信号ＴＲ_Ｋの設定データＳＰ_Ｋが第１シフトレジスタ群８４２Ａにセットされる。ブラック用の転送信号ＴＲ_Ｋが第１入力部８４６Ａに入力するとき、第２入力部８４６ＢはＧＮＤに接続されてＬレベルになっている。これにより、第２シフトレジスタ群８４２Ｂには［０］（Ｌレベルのデータ）がセットされる。第１シフトレジスタ群８４２Ａに設定データＳＰ_Ｋがセットされた後、制御ロジック８４に入力されるラッチ信号ＬＡＴのパルスに応じて、第１シフトレジスタ群８４２Ａの設定データＳＰ_Ｋと第２シフトレジスタ群８４２Ｂの［０］が選択信号生成部８４４にラッチされる。

選択信号生成部８４４は、第１シフトレジスタ群８４２Ａからラッチした設定データＳＰ_Ｋに基づいて選択信号ｑ０〜ｑ３を生成する。これにより、選択信号生成部８４４は、シアンの場合と同様に、選択信号ｑ０〜ｑ３を生成する。

また、選択信号生成部８４４は、シアンの場合と同様に、第２シフトレジスタ群８４２Ｂからラッチしたデータに基づいて選択信号ｑ４〜ｑ７を生成する。但し、第２シフトレジスタ群８４２ＢからラッチしたデータはＬレベルであるため、選択信号ｑ４〜ｑ７は、第１区間Ｔ１１〜第５区間Ｔ１５の全ての区間においてＬレベルになる。

図２４Ａ〜図２４Ｄは、第１シフトレジスタ８１Ａ〜第３シフトレジスタ８１Ｃにデータがセットされる様子の説明図である。

まず、図２４Ａの様子について説明する。
最初に、カウンタ８８がラッチ信号ＬＡＴによってリセットされ、カウンタ８８はＬレベルの信号を第１マルチプレクサ８９Ａ及び第２マルチプレクサ８９Ｂに出力する。これにより、第１マルチプレクサ８９Ａは第１シフトレジスタ群８４２Ａからの信号を出力するようになり、第２マルチプレクサ８９Ｂは第２シフトレジスタ群８４２Ｂからの信号を出力するようになる。

ブラック用の転送信号ＴＲ_Ｋが第１入力部８４６Ａに入力すると、制御ロジック８４の第１シフトレジスタ群８４２Ａから、ブラック用の画素データＳＩ_Ｋの下位ビットデータが、ノズル♯１８０に対応するものから降順に出力される。このブラック用の画素データＳＩ_Ｋの下位ビットデータは、第１マルチプレクサ８９Ａを介して、第１シフトレジスタ８１Ａに順次転送される。

一方、第２入力部８４６ＢにはＧＮＤが接続されているため、制御ロジック８４の第２シフトレジスタ群８４２Ｂから、Ｌレベルの信号が出力される。このため、Ｌレベルのデータ［０］が、第２マルチプレクサ８９Ｂを介して、第２シフトレジスタ８１Ｂに順次転送される。

次に、図２４Ｂの様子について説明する。
ブラック用の画素データＳＩ_Ｋの下位ビットデータが第１シフトレジスタ８１Ａに順次転送された結果、各ノズルに対応する第１シフトレジスタ８１Ａに、各ノズルに対応する画素データの下位ビットデータが保持される状態になる。また、Ｌレベルのデータ［０］が第２シフトレジスタ８１Ｂに順次転送された結果、各ノズルに対応する第２シフトレジスタ８１Ｂに、Ｌレベルのデータ［０］が保持された状態になる。

このタイミングにおいて、カウンタ８８のカウント値は所定値に達し、カウンタ８８はＨレベルの信号を第１マルチプレクサ８９Ａ及び第２マルチプレクサ８９Ｂに出力する。これにより、第１マルチプレクサ８９Ａはデコーダ８７からの信号を出力するようになり、第２マルチプレクサ８９Ｂはデコーダ８７からの信号を出力するようになる。

次に、図２４Ｃの様子について説明する。
制御ロジック８４の第１シフトレジスタ群８４２Ａからは、ブラック用の画素データＳＩ_Ｋの下位ビットデータに続いて、ブラック用の画素データＳＩ_Ｋの上位ビットデータが降順に出力される。また、ノズル♯１８０に対応する第１シフトレジスタ８１Ａからは、ブラック用の画素データＳＩ_ＤＣの下位ビットデータが降順に出力される。また、制御ロジック８４の第２シフトレジスタ群８４２Ｂからは、Ｌレベルのデータ［０］が出力される。また、ノズル♯１８０に対応する第２シフトレジスタ８１Ｂからは、Ｌレベルのデータ［０］が出力される。

ところで、ブラック用のヘッド制御部ＨＣのデコーダ８７は、デコード機能をＯＦＦに設定されている。このため、デコーダ８７は、ノズル♯１８０に対応する第１シフトレジスタ８１Ａから入力した信号を第１マルチプレクサ８９Ａに出力し、第１シフトレジスタ群８４２Ａから入力した信号を第２マルチプレクサ８９Ｂに出力し、第２シフトレジスタ群８４２Ｂから入力した信号をノズル♯１に対応する第３シフトレジスタ８１Ｃに出力する。

つまり、デコーダ８７は、ブラック用の画素データＳＩ_Ｋの下位ビットデータを、第１マルチプレクサ８９Ａを介して第１シフトレジスタ８１Ａに、降順に出力する。また、デコーダ８７は、ブラック用の画素データＳＩ_Ｋの上位ビットデータを、第２マルチプレクサ８９Ｂを介して第２シフトレジスタ８１Ｂに、降順に出力する。また、デコーダ８７は、Ｌレベルのデータ［０］を第３シフトレジスタ８１Ｃに出力する。

そして、最終的には図２４Ｄに示すようになる。すなわち、各ノズルに対応する第１シフトレジスタ８１Ａに、各ノズルに対応する画素データの下位ビットデータがセットされる。また、各ノズルに対応する第２シフトレジスタ８１Ｂに、各ノズルに対応する画素データの上位ビットデータがセットされる。また、各第３シフトレジスタ８１Ｃには、Ｌレベルのデータ［０］がセットされる。この状態のときに、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにそれぞれラッチ信号ＬＡＴのパルスが入力すると、下位ビットデータが第１ラッチ回路８２Ａにラッチされ、上位ビットデータが第２ラッチ回路８２Ｂにラッチされ、［０］が第３ラッチ回路８２Ｃにラッチされる。

第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされたデータを信号選択部８３から見ると、上位ビットデータが［０］の３ビットデータのようになっている。そして、信号選択部８３は、シアンの場合と同様に、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされた３ビットデータに応じて、選択信号ｑ０〜ｑ７から１つを選択する。但し、信号選択部８３から見た上位ビットデータが［０］なので、選択信号ｑ４〜ｑ７は信号選択部８３に選択されることはない。このため、信号選択部８３は、実質的には選択信号ｑ０〜ｑ３から１つを選択する。

ある画素のブラックの画素データが［００］の場合（階調が０の場合）、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされた３ビットのデータ［０００］に基づいて信号選択部８３が選択信号ｑ０を選択し、駆動信号ＣＯＭの第１区間信号ＳＳ１１がピエゾ素子４２１へ印加され、ピエゾ素子４２１は駆動パルスＰＳ１１により駆動される。この駆動パルスＰＳ１１に応じてピエゾ素子４２１が駆動すると、インクが吐出されない程度の圧力変動がインクに生じて、インクメニスカス（ノズル部分で露出しているインクの自由表面）が微振動する（図２２参照）。

画素データが［０１］の場合、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされた３ビットのデータ［００１］に基づいて信号選択部８３が選択信号ｑ１を選択し、駆動信号ＣＯＭの第３区間信号ＳＳ１３がピエゾ素子４２１へ印加され、ピエゾ素子４２１は駆動パルスＰＳ１３により駆動される。この駆動パルスＰＳ１３に応じてピエゾ素子４２１が駆動すると、３ｐｌのインク滴が吐出される。

画素データが［１０］の場合、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされた３ビットのデータ［０１０］に基づいて信号選択部８３が選択信号ｑ２を選択し、駆動信号ＣＯＭの第２区間信号ＳＳ１２がピエゾ素子４２１へ印加され、ピエゾ素子４２１は駆動パルスＰＳ１２により駆動される。この駆動パルスＰＳ１２に応じてピエゾ素子４２１が駆動すると、７ｐｌのインク滴が吐出される。

画素データが［１１］の場合、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされた３ビットのデータ［０１１］に基づいて信号選択部８３が選択信号ｑ３を選択し、駆動信号ＣＯＭの第２区間信号ＳＳ１２及び第４区間信号ＳＳ１４がピエゾ素子４２１へ印加され、ピエゾ素子４２１は駆動パルスＰＳ１２及び駆動パルスＰＳ１４により駆動される。この駆動パルスＰＳ１２及び駆動パルスＰＳ１４に応じてピエゾ素子４２１が駆動すると、１４ｐｌのインク滴が吐出される。

なお、信号選択部８３から見ると上位ビットデータが［０］の３ビットの画素データのようになっているため、全ての区間がＬレベルである選択信号ｑ４〜ｑ７が信号選択部８３に選択されることはない。

上述した本実施形態のプリンタは、ブラックとイエローを４階調で印刷し、マゼンタとシアンを８階調で印刷するプリンタである。つまり、本実施形態のプリンタは、図１４に示すような６色４階調プリンタとは異なるプリンタである。しかし、本実施形態のコントローラ基板ＣＴＲは、４色６階調プリンタのコントローラ基板ＣＴＲと共通化することができる。これにより、プリンタのコストダウンを図ることができる。

また、本実施形態では、ブラック用のヘッド制御部ＨＣ_Ｋ及びイエロー用のヘッド制御部ＨＣ_Ｙは、マゼンタ用のヘッド制御部ＨＣ_Ｍ及びシアン用のヘッド制御部ＨＣ_Ｃと同様の構成になっている。これにより、部品の共通化を図ることができ、プリンタのコストダウンを図ることができる。

＝＝＝第２実施形態＝＝＝
前述の第１実施形態ではシアンやマゼンタは８階調印刷を行っているが、以下に説明する第２実施形態では、シアンやマゼンタは６階調印刷を行っている。また、前述の第１実施形態では選択信号ｑ０〜ｑ３の生成のための設定データは第１入力部８４６Ａのみから入力されているが、以下に説明する第２実施形態では、選択信号ｑ０〜ｑ３の生成のための設定データの一部が第２入力部８４６Ｂから入力されている。また、前述の第１実施形態では駆動信号ＣＯＭは１種類だけであったが、以下に説明する第３実施形態では、駆動信号ＣＯＭが２種類ある。

＜ヘッド制御部ＨＣの構成について＞
図２５は、第２実施形態のヘッド制御部ＨＣのブロック図である。
第１実施形態と比較すると、第２実施形態では、ヘッド制御部ＨＣに（詳しくは制御ロジック８４に）２種類のチェンジ信号（第１チェンジ信号ＣＨ_Ａ及び第２チェンジ信号ＣＨ_Ｂ）が入力されている。また、第２実施形態では、２種類の駆動信号（第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂ）がヘッド制御部ＨＣに入力される。また、各ピエゾ素子４２１にはそれぞれ２つのスイッチ（第１スイッチ８６Ａ及び第２スイッチ８６Ｂ）が設けられており、一方のスイッチには第１駆動信号ＣＯＭ_Ａが入力され、他方のスイッチには第２駆動信号ＣＯＭ_Ｂが入力される。また、各信号選択部は、２つのスイッチ信号（第１スイッチ信号ＳＷ_Ａ及び第２スイッチ信号ＳＷ_Ｂ）を出力し、一方のスイッチ信号は第１スイッチ８６Ａに入力され、他方のスイッチ信号は第２スイッチ８６Ｂに入力される。

第２実施形態においても、６階調印刷を行うシアン及びマゼンタにも、４階調印刷を行うブラックとイエローにも、このヘッド制御部ＨＣを共通して使用している。以下、第２実施形態における６階調印刷と４階調印刷について説明する。

＜６階調印刷時のヘッド制御部ＨＣの動作について＞
まず、８階調印刷を行うヘッド制御部ＨＣの動作について説明する。ここでは、シアン用のヘッド制御部ＨＣの動作について説明する。なお、マゼンタ用のヘッド制御部ＨＣの動作もほぼ同様である。

図２６は、第２実施形態のシアンに関する各種信号の説明図である。図２７Ａは、第１入力部８４６Ａに入力されるダークシアン用の転送信号ＴＲ_ＤＣと、第２入力部８４６Ｂに入力されるライトシアン用の転送信号ＴＲ_ＬＣの説明図である。図２７Ｂは、選択信号生成部８４４の機能の説明図である。

第２実施形態では、第１駆動信号ＣＯＭ_Ａ及び第２駆動信号ＣＯＭ_Ｂが、ラッチ信号ＬＡＴによって規定される繰返し周期Ｔ２毎に、繰り返し生成される。この繰返し周期Ｔ２は、キャリッジＣＲが所定距離移動するために要する期間である。各繰返し周期Ｔ２内では、第１チェンジ信号ＣＨ_Ａ又は第２チェンジ信号ＣＨ_Ｂによって、３つの区間Ｔ２１〜Ｔ２３に分けることができる。なお、ここでは説明の簡略化のため第１チェンジ信号ＣＨ_Ａ及び第２チェンジ信号ＣＨ_Ｂのパルスのタイミングは一致しているが、必ずしも一致させる必要はない。なお、第１チェンジ信号ＣＨ_Ａ及び第２チェンジ信号ＣＨ_Ｂのパルスのタイミングが一致しない場合、選択信号生成部８４４は、ラッチ信号ＬＡＴ及び第１チェンジ信号ＣＨ_Ａに基づく区間に従って選択信号ｑ０〜ｑ５（後述）を生成し、ラッチ信号ＬＡＴ及び第２チェンジ信号ＣＨ_Ｂに基づく区間に従って選択信号ｑ６〜ｑ１１（後述）を生成する。

前述の第１実施形態と同様に、ダークシアン用の転送信号ＴＲ_ＤＣは第１入力部８４６Ａに入力し、ライトシアン用の転送信号ＴＲ_ＬＣは第２入力部８４６Ｂに入力する。そして、ダークシアン用の転送信号ＴＲ_ＤＣの設定データＳＩ_ＤＣは第１シフトレジスタ群８４２Ａにセットされ、ライトシアン用の転送信号ＴＲ_ＬＣの設定データＳＩ_ＬＣは第２シフトレジスタ群８４２Ｂにセットされる。そして、ラッチ信号ＬＡＴのパルスに応じて、設定信号ＴＲ_ＤＣ及び設定信号ＴＲ_ＬＣが選択信号生成部８４４にラッチされる。ここまでの動作は、前述の第１実施形態とほぼ同様である。

但し、第２実施形態の設定データＳＰ_ＤＣは、前述の第１実施形態とは異なり、４ビットのダミーデータを含む２０ビットのデータ量である。また、設定データＳＰ_ＤＣは、前述の第１実施形態とは異なり、選択信号ｑ０〜ｑ３及び選択信号ｑ６〜ｑ９の第１区間Ｔ２１及び第２区間Ｔ２２のＬレベル又はＨレベルを決定するためのデータである。なお、４ビットのダミーデータは、設定データＳＰ_ＤＣのデータ量を設定データＳＰ_ＬＣのデータ量に合わせるためのものである。また、第２実施形態の設定データＳＰ_ＬＣは２０ビットのデータ量であるが、前述の第１実施形態とは異なり、この設定データＳＰ_ＬＣは、選択信号ｑ０〜ｑ３及び選択信号ｑ６〜ｑ９の第３区間Ｔ２３のＬレベル又はＨレベルを決定するためのデータと、選択信号ｑ４、ｑ５、ｑ１０及びｑ１１の第１区間Ｔ２１〜第３区間Ｔ２３のＬレベル又はＨレベルを決定するためのデータとから構成される。

選択信号生成部８４４は、ラッチされた設定データと、繰返し周期Ｔを３つの区間に分けるための第１チェンジ信号ＣＨ_Ａとに基づいて、選択信号ｑ０〜ｑ５を生成する。また、選択信号生成部８４４は、ラッチされた設定データと、繰返し周期Ｔを３つの区間に分けるための第２チェンジ信号ＣＨ_Ｂとに基づいて、選択信号ｑ６〜ｑ１１を生成する。なお、ここでは説明の簡略化のため第１チェンジ信号ＣＨ_Ａ及び第２チェンジ信号ＣＨ_Ｂのパルスのタイミングは一致しているが、必ずしも一致させる必要はない。選択信号ｑ０〜ｑ３及びｑ６〜ｑ９は、設定データＳＰ_ＤＣ及び設定データＳＰ_ＬＣに基づいて生成される。一方、設定信号ｑ４、ｑ５、ｑ１０及びｑ１１は、設定データＳＰ_ＬＣに基づいて生成される。

例えば、選択信号生成部８４４は、データＰ０００、データＰ１００及びデータＰ２００に基づいて、選択信号ｑ０を生成する。なお、データＰ０００及びデータＰ１００はダークシアン用の転送信号ＴＲ_ＤＣに含まれていたデータであるが、データＰ２００はライトシアン用の転送信号ＴＲ_ＬＣに含まれていたデータである。同様に、選択信号生成部８４４は、ダークシアン用の転送信号ＴＲ_ＤＣに含まれていた２ビットのデータと、ライトシアン用の転送信号ＴＲ_ＬＣに含まれていた１ビットのデータとに基づいて、選択信号ｑ１〜ｑ３及び選択信号ｑ６〜ｑ９を生成する。

なお、選択信号ｑ４、ｑ５、ｑ１０及びｑ１１は、ライトシアン用の転送信号ＴＲ_ＬＣに含まれていた所定の３ビットデータに基づいて生成される。例えば、選択信号生成部８４４は、データＰ００４、データＰ１０４及びデータＰ２０４に基づいて、選択信号ｑ４を生成する。

前述の第１実施形態と同様に、ダークシアン用の画素データＳＩ_ＤＣは第１入力部８４６Ａから入力し、ライトシアン用の画素データＳＩ_ＬＣは第２入力部８４６Ｂから入力する。前述の第１実施形態と同様に、ダークシアン用の画素データＳＩ_ＤＣとライトシアン用の画素データＳＩ_ＬＣとに基づいて、デコーダ８７は各画素の４ビットデータを３ビットデータにデコードする。但し、第２実施形態では、デコーダ８７によるデコードが第１実施形態とは異なる。

図２８は、第２実施形態のデコーダ８７によるデコードの説明図である。
本実施形態の６階調印刷では、階調０の場合には０ｐｌ（インク滴を吐出せず微振動のみ）、階調１の場合には１．５ｐｌ（ピコリットル）、階調２の場合には３ｐｌ、階調３の場合には７ｐｌ、階調４の場合には１４ｐｌ、階調５の場合には２１ｐｌのインク滴を吐出する。

また、６階調印刷では、ある画素の階調０（微振動）を示す場合、ライトシアン用の２ビットの画素データを［００］とし、ダークシアン用の２ビットの画素データを［００］としている。同様に、ある画素の階調１（３ｐｌ）を示す場合、ライトシアン用の２ビットの画素データを［０１］とし、ダークシアン用の２ビットの画素データを［００］としている。（他の階調についても図に示す通りであるので説明を省略する。）
ところで、後述する通り、第２実施形態の４階調印刷では、０ｐｌ（インク滴を吐出せず微振動のみ）、３ｐｌ、７ｐｌ及び１４ｐｌのインク滴が吐出される。すなわち、第２実施形態の６階調印刷において階調０及び階調２〜階調４の場合に吐出されるインク滴は、４階調印刷の場合に吐出されるインク滴と共通している。

そこで、階調０及び階調２〜４を示す４ビットデータに対しては、デコード後の３ビットデータの上位ビットが［０］になるように、かつ、デコード後の３ビットデータの下二桁が、インク滴の共通する４階調印刷の画素データの２ビットと同じになるように、デコーダ８７は４ビットデータを３ビットデータに変換する。例えば、階調２を示す４ビットデータ（ライトシアン用画素データ［１０］、ダークシアン用画素データ［００］）が入力された場合には、インク滴の共通する４階調印刷の画素データは［０１］なので、デコーダ８７は３ビットデータ［００１］にデコードする。

また、階調２及び階調５を示す４ビットデータに対しては、デコード後の３ビットデータの上位ビットが［１］になるように、かつ、デコード後の画素データの値が重複しないように、デコーダ８７は４ビットデータを３ビットデータに変換する。例えば、階調５を示す４ビットデータ（ライトシアン用画素データ［０１］、ダークシアン用画素データ［０１］）が入力された場合には、デコーダ８７は３ビットデータ［１０１］にデコードする。

この結果、第２実施形態においても、デコード後の３ビットデータの値は、階調順の値になっていない。
以上のようにデコードされた３ビットデータは、前述の第１実施形態と同様に、第１シフトレジスタ８１Ａ〜第３シフトレジスタ８１Ｃにセットされる。そして、ラッチ信号ＬＡＴのパルスに応じて、デコード後の３ビットデータが第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされる。ここまでの動作は、前述の第１実施形態とほぼ同様である。

図２９は、デコード後の３ビットデータと、信号選択部が選択すべき選択信号との関係の表である。

信号選択部８３は、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされた３ビットデータに応じて、選択信号ｑ０〜ｑ５から１つを選択し、選択信号ｑ６〜ｑ１１から１つを選択する。３ビットデータが［０００］の場合には選択信号ｑ０及びｑ６が選択され、３ビットデータが［００１］の場合には選択信号ｑ１及びｑ７が選択され、３ビットデータが［０１０］の場合には選択信号ｑ２及びｑ８が選択され、３ビットデータが［０１１］の場合には選択信号ｑ３及びｑ９が選択され、３ビットデータが［１００］の場合には選択信号ｑ４及びｑ１０が選択され、３ビットデータが［１０１］の場合には選択信号ｑ５及びｑ１１が選択される。なお、３ビットデータの上位ビットが［０］の場合には、選択信号ｑ０〜ｑ３のうちのいずれかが選択され、また、選択信号ｑ６〜ｑ９のうちのいずれかが選択される。また、３ビットの画素データ（デコード後の画素データ）の上位ビットが［１］の場合には、選択信号ｑ４又はｑ５が選択され、また、選択信号ｑ１０又はｑ１１が選択される。

選択信号ｑ０〜ｑ５から選択された選択信号は、第１スイッチ信号ＳＷ_Ａとして信号選択部８３から出力される。選択信号ｑ６〜ｑ１１から選択された選択信号は、第２スイッチ信号ＳＷ_Ｂとして信号選択部８３から出力される。

第１スイッチ８６Ａには第１駆動信号ＣＯＭ_Ａ及び第１スイッチ信号ＳＷ_Ａが入力される。第１スイッチ信号ＳＷ_ＡがＨレベルのとき、第１スイッチ８６ＡはＯＮ状態になり、第１駆動信号ＣＯＭ_Ａがピエゾ素子４２１へ印加される。第１スイッチ信号ＳＷ_ＡがＬレベルのとき、第１スイッチ８６ＡはＯＦＦ状態になり、第１駆動信号ＣＯＭ_Ａはピエゾ素子４２１へ印加されない。

同様に、第２スイッチ８６Ｂには第２駆動信号ＣＯＭ_Ｂ及び第２スイッチ信号ＳＷ_Ｂが入力される。第２スイッチ信号ＳＷ_ＢがＨレベルのとき、第２スイッチ８６ＢはＯＮ状態になり、第２駆動信号ＣＯＭ_Ｂがピエゾ素子４２１へ印加される。第２スイッチ信号ＳＷ_ＢがＬレベルのとき、第２スイッチ８６ＢはＯＦＦ状態になり、第２駆動信号ＣＯＭ_Ｂはピエゾ素子４２１へ印加されない。

ある画素のシアンの階調が０の場合、その画素に対応する画素データがコントロール基板ＣＴＲからヘッドユニット４０へ送信されるとき、ダークシアンの画素データ［００］及びライトシアンの画素データ［００］として送信される。ダークシアンの画素データ［００］は第１入力部８４６Ａに入力し、ライトシアンの画素データ［００］は第２入力部８４６Ｂに入力し、計４ビットの画素データはデコーダ８７で３ビットデータ［０００］にデコードされる。デコード後の３ビットデータが［０００］なので、信号選択部８３は選択信号ｑ０を第１スイッチ信号ＳＷ_Ａとして出力し、選択信号ｑ６を第２スイッチ信号ＳＷ_Ｂとして出力する。選択信号ｑ０に基づいて第１スイッチ８６ＡがＯＮ／ＯＦＦし、選択信号ｑ６に基づいて第２スイッチ８６ＢがＯＮ／ＯＦＦする結果、ピエゾ素子４２１は駆動パルスＰＳ２１に応じて駆動され、インクが吐出されない程度の圧力変動がインクに生じて、インクメニスカス（ノズル部分で露出しているインクの自由表面）が微振動する。

ある画素のシアンの階調が１の場合、ダークシアンの画素データ［００］及びライトシアンの画素データ［０１］は、デコーダ８７で３ビットデータ［１００］にデコードされる。デコード後の３ビットデータが［１００］なので、信号選択部８３は選択信号ｑ４及び選択信号１０を選択し、これによりピエゾ素子４２１は駆動パルスＰＳ２６に応じて駆動され、ノズルから１．５ｐｌのインク滴が吐出される（そして、このインク量に応じたドットが形成される）。

ある画素のシアンの階調が２の場合、ダークシアンの画素データ［００］及びライトシアンの画素データ［１０］は、デコーダ８７で３ビットデータ［００１］にデコードされる。デコード後の３ビットデータが［００１］なので、信号選択部８３は選択信号ｑ１及びｑ７を選択し、これによりピエゾ素子４２１は駆動パルスＰＳ２５に応じて駆動され、ノズルから３ｐｌのインク滴が吐出される。

ある画素のシアンの階調が３の場合、ダークシアンの画素データ［００］及びライトシアンの画素データ［１１］は、デコーダ８７で３ビットデータ［０１０］にデコードされる。デコード後の３ビットデータが［０１０］なので、信号選択部８３は選択信号ｑ２及びｑ８を選択し、これによりピエゾ素子４２１は駆動パルスＰＳ２２に応じて駆動され、ノズルから７ｐｌのインク滴が吐出される。

ある画素のシアンの階調が４の場合、ダークシアンの画素データ［０１］及びライトシアンの画素データ［００］は、デコーダ８７で３ビットデータ［０１１］にデコードされる。デコード後の３ビットデータが［０１１］なので、信号選択部８３は選択信号ｑ３及びｑ９を選択し、これによりピエゾ素子４２１は駆動信号ＰＳ２４及び駆動パルスＰＳ２２に応じて駆動され、ノズルから１４ｐｌのインク滴が吐出される。

ある画素のシアンの階調が５の場合、ダークシアンの画素データ［０１］及びライトシアンの画素データ［０１］は、デコーダ８７で３ビットデータ［１０１］にデコードされる。デコード後の３ビットデータが［１０１］なので、信号選択部８３は選択信号ｑ４及び選択信号１０を選択し、これによりピエゾ素子４２１は駆動パルスＰＳ２４、駆動パルスＰＳ２２及び駆動パルスＰＳ２３に応じて駆動され、ノズルから２１ｐｌのインク滴が吐出される。

＜４階調印刷時のヘッド制御部ＨＣの動作について＞
次に、４階調印刷を行うヘッド制御部ＨＣの動作について説明する。ここでは、ブラック用のヘッド制御部ＨＣの動作について説明する。なお、イエロー用のヘッド制御部ＨＣの動作もほぼ同様である。

図３０は、第２実施形態のブラックに関する各種信号の説明図である。図３１Ａは、第１入力部８４６Ａに入力されるブラック用の転送信号ＴＲ_Ｋの説明図である。図３１Ｂは、選択信号生成部８４４の機能の説明図である。

第２実施形態においても、ブラックのヘッド制御部ＨＣの第２入力部８４６ＢはＧＮＤに接続されており、第２入力部８４６Ｂの電位はＬレベルの状態になる。また、デコーダ８７は、デコード機能がＯＦＦになるように設定されている。

ブラック用の転送信号ＴＲ_Ｋは、ブラック用の画素データＳＩ_Ｋと設定データＳＰ_Ｋとを含んでいる。画素データＳＩ_Ｋは、下位ビットデータと上位ビットデータとから構成されている。下位ビットデータは、１８０個のノズルにそれぞれ対応する１８０個の２ビットの画素データの下位ビットのデータであり、１８０ビットのデータ量である。上位ビットデータは、１８０個のノズルにそれぞれ対応する１８０個の２ビットの画素データの上位ビットのデータであり、１８０ビットのデータ量である。設定データＳＰ_Ｋは、４ビットのダミーデータを含む２０ビットのデータ量である。また、設定データＳＰ_Ｋは、選択信号ｑ０〜ｑ３及び選択信号ｑ６〜ｑ９の第１区間Ｔ２１及び第２区間Ｔ２２のＬレベル又はＨレベルを決定するためのデータである。

ブラック用の転送信号ＴＲ_Ｋが第１入力部８４６Ａに入力すると、最終的には、転送信号ＴＲ_Ｋの設定データＳＰ_Ｋが第１シフトレジスタ群８４２Ａにセットされる。ブラック用の転送信号ＴＲ_Ｋが第１入力部８４６Ａに入力するとき、第２入力部８４６ＢはＧＮＤに接続されてＬレベルになっている。これにより、第２シフトレジスタ群８４２Ｂには［０］（Ｌレベルのデータ）がセットされる。第１シフトレジスタ群８４２Ａに設定データＳＰ_Ｋがセットされた後、制御ロジック８４に入力されるラッチ信号ＬＡＴのパルスに応じて、第１シフトレジスタ群８４２Ａの設定データＳＰ_Ｋと第２シフトレジスタ群８４２Ｂの［０］が選択信号生成部８４４にラッチされる。

選択信号生成部８４４は、選択信号ｑ０〜ｑ３及び選択信号ｑ６〜ｑ９を生成するとき、第１シフトレジスタ群８４２からラッチした設定データＳＰ_Ｋに応じて第１区間Ｔ２１及び第２区間Ｔ２２をＬレベル又はＨレベルにする。また、選択信号生成部８４４は、第２シフトレジスタ群８４２ＢからのＬレベルのデータに応じて、選択信号ｑ０〜ｑ３及び選択信号ｑ６〜ｑ９の第３区間Ｔ２５をＬレベルにする。これにより、選択信号生成部８４４は、６階調印刷と同様の選択信号ｑ０〜ｑ３及び選択信号ｑ６〜ｑ９を生成する。

また、選択信号生成部８４４は、６階調印刷の場合と同様に、第２シフトレジスタ群８４２Ｂからラッチしたデータに基づいて選択信号ｑ４、ｑ５、ｑ１０及びｑ１１を生成する。但し、第２シフトレジスタ群８４２ＢからラッチしたデータはＬレベルであるため、選択信号ｑ４、ｑ５、ｑ１０及びｑ１１は、第１区間Ｔ２１〜第３区間Ｔ２３の全ての区間においてＬレベルになる。

前述の第２実施形態と同様に、ブラック用の画素データＳＩ_Ｋは、最終的には、下位ビットデータが各第１シフトレジスタ８１Ａにセットされ、上位ビットデータが各第２シフトレジスタ８１Ｂにセットされ、Ｌレベルのデータ［０］が各第３シフトレジスタにセットされる。この状態のときに、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにそれぞれラッチ信号ＬＡＴのパルスが入力すると、下位ビットデータが第１ラッチ回路８２Ａにラッチされ、上位ビットデータが第２ラッチ回路８２Ｂにラッチされ、［０］が第３ラッチ回路８２Ｃにラッチされる。

第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされたデータを信号選択部８３から見ると、上位ビットデータが［０］の３ビットデータのようになっている。そして、信号選択部８３は、シアンの場合と同様に、第１ラッチ回路８２Ａ〜第３ラッチ回路８２Ｃにラッチされた３ビットデータに応じて、選択信号ｑ０〜ｑ５から１つを選択し、選択信号ｑ６〜ｑ１１から１つを選択する。但し、信号選択部８３から見た上位ビットデータが［０］なので、選択信号ｑ４、ｑ５、ｑ１０及びｑ１１は信号選択部８３に選択されることはない。このため、信号選択部８３は、実質的には、選択信号ｑ０〜ｑ３から１つを選択し、選択信号ｑ６〜ｑ９から１つを選択する。

これにより、画素データが［００］の場合にはインクメニスカスが微振動し、画素データが［０１］の場合には３ｐｌのインク滴が吐出されて小ドットが形成され、画素データが［１０］の場合には７ｐｌのインク滴が吐出されて中ドットが形成され、画素データが［１１］の場合には１４ｐｌのインク滴が吐出されて大ドットが形成される（図３０参照）。

上記の第２実施形態によっても、前述の第１実施形態と同様の効果を得ることができる。

また、第２実施形態のように２種類の駆動信号を用いてピエゾ素子４２１を駆動する場合、２つの駆動信号の中に多数の異なる波形を分けて入れることができるので繰返し周期Ｔ２が短くなるとともに、設定データが多くなるため設定データのデータ量が多くなる。にもかかわらず、繰返し周期Ｔ２の間に、次の繰返し周期Ｔ２のための画素データ及び設定データをセットしなければならない。第３実施形態においては、データをセットする時間を短縮できるので、短い繰返し周期Ｔ２の間に、次の繰返し周期Ｔ２のための画素データ及び設定データをセットすることが可能になり、特に有効である。

また、第２実施形態によれば、選択信号ｑ０〜ｑ３及び選択信号ｑ６〜ｑ９は、第１入力部８４６Ａに入力された設定データだけではなく第２入力部８４６Ｂに入力された信号に基づいて、Ｌレベル又はＨレベルが決定されている。これにより、第１入力部８４６Ａに入力すべき設定データのデータ量を減らすことができるので、第３実施形態ではデータのセットの時間をより短縮できる。

＝＝＝その他の実施の形態＝＝＝
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。特に、以下に述べる実施形態であっても、本発明に含まれるものである。

＜ノズルについて＞
前述の実施形態では、ピエゾ素子を用いてインクを吐出している。しかし、液体を吐出する方式は、これに限られるものではない。例えば、インクを吐出するための駆動素子としてヒータを用いる方式など、他の方式を用いてもよい。

＜転送信号ＴＲについて＞
前述の実施形態では、各ヘッド制御部へ入力される転送信号が２つであった。言い換えると、各ヘッド制御部は、転送信号ＴＲを入力するための入力部を２つ備えていた。しかし、これに限られるものではない。例えば、各ヘッド制御部に第１入力部及び第２入力部の他に第３入力部を設け、３つの転送信号ＴＲを入力可能な構成にしても良い。もちろん、各ヘッド制御部に３以上の入力部を設けても良い。このようにすれば、更に多くの階調を示す転送データをヘッド制御部に入力することが可能になる。

＜駆動信号ＣＯＭについて＞
前述の第２実施形態では駆動信号が２種類であったが、３種類以上としても良い。

＝＝＝まとめ＝＝＝
（１）前述のプリンタは、コントローラ基板ＣＴＲと、ケーブルＣＢＬと、ヘッド４１と、４つ又は６つのヘッド制御部ＨＣとを備えている（図１４、図１６参照）。
前述のコントローラ基板ＣＴＲは、転送信号ＴＲを出力するための出力端子を６つ備えている（図１４、図１６参照）。そして、この出力端子から、画素データＳＩを含む転送信号ＴＲが出力される。つまり、前述のコントローラ基板ＣＴＲは、所定数の出力端子を備え、各出力端子からそれぞれ画素データを出力する出力部に相当する。

また、前述のケーブルＣＢＬは、６つの出力端子から出力される転送信号ＴＲ（画素データを含む）をそれぞれ伝送するための６つの伝送線を有する（図１４、図１６参照）。つまり、前述のケーブルＣＢＬは、所定数の出力端子から出力される画素データをそれぞれ伝送するための所定数の伝送線を有する。
また、前述のヘッド４１は、ＣＭＹＫの４色のインクを吐出可能であって、インクの色毎にノズル群を有している（図４Ｂ）。つまり、ヘッド４１は、複数の色のインクを吐出可能であって、インクの色毎にノズル群を有する。
また、前述の各ヘッド制御部ＨＣは、画素データに基づいてノズル群からインクを吐出させるとともに（図１７〜図１９参照）、インクの色にそれぞれ対応して設けられている（図１４、図１６参照）。

ところで、前述の６色４階調プリンタの場合、コントローラ基板ＣＴＲは、出力端子から４階調印刷用の転送信号ＴＲを６色分出力するため、６つの出力端子を備え、各ノズルにつき２ビットの画素データを含む転送信号ＴＲを各出力端子から出力するように構成されている。
このような６色４階調のプリンタとは別に、ブラックとイエローを４階調で印刷し、マゼンタとシアンを８階調で印刷するプリンタを製造することがある。このプリンタを製造する際に、仮に図１５に示すようにコントローラ基板ＣＴＲを構成してしまうと、６色４階調プリンタのコントローラ基板ＣＴＲと部品の共通化を図ることができない。

そこで、第１実施形態及び第２実施形態のコントローラ基板ＣＴＲは、図１４のコントローラ基板ＣＴＲと同様に、６つの出力端子を備え、各ノズルにつき２ビットの画素データを含む転送信号ＴＲを各出力端子から出力するように構成されている（図１６参照）。このため、例えばヘッド４１はシアンインクを吐出してダークシアンインクやライトシアンインクを吐出しないにも関わらず、このコントローラ基板ＣＴＲは、ダークシアン用の転送信号ＴＲ_ＤＣやライトシアン用の転送信号ＴＲ_ＬＣを出力する。この結果、このプリンタでは、コントローラ基板ＣＴＲにおいて転送信号ＴＲを出力する出力端子の数（６つ）が、インクの色の数（４つ）よりも多い。

そして、例えば前述のシアン用のヘッド制御部ＨＣは、２つの伝送線により伝送されたダークシアン用の転送信号ＴＲ_ＤＣ及びライトシアン用の転送信号ＴＲに基づいて、シアンのノズル群からインクを吐出させる。つまり、前述の４つのヘッド制御部ＨＣのうちの少なくとも１つのヘッド制御部ＨＣは、２つの伝送線により伝送された画素データに基づいて、対応する色のノズル群からインクを吐出させている。

ヘッド制御部ＨＣをこのように構成することによって、本実施形態のコントローラ基板ＣＴＲは、図１４のコントローラ基板ＣＴＲと同様の構成にすることができる。これにより、部品の共通化を図ることが可能になる。

なお、前述の実施形態では、シアン用のヘッド制御部ＨＣやマゼンタ用のヘッド制御部ＨＣには、２つの伝送線により伝送された画素データが入力している。しかし、これに限られるものではなく、ヘッド制御部ＨＣに、２以上の伝送線により伝送された画素データが入力しても良い。

（２）前述の各ヘッド制御部ＨＣには第１入力部８４６Ａ及び第２入力部８４６Ｂがそれぞれ設けられている。シアンやマゼンタのように８階調（又は６階調）印刷を行う色のヘッド制御部ＨＣでは、第１入力部８４６Ａ及び第２入力部８４６Ｂの両方に、画素データを含む転送信号ＴＲがそれぞれ入力する。これにより、高い階調の印刷を行うことができる。
一方、ブラックやイエローのように４階調印刷を行う色のヘッド制御部ＨＣでは、第１入力部８４６Ａには転送信号ＴＲが入力するが、第２入力部８４６ＢにはＧＮＤが入力し、つまり第２入力部８４６Ｂには一定電位の信号が入力する。
このように構成することにより、ブラックやイエローのヘッド制御部を、シアンやマゼンタのヘッド制御部と共通化することができる。

（３）前述の実施形態では、ヘッド制御部ＨＣは、選択信号生成部８４４と、信号選択部８３と、スイッチ８６（又は第１スイッチ８６Ａ及び第２スイッチ８６Ｂ）とを有する。ここで、選択信号生成部８４４は、複数の選択信号（第１実施形態では選択信号ｑ０〜ｑ７、第２実施形態ではｑ０〜ｑ１１）を生成する。また、信号選択部８３は、複数の選択信号の中から画素データに応じた選択信号を選択する。スイッチ８６は、信号選択部８３の選択した選択信号であるスイッチ信号ＳＷ（又は第１スイッチ信号ＳＷ_Ａ及び第２スイッチ信号ＳＷ_Ｂ）に応じてピエゾ素子４２１へ駆動信号ＣＯＭの印加を行う。
そして、例えば第１実施形態では、ブラック用のヘッド制御部ＨＣやイエロー用のヘッド制御部ＨＣ（第２入力部８４６ＢにＧＮＤが入力するヘッド制御部）の信号選択部８３は、選択信号ｑ０〜ｑ７の中の一部の選択信号ｑ０〜ｑ３の中から選択信号を選択する。また、例えば第２実施形態では、ブラック用のヘッド制御部ＨＣやイエロー用のヘッド制御部ＨＣの信号選択部８３は、選択信号ｑ０〜ｑ１１の中の一部の選択信号である選択信号ｑ０〜ｑ３及び選択信号ｑ６〜ｑ９の中から、選択信号を選択する。
これにより、ブラック用のヘッド制御部ＨＣやイエロー用のヘッド制御部ＨＣが、低い階調の印刷をヘッド４１に行わせることができる。

（４）第１実施形態では、シアン用のヘッド制御部やマゼンタ用のヘッド制御部は８階調で各画素にドットを形成し、ブラック用のヘッド制御部やイエロー用のヘッド制御部は４階調で各画素にドットを形成する。また、第２実施形態では、シアン用のヘッド制御部やマゼンタ用のヘッド制御部は６階調で各画素にドットを形成し、ブラック用のヘッド制御部やイエロー用のヘッド制御部は４階調で各画素にドットを形成する。このように、前述の実施形態では、シアン用のヘッド制御部ＨＣやマゼンタ用のヘッド制御部ＨＣは、ブラックのヘッド制御部ＨＣやイエローのヘッド制御部ＨＣよりも、高い階調で各画素にドットを形成することができる。
仮に、ブラックやイエローでも高い階調で印刷できるようにすると、ブラック用のヘッド制御部ＨＣやイエロー用のヘッド制御部ＨＣの第２入力部８４６Ｂに画素データを入力する必要があるが、このようにすると、ケーブルＣＢＬに多くの伝送線を用意する必要がある。一方、モノクロ印刷では高い階調表現は要求されず、イエローはインクが淡いため高い階調表現を行っても画質向上に寄与し難い。
このため、前述の実施形態では、高い階調を必要とされる色だけ高い階調で印刷を行うようにしている。

（５）前述のヘッド制御部ＨＣは、デコーダ８７を有する。このデコーダ８７は、４ビットの画素データ（ダークシアン用の２ビットの画素データとライトシアン用の２ビットの画素データ）を３ビットのデータに変換する。これにより、例えば信号選択部８３のように３ビットのデータを利用する回路が、４ビットの画素データ（ダークシアン用の２ビットの画素データとライトシアン用の２ビットの画素データ）に応じた動作を行うことが可能になる。

（６）前述の画素データＳＩは下位ビットデータと上位ビットデータを含んでいる。また、ヘッド制御部ＨＣには、画素データ記憶部として第１シフトレジスタ８１Ａ〜第３シフトレジスタ８１Ｃを有する。また、コントロール基板ＣＴＲは、転送信号ＴＲを出力する出力端子から、まず下位ビットデータを出力し、次に上位ビットデータを出力する。
仮に、ヘッド制御部ＨＣが、下位ビットデータが入力したときに下位ビットデータをシフトレジスタに記憶し、その後に上位ビットデータが入力したときに上位ビットデータを別のシフトレジスタに記憶し、各シフトレジスタに記憶された下位ビットデータ及び上位ビットデータをデコーダに入力したとすると、多くのシフトレジスタを必要とする構成になる。

そこで、前述のヘッド制御部ＨＣでは、下位ビットデータが入力したときに下位ビットデータを第１シフトレジスタ８１Ａ（又は第２シフトレジスタ８１Ｂ）に記憶し、その後に上位ビットデータが入力したときに上位ビットデータをデコーダに入力するとともに、第１シフトレジスタ８１Ａ（又は第２シフトレジスタ８１Ｂ）に記憶された下位ビットデータをデコーダに入力している。そして、入力されたデータに基づいてデコーダがデコードを行い、ヘッド制御部ＨＣは、デコーダから出力されるデコード後の３ビットデータのうちの１ビットデータを第１シフトレジスタ８１Ａ（又は第２シフトレジスタ８１Ｂ）に記憶する。
これにより、シフトレジスタの数を減らすことができる。

（７）前述の実施形態では、コントローラ基板ＣＴＲは、ダークシアン用の画素データを出力端子から出力するとともに、ライトシアン用の画素データを別の出力端子から出力する。一方、４色プリンタの場合、ヘッド４１には、ダークシアンインクもライトシアンインクも用意されてなく、単にシアンインクが用意されているだけである。
一般に、６色プリンタで濃淡インクが用意されるシアンは、４色プリンタであっても高い階調数で印刷されることが望ましい。このため、前述のプリンタでは、ダークシアン用の画素データとライトシアン用の画素データとに基づいて、シアンインクが吐出される。

これにより、高い階調数での印刷が望まれる色に対する画素データの情報量を多くすることができ、故に、その色の印刷を高い階調数で印刷することが可能になる。

なお、ライトシアンインク（淡インク）は、ダークシアンインク（濃インク）よりも濃度が淡い。シアンは補色であるレッド光を吸収する性質を持ち、ライトシアンインクにより形成されたライトシアンドット（淡ドット）は、ダークシアンインクにより形成されたドット（濃ドット）よりも、レッド光の吸収量が少ない。また、ライトマゼンタインクは、ダークマゼンタインクよりも濃度が淡い。マゼンタは補色であるグリーン光を吸収する性質を持ち、ライトマゼンタインクにより形成されたドット（淡ドット）は、ダークマゼンタインクにより形成されたドット（濃ドット）よりも、グリーン光の吸収量が少ない。

（８）上記の実施形態の構成要素を全て含めば、全ての効果を得ることができる。但し、必ずしも全ての構成要素が必要なわけではない。

（９）前述の説明の中には、プリンタの実施形態だけではなく、６色プリンタと４色プリンタの製造方法に関する実施形態も含まれている。そして、前述の実施形態によれば、６色プリンタ（図１４参照）と４色プリンタ（図１６参照）のコントローラ基板ＣＴＲの構成を共通化できるので、プリンタのコストダウンを図ることができる。

印刷システム１００の構成を説明する図である。 コンピュータ１１０及びプリンタ１の構成を説明するブロック図である。 図３は、本実施形態のプリンタ１の構成を示す図である。 ４Ａは、６色印刷用のヘッド４１に設けられたノズルの説明図である。図４Ｂは、４色印刷用のヘッド４１に設けられたノズルの説明図である。 ブラックインクノズル群Ｋとシアンインクノズル群Ｃの周辺の構成の説明図である。 ２つのノズル群の周辺の断面図である。 第１参考例における駆動信号ＣＯＭの説明図である。 第１参考例のヘッド制御部ＨＣのブロック図である。 第１参考例の各種信号の説明図である。 図１０Ａは、転送データＴＲＤの説明図である。図１０Ｂは、選択信号生成部８４４の機能の説明図である。 第２参考例のヘッド制御部ＨＣのブロック図である。 第２参考例の各種信号の説明図である。 図１３Ａは、転送データＴＲＤの説明図である。図１３Ｂは、選択信号生成部８４４の機能の説明図である。 比較例における６色４階調プリンタにおける信号の入出力の説明図である。 ブラックとイエローを４階調で印刷し、マゼンタとシアンを８階調で印刷する比較例のプリンタにおける、信号の入出力の説明図である。 本実施形態の概略の説明図である。 第１実施形態のヘッド制御部ＨＣのブロック図である。 第１実施形態のシアンに関する各種信号の説明図である。 図１９Ａは、第１入力部８４６Ａに入力されるダークシアン用の転送信号ＴＲ_ＤＣと、第２入力部８４６Ｂに入力されるライトシアン用の転送信号ＴＲ_ＬＣの説明図である。図１９Ｂは、選択信号生成部８４４の機能の説明図である。 図２０Ａ〜図２０Ｄは、第１シフトレジスタ８１Ａ〜第３シフトレジスタ８１Ｃにシアン用のデータがセットされる様子の説明図である。 第１実施形態のデコーダ８７によるデコードの説明図である。 第１実施形態のブラックに関する各種信号の説明図である。 図２３Ａは、第１入力部８４６Ａに入力されるブラック用の転送信号ＴＲ_Ｋの説明図である。図２３Ｂは、選択信号生成部８４４の機能の説明図である。 図２４Ａ〜図２４Ｄは、第１シフトレジスタ８１Ａ〜第３シフトレジスタ８１Ｃにブラック用のデータがセットされる様子の説明図である。 第２実施形態のヘッド制御部ＨＣのブロック図である。 第２実施形態のシアンに関する各種信号の説明図である。 図２７Ａは、第１入力部８４６Ａに入力されるダークシアン用の転送信号ＴＲ_ＤＣと、第２入力部８４６Ｂに入力されるライトシアン用の転送信号ＴＲ_ＬＣの説明図である。図２７Ｂは、選択信号生成部８４４の機能の説明図である。 第２実施形態のデコーダ８７によるデコードの説明図である。 デコード後の３ビットデータと、信号選択部が選択すべき選択信号との関係の表である。 第２実施形態のブラックに関する各種信号の説明図である。 図３１Ａは、第１入力部８４６Ａに入力されるブラック用の転送信号ＴＲ_Ｋの説明図である。図３１Ｂは、選択信号生成部８４４の機能の説明図である。

符号の説明

１ プリンタ、
２０ 用紙搬送機構、３０ キャリッジ移動機構、４０ ヘッドユニット、
４２ 駆動ユニット、４２１ ピエゾ素子、４２２ ピエゾ素子群、
４２３ 固定板、４２４ フレキシブルケーブル、
４３ ケース、４３１ 収納空部、４３３ インク供給管
４４ 流路ユニット、４５ 流路形成基板、
４５１ 圧力室、４５２ インク供給口、４５３ リザーバ、
４６ ノズルプレート、４７ 弾性板、
４７１ ダイヤフラム部、４７２ コンプライアンス部、４７３ 島部、
５０ 検出器群、６０ プリンタ側コントローラ、
６１ インタフェース部、６２ ＣＰＵ、６３ メモリ、６４ 制御ユニット、
７０ 駆動信号生成回路、
８１Ａ 第１シフトレジスタ、８１Ｂ 第２シフトレジスタ、
８１Ｃ 第３シフトレジスタ、
８２Ａ 第１ラッチ回路、８２Ｂ 第２ラッチ回路、８２Ｃ 第３ラッチ回路、
８３ 信号選択部、
８４ 制御ロジック、８４２ シフトレジスタ群、
８４２Ａ 第１シフトレジスタ群、８４２Ｂ 第２シフトレジスタ群、
８４４ 選択信号生成部、８４６Ａ 第１入力部、８４６Ｂ 第２入力部、
８６ スイッチ、８６Ａ 第１スイッチ、８６Ｂ 第２スイッチ、
８７ デコーダ、８８ カウンタ、
８９Ａ 第１マルチプレクサ、８９Ｂ 第２マルチプレクサ、
１００ 印刷システム、１１０ コンピュータ、１１１ ホスト側コントローラ、
１１２ インタフェース部、１１３ ＣＰＵ、１１４ メモリ、１２０ 表示装置、
１３０ 入力装置、１３１ キーボード、１３２ マウス、１４０ 記録再生装置、
１４１ フレキシブルディスクドライブ装置、１４２ ＣＤ−ＲＯＭドライブ装置、
ＣＬＫ クロック信号、ＳＩ 画素データ、ＬＡＴ ラッチ信号、
ＣＨ チェンジ信号、ＣＨ_Ａ 第１チェンジ信号、ＣＨ_Ｂ 第２チェンジ信号、
ＣＯＭ 駆動信号、ＣＯＭ_Ａ 第１駆動信号、ＣＯＭ_Ｂ 第２駆動信号、
ＴＲ 転送信号、ＴＲ１〜ＴＲ６ 第１転送信号〜第６転送信号、
Ｔ 繰返し周期、ＰＳ 駆動パルス、ＳＳ 波形部、
ＨＣ ヘッド制御部

Claims (3)

1. （Ａ）画素データの示す階調値に応じて駆動素子を駆動することによって、前記階調値に応じたインク滴をノズルから吐出させるヘッド制御部であって、
   （Ｂ）第１入力部と、第２入力部とを有し、
   （Ｃ）画素毎に所定ビットを対応付けた画素データが第１入力部及び第２入力部のそれぞれに入力された場合には、前記第１入力部に入力された前記画素データと、前記第２入力部に入力された前記画素データとによって特定された階調値に応じた前記インク滴を前記ノズルから吐出させることによって、前記所定ビットで表現可能な階調数よりも高い階調である第１階調の印刷を行い、
   （Ｄ）第１入力部に前記画素データが入力され、前記第２入力部に一定電位の信号が入力された場合には、前記第２入力部からは所定レベルを示す画素データが入力されたものとし、前記第１入力部に入力された前記画素データによって特定された階調値に応じた前記インク滴を前記ノズルから吐出させることによって、前記第１階調よりも低い階調である第２階調の印刷を行う
   ことを特徴とするヘッド制御部。
2. 請求項１に記載の印刷装置であって、
   前記ヘッド制御部は、
   複数の選択信号を生成する選択信号生成部と、
   複数の前記選択信号の中から、前記画素データに応じた前記選択信号を選択する信号選択部と、
   前記信号選択部の選択した前記選択信号に応じて前記駆動素子への前記駆動信号の印加を行うスイッチと、
   を有し、
   前記第２入力部に前記一定電位の信号が入力された場合には、前記信号選択部は、前記複数の選択信号の中の一部の選択信号の中から前記選択信号を選択する
   ことを特徴とするヘッド制御部。
3. 請求項１又は２に記載の印刷装置であって、
   前記ヘッド制御部は、前記画素データをデコードするデコーダを有し、
   前記所定ビットの前記画素データは、第１データ及び第２データを含み、
   前記ヘッド制御部は、画素データ記憶部を有し、
   前記ヘッド制御部は、
   前記第１データが入力したときに前記第１データを前記画素データ記憶部に記憶し、
   前記第２データが入力したときに前記第２データを前記デコーダに入力するとともに、前記画素データ記憶部に記憶された前記第１データを前記デコーダに入力し、
   前記デコーダから出力されるデコード後のデータのうちの少なくとも一部を、前記画素データ記憶部に記憶する
   ことを特徴とするヘッド制御部。

Images