CN107431614B - 用于自动偏移补偿的方法和装置 - Google Patents

用于自动偏移补偿的方法和装置 Download PDF

Info

Publication number
CN107431614B
CN107431614B CN201680017487.1A CN201680017487A CN107431614B CN 107431614 B CN107431614 B CN 107431614B CN 201680017487 A CN201680017487 A CN 201680017487A CN 107431614 B CN107431614 B CN 107431614B
Authority
CN
China
Prior art keywords
signal
offset
data
delayed
start code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680017487.1A
Other languages
English (en)
Other versions
CN107431614A (zh
Inventor
任城吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ismedia Co Ltd
Original Assignee
Ismedia Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ismedia Co Ltd filed Critical Ismedia Co Ltd
Publication of CN107431614A publication Critical patent/CN107431614A/zh
Application granted granted Critical
Publication of CN107431614B publication Critical patent/CN107431614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及一种自动偏移补偿的方法和装置。根据本发明的装置包括：偏移补偿部，其用于接收高速数据信号并输出具有不同延迟时间的多个延迟数据信号；起始码检测部，其用于从所述多个延迟数据信号中检测起始码；以及控制部，其用于根据信号接收质量来确定偏移延迟时间，其中信号接收质量基于通常针对每个不同的延迟时间检测到的起始码的数量来确定。该装置还可以包括分组开始检测部，其用于接收从MIPI D‑PHY分离的LP信号并对接收到的分组的数量进行计数。分组开始检测部接收从MIPI D‑PHY分离的LP信号，并且通过根据LP信号的状态来检测分组的开始位置，对于在每个预设质量评价时间接收到的分组的数量进行计数。使用正常检测的起始码的数量和在每个质量评价时间接收并计数的接收分组的数量来获得信号接收质量。本发明能够自动补偿MIPI D‑PHY接收系统中数据信号与时钟信号之间的偏差。

Description

用于自动偏移补偿的方法和装置
技术领域
本公开涉及一种用于自动偏移补偿的方法和装置，尤其涉及在MIPI D-PHY接收系统中的数据信号和时钟信号之间的自动偏移补偿的方法和装置。
背景技术
近年来，快速提高的移动设备的性能和各种功能和性能的组件的融合使得适当的接口之间需要合作。MIPI是“移动行业处理器接口”的缩写，并被建立以定义构成移动设备的各个组件之间的接口。
在MIPI中，串行方式主要用于移动设备的内部设备之间的接口。为了简化使用串行方式的硬件配置并启用高速接口，使用差分对方法。在MIPI中使用的差分对有两种类型的串行接口，是：D-PHY和D-PHY。D-PHY主要用于相机或LCD显示屏，M-PHY用于如WiFi的高速接口。
图1是用于说明MIPI D-PHY中的信号模式的示意图，图2是示出MIPI D-PHY的模拟PHY块的示意图。
如图1所示，在MIPI D-PHY规范中，一种单一的物理线路被用于LP(低功率)模式和HS(高速数据)模式的两种模式的组合，并且发送信号的同时模式发生改变。
在MIPI D-PHY规范中，LP(低功率)段和HS(高速数据)段被精确地分割，并且在MIPI D-PHY中，否则将混合在MIPI D-PHY中的信号被分别分离为LP信号和HS信号，如图2所示。
然而，存在如下问题：随着MIPI传输速率的增加，每个数据信号线的时钟和传输延迟对于每个信号而言不是恒定的，这取决于传输端处的环境，诸如线路长度、阻抗匹配等等。因此，在接收端接收MIPI数据时存在接收不正确的数据的问题。
在MIPI D-PHY规范中，LP信号是慢段，其中不需要偏移补偿，使得能够根据LP信号的状态来准确地检查在HS段中发送的分组数据的开始和结束。另一方面，发送实际分组数据的HS端是发送高速分组数据的地方，因此在时钟信号和每个数据信号之间存在偏移差将使得不能接收普通分组数据。因此，偏移校正是必不可少的。
通常，MIPI D-PHY接收系统采用手动补偿发送端或接收端的每个信号的偏移的方法，以补偿数据信号与时钟信号之间的偏移。
为了解决高速传输中的这种偏移问题，MIPI D-PHY 1.2规范之后的MIPI系统增加了功能，其中在发送端的每个MIPI分组中都包含用于去偏移目的的模式数据，以便接收到对应模式数据的接收端利用评价过程实时自动补偿偏移。
然而，对于不支持MIPI D-PHY 1.2的去偏移功能的MIPI系统，无法补偿偏移，或者必须手动补偿，这是不方便的。另一方面，调整和补偿发送端的偏移的方法以及在接收端每次手动调整时钟信号或数据信号的偏移的方法也具有缺点，因为可能的异常必须按照根据每个发送端定义的偏移步骤的数量一次调整一个步骤的处理来检查接收的数据，这需要相当长的时间，直到收到正常的数据。
发明内容
技术问题
因此，本公开的目的是提供一种用于在MIPI D-PHY接收系统中自动补偿数据信号和时钟信号之间的偏移的方法和装置。
解决问题的技术方案
根据用于解决上述技术问题的本公开的实施例，用于偏移延迟补偿的装置可以包括：偏移补偿部，其用于接收高速数据信号并输出具有彼此不同延迟时间的多个延迟数据信号；起始码检测部，其用于从多个延迟数据信号中检测起始码；以及控制部，其用于根据信号接收质量来确定偏移延迟时间，其中信号接收质量基于通常针对每个不同的延迟时间正常检测到的起始码的数量来确定。
该装置还可以包括分组开始检测部，其用于接收从MIPI D-PHY分离的LP(低功率)信号并对接收到的分组的数量进行计数。
分组开始检测部可以接收从MIPI D-PHY分离的LP信号，并且通过基于LP信号的状态检测分组的开始位置，来对于设置的质量评价时间中的每一个接收的分组的数量进行计数，并且可以通过使用正常检测的起始码的数量和每个质量评价时间接收并且计数的接收分组的数量来获得信号接收质量。
偏移调整部包括多个偏移延迟模块，其用于将输入信号延迟Δt并输出，并且多个偏移延迟模块串联连接。在多个偏移延迟模块中，第n个偏移延迟模块可以将接收到的高速数据信号延迟nΔt并输出。
该装置还可以包括：信号选择部，其用于根据偏移控制信号选择从偏移调整部输出的多个延迟数据信号中的一个，并输出所选择的信号。
该装置还包括串行-并行转换部，其用于将从信号选择部输出的作为串行数据的延迟数据信号转换成以字节为单位的并行数据，并输出转换的信号。
该装置还包括多个串行-并行转换器，其用于分别从偏移调整部接收作为串行数据输出的多个延迟数据信号作为输入，并将所输入的信号转换为以字节为单位的并行数据并输出经转换的信号。
起始码检测部包括多个起始码计数器，其用于分别输入从多个串行-并行转换部输出的以字节为单元的并行数据，并检测起始代码。
该装置还包括信号选择部，其用于根据偏移控制信号选择从所述多个串行-并行转换部输出的数据信号中的一个，并输出所选择的信号。
控制部可以对于所确定的偏移延迟时间获得的分组数据执行ECC(纠错码)或CRC(循环冗余校验)验证。
为了实现上述技术目的，提供了根据本公开的实施例的用于偏移延迟补偿的方法，其可以包括：接收高速数据信号并输出具有彼此不同延迟时间的多个延迟数据信号；从多个延迟数据信号中检测起始码；以及根据信号接收质量来确定偏移延迟时间，其中信号接收质量针对每个不同延迟时间的正常检测到的起始码的数量来确定。
该方法还可以包括接收从MIPI D-HY分离的LP信号并对接收到的分组的数目进行计数。
从多个延迟数据信号检测起始码可以包括执行(a)从多个延迟数据信号中选择信号并输出所选择的信号，其中所选择的信号是根据偏移控制信号延迟NΔT的高速数据信号；(b)将输出的延迟了NΔt的串行数据信号转换成并行数据，以及(c)接收并行数据并检测起始码，其中对于N从0到n(n是自然数)针对预定评价时间顺次重复步骤(a)、(b)和(c)。
从多个延迟数据信号中检测起始码可以包括在预定时间内重复执行以下步骤：接收多个延迟数据信号并将串行数据信号转换为并行数据信号；从转换的并行数据信号中检测起始码；并且增加与检测起始码的并行数据信号相对应的延迟时间的检测起始码的数量。
该方法还可以包括对于确定的偏移延迟时间获得的分组数据执行ECC(纠错码)或CRC(循环冗余校验)验证。
效果
根据本公开文本，能够自动补偿MIPI D-PHY接收系统中的数据信号和时钟信号之间的偏移。
附图说明
图1是用于说明MIPI D-PHY中的信号模式的示意图。
图2是示出MIPI D-PHY的模拟PHY块的图。
图3是用于说明MIPI分组格式的示意图。
图4是表示本公开文本的实施方式的自动偏移补偿装置的结构的框图。
图5是用于说明根据本公开文本的实施例的根据延迟时间顺序地获得信号接收质量的自动偏移补偿装置的框图。
图6是用于说明图5中所示的自动偏移补偿装置的操作的流程图。
图7是用于说明根据本公开文本的另一实施例的用于相对于每个延迟时间同时获得信号接收质量的自动偏移补偿装置的框图。
图8是用于说明图7中所示的自动偏移补偿装置的操作的流程图。
具体实施方式
此后，将参照附图详细描述本公开文本的实施例，使得本领域技术人员可以容易地执行本公开文本。
图3是用于说明MIPI分组格式的示意图。
参考图3，MIPI信号具有LPS(低功率状态)和发送实际分组数据的LPS之间的HS段。MIPI分组可以分为两种：一个是由32位分组报头、分组数据、16位分组页脚组成的类型；另一个是由32位短分组组成的类型。在两种分组类型中，在HS段中具有起始码数据值的SoT(发送开始)始终位于分组的起始位置，并以相同的数据值发送。因此，可以预测在相同位置已知的起始码数据值。
此外，基于LP段的状态能够准确地计数所发送的分组的数量。如图1所示，发送的MIPI信号是与HS信号组合的LP信号的形式。如图2中所示，在MIPI D-PHY的模拟PHY中，MIPI信号Dp和Dn被接收并分离为LP数据信号(LP_DATAp和LP_DATAn)和高速(HS)数据信号(HS_DATA)。
HS_DATA信号具有双数据速率传输方法，其在MIPI时钟的一个时钟发送两个数据，其中MIPI时钟在几百MHz或更高的频率下操作。
LP数据信号是以几MHz或更小的频率工作的信号，在图1的信号波形中，LP信号的状态被简单显示为LP-11、LP-01和LP-00重复的三种状态。
LP-11是LP段，即LP-11是不发送HS数据的段，LP_DATAp和LP_DATAn信号分别为“1”(高电平)。这也被称为停止(STOP)状态。LP-01是从LP段通知HS段的条目，且LP_DATAp为“0”(低电平)，且LP_DATAn为“1”(高电平)的状态。
LP-00是通知HS数据发送部的状态，且LP_DATAp和LP_DATAn信号分别为“0”(低电平)。在本节中，在发送一个数据分组之后，状态改变为LP-11(即，停止状态)，使得可以准确地确定在特定时间内已经接收到多少个数据分组。
如上所述，根据本公开的自动偏移补偿装置可以通过利用基于MIPI信号中位于分组的起始位置的LP段的状态和SoT(起始码)能够被精确计数的传输分组的数量来自动补偿偏移。
下面，将更详细地描述根据本公开的自动偏移补偿装置。
图4是表示本公开的实施方式的自动偏移补偿装置的结构的框图。
参考图4，自动偏移补偿装置可以包括偏移调整部110、串行-并行转换部120、起始码计数部130、控制部140、低速信号接收部150、分组开始检测部160和分组计数部170。
对于每个延迟步骤，偏移调整部110可以输出从彼此具有不同的延迟时间的MIPI信号分离的高速数据信号HS_DATA。因此，偏移调整部110可以包括用于将输入信号延迟预定时间ΔT并输出延迟信号的多个偏移延迟模块(未示出)。多个偏移延迟模块可以串联连接。高速数据信号HS_DATA顺序穿过多个偏移延迟模块，并且每当其经过偏移延迟模块时通过将延迟时间增加ΔT来输出。
例如，当偏移调整部110由串联连接的n个偏移延迟模块组成时，偏移调整部110接收高速数据信号HS_DATA，并延迟该信号，使得对于每个延迟步骤N(N＝0,1,2，n-1，n)，具有彼此不同延迟时间的(n+1)个延迟数据信号分别以延迟时间‘0',‘ΔT',‘2ΔT',...,‘(n-1)ΔT',和‘nΔT’而输出。
串行-并行转换部120接收作为串行数据输入的延迟数据信号，将延迟数据信号以字节为单位转换为并行数据，并输出已转换的数据。由于MIPI信号作为1位信号被串行发送，所以需要以字节(即8位)的单元对于数据进行处理。因此，根据本公开的串行-并行转换部120顺序地接收1位高速数据信号HS_DATA，并将其转换为1字节并行数据。
起始码计数部130可以从串行-并行转换部120输出的延迟数据信号中检测出起始码。起始码计数部130可以对于延迟时间“0”，“Δt”，“2Δt”，...，“(n-1)Δt”，“nΔt”中的每一个的检测起始码的数量进行计数。
例如，对于通常检测起始码的延迟数据信号的延迟时间(或对于与该延迟时间的延迟步骤)，当从包括1字节单位并行数据的分组的报头部正常检测到与十六进制数“B8”相对应的起始码时，起始码计数部130增加检测起始码的数量。当然，当起始码值与系统中的“B8”不同地进行定义时，可以检测出这种不同定义的起始码值。当没有检测到起始码或者在除了分组的开始位置之外的部分中检测到起始码时，将起始码检测视为失败，并且不计数检测起始码的数量。
低速信号接收部150接收从MIPI信号分离的低速数据信号(LP_DATAp和LP_DATAn)，并将其传送到分组开始检测部160。
分组开始检测部160可以分析重复LP-11、LP-01和LP-00的低速数据信号(LP_DATAp和LP_DATAn)的三种状态之间的特定状态，并将分析出的状态发送到分组计数部170。
每当从分组开始检测部160传送三个状态LP-11、LP-01和LP-00的特定状态时，分组计数部170可以对于接收到的分组的数量进行计数并将其传送到控制部140。
例如，每当在低速数据信号中检测到LP-01状态时，分组开始检测部160可以将LP-01状态传送到分组计数部170，使得分组计数部170计数收到分组的数量。当然，另一个实施例也是可能的，其中在每次检测到LP-11或LP-00状态时都对接收到的分组的数量进行计数。
控制部140可以基于通过将检测起始码(S)的数量除以每个延迟步骤的接收分组数(P)而获得的起始码接收率(S/P)来评价信号接收质量。此外，控制部140可以基于与具有最高接收率的延迟步骤相对应的延迟时间(即，最佳信号接收质量)来确定偏移延迟时间。
或者，控制部140可以比较每个延迟步骤的检测起始码的数量，并且基于与检测到最大数量的起始码的延迟步骤相对应的延迟时间来确定偏移延迟时间。当然，在这种情况下，对于每个延迟步骤，在接收到的相同数量的分组时，比较检测起始码的计数数量。
根据本公开的实施例，通过使用纠错码(ECC)或循环冗余校验(CRC)评价接收到的分组中存在或不存在错误，以及通过应用使用检测起始码的数量而确定的偏移延迟时间，也可以重新验证先前基于检测起始码的数量所确定的偏移延迟时间。
控制部140可以通过以最终确定的偏移延迟时间设置偏移调整部110来自动执行偏移补偿。
可以设想两种方法用于在自动偏移补偿装置中获得每个延迟步骤的信号接收质量的方法。
第一种方法是顺序获得每个延迟步骤的信号接收质量，第二种方法是对于每个延迟步骤同时获得信号接收质量。
图5是用于说明根据本公开的实施例的根据延迟时间顺序地获得信号接收质量的自动偏移补偿装置的框图。
参考图5，除了图4所示的组件之外，自动偏移补偿装置还可以包括信号选择部115。
偏移调整部110可以包括多个偏移延迟模块111_1,111_2，...，111_n-1和111_n。多个偏移延迟模块111_1,111_2，...，111_n-1和111_n可以串联连接。
除了没有延迟时间立即输出高速数据信号HS_DATA之外，偏移调整部110还输出高速数据信号HS_DATA由于顺序通过多个偏移延迟模块111_1,111_2，...，111_n-1和111_n而延迟的延迟数据信号。在该示例中，延迟数据信号还包括高速数据信号HS_DATA，其是立即输出而没有延迟时间'0'(即没有延迟时间)的信号。
信号选择部115选择从偏移调整部110输出的多个延迟数据信号中的一个。更具体地，信号选择部115选择与从控制部140输出的偏移控制信号对应的延迟步骤的延迟数据信号，并输出所选择的信号。例如，当输入与延迟步骤“0”相对应的偏移控制信号时，信号选择部115选择高速数据信号HS_DATA并输出所选择的信号。当输入与延迟步骤“n”相对应的偏移控制信号时，信号选择部115可以选择与高速数据信号HS_DATA相比延迟nΔt从偏移延迟模块111_n输出的信号，并输出所选信号。
此后，将参考图6详细描述图5所示的自动偏移补偿装置的操作。
图6是用于说明图5中所示的自动偏移补偿装置的操作的流程图。
首先，在S605中，控制部140将自动偏移补偿装置设置为初始状态。接收分组数(P)、检测起始码数(S)和延迟步骤设置值(D)可以分别设置为“0”。同时，自动倾斜补偿装置可以具有针对每个延迟步骤预先设置的接收质量评价时间。在另一实施例中，可以设置接收质量评价分组的数量而不是接收质量评价时间。
当自动偏移补偿装置在S610接收到MIPI信号时，分组计数部170在S615中基于从MIPI信号分离的LP信号的状态对于接收到的分组数量进行计数。当在S615处LP信号状态为“LP-01”时，接收到的分组的数量(P)可以增加“1”。
同时，当偏移调整部110接收到从MIPI信号分离的高速数据信号HS_DATA并输出彼此具有不同延迟时间的多个延迟数据信号(“0”，“Δt”，“2Δt”，...，“(n-1)ΔT”，“nΔt”)时，信号选择部115选择具有与当前设置的延迟步骤设置值D对应的延迟时间的延迟数据信号，并在S617处输出所选择的信号。由于延迟步骤设置值D初始设置为“0”，所以选择并输出高速数据信号HS_DATA，每当延迟步骤设置值D增加1时，选择并输出与其对应的延迟数据信号。
接着，在S620处，串行-并行转换部120将从信号选择部115输出的延迟数据信号转换为并行数据。
在S625中，起始码计数部130然后从信号选择部115输出的延迟数据信号中检测起始码。
当在S625中正常地检测到起始码时(是)，在S630起始码计数部130将起始码计数S增加“1”。
接下来，在S635，当LP信号的状态变为“LP-11”时，在S640控制部140确定是否已经经过每个延迟步骤的评价时间。在S640中，当没有经过延迟步骤的相应评价时间时(否)，重复S610至S635的操作。例如，当评价时间设置为10μs时，对于相应的延迟步骤，检测起始码的数量和接收的分组的数量被计数10μs。每个延迟步骤的评价时间应被设置为能够接收到至少一个分组的持续时间。如果每个延迟步骤的评价时间设置得更长，则针对更多接收的分组检测起始码，因此可靠性变高，但评价时间变长。如果将每个延迟步骤的评价时间设置得较短，则存在可靠性降低的问题，而评价所需的总时间变短。因此，可以根据需要适当地设置每个延迟步骤的评价时间。同时，如下的实施例也是可行的：对于相应的延迟步骤计数检测起始码的数量直至接收到预定数量的分组。例如，当评价分组的数量被设置为10时，可以重复S610至S635的操作，直到对应的延迟步骤的接收分组数为10。
同时，在S640中，当已经过去相应的延迟步骤的评价时间时(是)，在S645，控制部140可以针对相应的延迟步骤基于检测起始码的数量与接收到的分组数量的比率来计算信号接收质量评价值。
接下来，在S650中，当未完成整个延迟步骤的质量评价时(否)，控制部140将延迟步骤设置值D增加“1”，并且在S655中，将检测起始码的数量(S)和接收到的分组数量(P)返回到“0”。
当通过重复S610至S655的操作在S650完成整个延迟步骤的质量评价时(是)，在S660中，控制部140根据检测起始码的数量与接收到的分组的数量的比率来确定每个延迟步骤的通过信号接收质量评价的偏移延迟时间。
接下来，在S665，还可以通过二次评价基于在S660使用ECC(纠错码)或CRC(循环冗余校验)等获得的分组数据中是否存在错误，来重新验证先前基于检测起始码的数量所确定的偏移延迟时间。
最后，在S670处，控制部140将通过ECC和/或CRC等完成错误评价的偏移延迟时间应用于偏移补偿部110来接收MIPI分组数据。
图7是用于说明根据本公开的另一实施例的用于相对于每个延迟时间同时获得信号接收质量的自动偏移补偿装置的框图。
参考图7所示，除了图4所示的部件之外，自动偏移补偿装置还可以包括信号选择部115。
偏移调整部110可以具有与图5所示的相同的配置。
串行-并行转换部120可以包括并行布置的多个并行到串行转换部121_0,121_1,121_2，...，121_n-1和121_n。
多个串行-并行转换部121_0,121_1,121_2，...，121_n-1和121_n被输入高速数据信号HS_DATA以及它通过多个偏移延迟模块111_1，111_2，...，111_n-1，111_n时延迟时间增加Δt的延迟数据信号，并将接收到的信号转换为并行数据，并输出经转换的数据。
起始码计数部130可以包括并行布置的多个起始码计数器131_0，131_1，131_2，...，131_n-1，131_n。
当输出在多个串行-并行转换部121_0,121_1,121_2，...，121_n-1和121_n中被转换为并行数据的延迟数据信号时，多个起始码计数器131_0,131_1,131_2，...，131_n-1和131_n检测并计数来自延迟数据信号的起始码。
信号选择部115从控制部140接收偏移控制信号，并输出根据偏移延迟时间进行延迟的高速数据信号的偏移补偿数据信号。
图8是用于说明图7中所示的自动偏移补偿装置的操作的流程图。
参考图8所示，首先，在S805，控制部140将自动偏移补偿装置设置为初始状态。接收到的分组的数量(P)和每个延迟步骤的检测起始码的数量(SN)可以分别设置为“0”。同时，自动偏移补偿装置可以具有预先设置的接收质量评价时间。在另一实施例中，可以设置接收质量评价分组的数量而不是接收质量评价时间。
在S810中，当自动偏移补偿装置接收到MIPI信号时，在S815，分组计数部170基于从MIPI信号分离的LP信号的状态对于接收分组的数量进行计数。在S815处，当LP信号状态为“LP-01”时，接收到的分组的数量(P)可以增加“1”。
同时，偏移调整部110接收从MIPI信号分离的高速数据信号HS_DATA，并在817，输出具有彼此不同延迟时间的多个延迟数据信号(“0”，“Δt”，“2Δt”，...，“(n-1)ΔT”，“nΔt”)。
接着，多个串行-并行转换部121_0,121_1,121_2，...，121_n-1和121_n分别在S820将从偏移调整部110输出的多个延迟数据信号转换为并行数据。
在S825，对于每个延迟步骤，多个起始码计数器131_0,131_1,131_2，...，131_n-1和131_n分别检测从多个串行-并行转换部121_0,121_1,121_2,1输出的多个延迟数据信号的起始码。
在S830，当从与特定延迟步骤对应的延迟数据信号正常地检测到起始码时，与相应的延迟步骤对应的起始码计数器131_0，131_1，131_2，...，131_n-1，131_n将起始码计数增加'1'，。
接着，在S835，当LP信号的状态变为“LP-11”时，在S640控制部140确定是否已经经过评价时间。在S840中，当没有经过评价时间时(否)，重复S810至S835的操作。例如，当评价时间设置为10μs时，将S810至S835的操作重复10μs，其中对于每个延迟步骤对于检测起始码的数量进行计数。同时，在另一实施例中，可以对于每个延迟步骤计数检测起始码的数量直至接收到预定数量的分组。例如，当评价分组的数量被设置为10时，可以重复S810至S835的操作，直到接收分组数为10。
同时，在840，当经过评价时间时(是)，在S845中控制部140根据每个延迟步骤的检测起始码的数量来确定通过信号接收质量评价的偏移延迟时间。
接着，在S850，还可以通过二次评价基于在S845使用ECC(纠错码)或CRC(循环冗余校验)等获得的分组数据中是否存在错误，来重新验证先前基于检测起始码的数量所确定的偏移延迟时间。
最后，在S855处，将通过ECC和/或CRC等完成错误评价的偏移延迟时间应用于偏移补偿部110，控制部140接收MIPI分组数据。
本公开的实施例包括具有执行各种计算机实现的操作的程序指令的计算机可读介质。该介质记录用于执行上述偏移自动补偿方法的程序。介质可以单独地或组合地包括程序指令、数据文件、数据结构等。这种介质的实例包括：诸如硬盘、软盘和磁带的磁介质，诸如CD和DVD的光学记录介质，磁光介质和用于存储和执行程序指令的硬件设备，例如ROM、RAM、闪速存储器等。此外，这种介质可以是诸如光学或金属线、波导等的传输介质，包括传输用于指定程序指令、数据结构等的信号的载波。程序指令的示例不仅包括诸如编译器生成的机器语言代码，还包括可由使用解释器的计算机执行的高级语言代码等。
虽然已经参照本发明的示例性实施例具体示出和描述了本发明，但是应当理解，本发明不限于所公开的实施例，而是旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (11)

1.一种用于偏移延迟补偿的装置，其特征在于，包括：
偏移调整部，其用于接收高速数据信号并输出具有彼此不同延迟时间的多个延迟数据信号；
起始码检测部，其用于从所述多个延迟数据信号中检测起始码；
控制部，其用于根据针对每个不同延迟时间的正常检测到的起始码的数量而确定的信号接收质量来确定偏移延迟时间；以及
分组开始检测部，其用于接收从MIPID-PHY分离的LP信号，并对于接收到的分组的数量进行计数，
所述分组开始检测部接收从所述MIPID-PHY分离出的LP信号，并且通过基于LP信号的状态检测所述分组的开始位置来对于所设置的质量评价时间中的每一个所接收的分组的数量进行计数，并且
通过使用正常检测到的起始码的数量和针对每个质量评价时间所接收并且计数的接收的分组的数量来获得信号接收质量。
2.根据权利要求1所述的用于偏移延迟补偿的装置，其特征在于，
所述偏移调整部包括：
多个偏移延迟模块，其用于将输入信号延迟ΔT并输出延迟的信号；
所述多个偏移延迟模块串联连接，并且
所述多个偏移延迟模块中的第n个偏移延迟模块将接收到的高速数据信号延迟nΔt并输出延迟的信号。
3.根据权利要求2所述的用于偏移延迟补偿的装置，其特征在于，
还包括信号选择部，其用于根据偏移控制信号选择从所述偏移调整部输出的所述多个延迟数据信号中的一个延迟数据信号，并输出所选择的信号。
4.根据权利要求3所述的用于偏移延迟补偿的装置，其特征在于，
还包括：串行-并行转换部，其用于将从信号选择部输出的作为串行数据的延迟数据信号转换成以字节为单位的并行数据，并输出所转换的信号，并且
起始码检测部从串行-并行转换部所输出的以字节为单元的并行数据中检测起始码。
5.根据权利要求2所述的用于偏移延迟补偿的装置，其特征在于，
还包括多个串行-并行转换部，其用于分别从所述偏移调整部接收作为串行数据输出的多个延迟数据信号作为输入，并将所输入的信号转换为以字节为单位的并行数据并输出经转换的信号，并且
起始码检测部包括多个起始码计数器，其用于分别输入从多个串行-并行转换部输出的以字节为单元的并行数据，并检测起始码。
6.根据权利要求5所述的用于偏移延迟补偿的装置，其特征在于，
还包括信号选择部，其用于根据偏移控制信号选择从所述多个串行-并行转换部输出的数据信号中的一个数据信号，并输出所选择的信号。
7.根据权利要求3或6所述的用于偏移延迟补偿的装置，其特征在于，
所述控制部对于利用所确定的偏移延迟时间而获得的分组数据执行ECC或CRC验证。
8.一种用于偏移延迟补偿的方法，其特征在于，包括：
接收高速数据信号并输出具有彼此不同延迟时间的多个延迟数据信号；
从所述多个延迟数据信号中检测起始码；
基于针对每个不同延迟时间的正常检测到的起始码的数量所确定的信号接收质量来确定偏移延迟时间；
接收从MIPID-PHY分离的LP信号并对接收到的分组的数量进行计数；
接收从MIPID-PHY分离的LP信号，并且通过基于LP信号的状态来检测分组的开始位置来对设置的质量评价时间中的每一个所接收的分组数进行计数；以及
通过使用正常检测到的起始码的数量和每个质量评价时间接收并且计数的接收的分组的数量来获得信号接收质量。
9.根据权利要求8所述的用于偏移延迟补偿的方法，其特征在于，
从所述多个延迟数据信号中检测起始码包括执行以下步骤：
(a)从多个延迟数据信号中选择信号并输出所选择的信号，其中所选择的信号是根据偏移控制信号延迟NΔT的高速数据信号；
(b)将输出的延迟NΔt的串行数据信号转换为并行数据，
(c)接收并行数据并检测起始码，其中
对于N从0到n，在预定的评价时间内依次重复步骤(a)、(b)和(c)，其中n是自然数。
10.根据权利要求9所述的用于偏移延迟补偿的方法，其特征在于，
从所述多个延迟数据信号中检测起始码包括在预定时间内重复执行以下步骤：
接收多个延迟数据信号并将串行数据信号转换为并行数据信号；
从转换的并行数据信号中检测起始码；以及
增加与检测起始码的并行数据信号相对应的延迟时间的检测起始码的数量。
11.根据权利要求9或10所述的用于偏移延迟补偿的方法，其特征在于，
还包括对所确定的偏移延迟时间获得的分组数据执行ECC或CRC验证。
CN201680017487.1A 2015-04-22 2016-04-05 用于自动偏移补偿的方法和装置 Active CN107431614B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020150056839A KR101671018B1 (ko) 2015-04-22 2015-04-22 스큐 자동 보정 방법 및 장치
KR10-2015-0056839 2015-04-22
PCT/KR2016/003533 WO2016171414A1 (ko) 2015-04-22 2016-04-05 스큐 자동 보정 방법 및 장치

Publications (2)

Publication Number Publication Date
CN107431614A CN107431614A (zh) 2017-12-01
CN107431614B true CN107431614B (zh) 2020-07-28

Family

ID=57144470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680017487.1A Active CN107431614B (zh) 2015-04-22 2016-04-05 用于自动偏移补偿的方法和装置

Country Status (5)

Country Link
US (1) US10313100B2 (zh)
JP (1) JP6507259B2 (zh)
KR (1) KR101671018B1 (zh)
CN (1) CN107431614B (zh)
WO (1) WO2016171414A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108073539A (zh) * 2017-12-27 2018-05-25 上海集成电路研发中心有限公司 一种mipi接口的d-phy电路
KR102022795B1 (ko) * 2018-05-04 2019-09-18 (주)이즈미디어 데이터 시작점 자동 측정 방법 및 시스템
KR102428498B1 (ko) * 2018-10-26 2022-08-04 매그나칩 반도체 유한회사 스위칭 노이즈를 감소시킬 수 있는 수신 장치 및 이를 포함하는 전송 시스템
KR20220167851A (ko) 2021-06-14 2022-12-22 삼성디스플레이 주식회사 송수신 장치 및 그 구동 방법
KR20220167849A (ko) 2021-06-14 2022-12-22 삼성디스플레이 주식회사 송수신기 및 그 구동 방법
KR20230059952A (ko) * 2021-10-26 2023-05-04 삼성디스플레이 주식회사 데이터 전송 방법
CN114094996B (zh) * 2021-11-09 2024-07-23 成都海光微电子技术有限公司 一种校准电路、校准方法、接口和相关设备
CN114185828B (zh) * 2021-12-08 2024-02-06 联芸科技(杭州)股份有限公司 串行通信装置及在其中去除数据时钟偏斜的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143652A2 (en) * 2000-04-07 2001-10-10 Nokia Mobile Phones Ltd. Apparatus and method for reducing multipath components associated with a received CDMA signal, in particular for GPS receivers
CN101847134A (zh) * 2010-01-19 2010-09-29 敦泰科技(深圳)有限公司 基于移动行业处理器接口mipi协议接口装置
CN102270011A (zh) * 2010-06-04 2011-12-07 智微科技股份有限公司 校准多个数据信道的数据传输时序的时序校准电路及时序校准方法
CN103475841A (zh) * 2013-09-25 2013-12-25 武汉精立电子技术有限公司 Lvds视频信号转换为8lane左右分屏mipi视频信号方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07311735A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd データ転送装置
KR100604792B1 (ko) * 1999-09-21 2006-07-26 삼성전자주식회사 송신장치와 수신장치를 구비하는 광 전송 시스템
US7209178B1 (en) * 1999-09-21 2007-04-24 Samsung Electronics, Co., Ltd. Optical transfer system having a transmitter and a receiver
US20020093994A1 (en) * 2000-12-30 2002-07-18 Norm Hendrickson Reverse data de-skew method and system
JP3891841B2 (ja) * 2002-01-07 2007-03-14 富士通株式会社 伝送システム
JP2004127147A (ja) * 2002-10-07 2004-04-22 Hitachi Ltd デスキュー回路およびそれを用いたディスクアレイ制御装置
JP4467233B2 (ja) * 2002-12-24 2010-05-26 株式会社日立製作所 位相調整装置、位相調整方法および高速並列信号用スキュー補正装置
JP2004236019A (ja) * 2003-01-30 2004-08-19 Agilent Technol Inc スキュー調整方法およびスキュー調整装置、ならびに、スキュー調整機能を備えたデータ伝送システム
JP4718933B2 (ja) * 2005-08-24 2011-07-06 富士通株式会社 並列信号のスキュー調整回路及びスキュー調整方法
KR101442173B1 (ko) * 2008-02-15 2014-09-18 삼성전자주식회사 데이터 송수신 시스템 및 에러 교정 방법
WO2009108562A2 (en) * 2008-02-25 2009-09-03 Rambus Inc. Code-assisted error-detection technique
FR2933263A1 (fr) 2008-06-30 2010-01-01 Thomson Licensing Methode de reception de flux de donnees et methode d'emission correspondante
US8878792B2 (en) * 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
JP5786427B2 (ja) 2011-04-13 2015-09-30 富士通株式会社 スキュー低減方法および光伝送システム
US8886988B2 (en) 2011-05-19 2014-11-11 Novatek Microelectronics Corp. Method of calibrating signal skews in MIPI and related transmission system
WO2013023652A2 (de) 2011-08-16 2013-02-21 Silicon Line Gmbh Schaltungsanordnung und verfahren zum uebertragen von signalen
JP2013055502A (ja) * 2011-09-05 2013-03-21 Ricoh Co Ltd シリアル通信回路
KR101893185B1 (ko) * 2012-02-20 2018-08-29 에스케이하이닉스 주식회사 반도체 장치의 데이터 출력 타이밍 제어 회로
JP5971113B2 (ja) * 2012-12-26 2016-08-17 富士通株式会社 差動信号スキュー調整方法および送信回路
JP6068193B2 (ja) * 2013-02-28 2017-01-25 シナプティクス・ジャパン合同会社 受信装置及び送受信システム
US8817184B1 (en) * 2013-07-12 2014-08-26 Samsung Display Co., Ltd. Point to multi-point clock-forwarded signaling for large displays
US9355054B2 (en) * 2014-01-07 2016-05-31 Omnivision Technologies, Inc. Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links
KR102166908B1 (ko) * 2014-02-13 2020-10-19 삼성전자주식회사 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
JP6372202B2 (ja) * 2014-07-07 2018-08-15 ソニー株式会社 受信装置、送信装置、および通信システム
US10341145B2 (en) * 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143652A2 (en) * 2000-04-07 2001-10-10 Nokia Mobile Phones Ltd. Apparatus and method for reducing multipath components associated with a received CDMA signal, in particular for GPS receivers
CN101847134A (zh) * 2010-01-19 2010-09-29 敦泰科技(深圳)有限公司 基于移动行业处理器接口mipi协议接口装置
CN102270011A (zh) * 2010-06-04 2011-12-07 智微科技股份有限公司 校准多个数据信道的数据传输时序的时序校准电路及时序校准方法
CN103475841A (zh) * 2013-09-25 2013-12-25 武汉精立电子技术有限公司 Lvds视频信号转换为8lane左右分屏mipi视频信号方法

Also Published As

Publication number Publication date
WO2016171414A1 (ko) 2016-10-27
KR101671018B1 (ko) 2016-10-31
JP2018513603A (ja) 2018-05-24
CN107431614A (zh) 2017-12-01
US20180041330A1 (en) 2018-02-08
JP6507259B2 (ja) 2019-04-24
US10313100B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
CN107431614B (zh) 用于自动偏移补偿的方法和装置
JP2641999B2 (ja) データ・フォーマット検出回路
US9104822B2 (en) Signal transmission method for USB interface and apparatus thereof
CN101771636A (zh) 自适应均衡装置及方法
US8045667B2 (en) Deserializer and data recovery method
CN106918730A (zh) 一种数字示波器及其多通道信号同步方法
JP5595526B2 (ja) 通信インターフェイス装置、空気調和機、通信制御方法、及びプログラム
CN113098518B (zh) 一种带编解码的固定延时串行收发器及控制方法
US8687681B2 (en) Receiver and signal testing method thereof
TW201318351A (zh) 校正裝置與校正方法
US7342984B1 (en) Counting clock cycles over the duration of a first character and using a remainder value to determine when to sample a bit of a second character
US20130093608A1 (en) Signal processing apparatus and signal processing method thereof
US8175194B2 (en) Signal receiving apparatus and signal processing method
US7375561B2 (en) Timing adjustment circuit and method thereof
US20080168338A1 (en) Parity error detecting circuit and method
US20240267267A1 (en) Signal transmission and reception system, reception device, and reception method
JP5418035B2 (ja) 直列信号の受信装置、直列信号の受信方法、直列伝送システムおよび画像形成装置
JP4078557B2 (ja) 通信装置及び方法
JP5298143B2 (ja) 判定帰還型自動等化器評価装置および判定帰還型自動等化器評価方法
KR20240138909A (ko) 아이 마진 테스트 방법 및 이를 기반으로 테스트 동작을 수행하는 전자 장치
JP2011186791A (ja) Ｕｓｂハブ及びｕｓｂハブの制御方法
JP4899884B2 (ja) 通信機能を有する装置および調整プログラム
KR100684564B1 (ko) 프레임 동기화 방법, 장치 및 이를 위한 기록매체
JP2008271107A (ja) トレーナー装置およびトレーニング方法
KR20160097871A (ko) 고속직렬데이터수신장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant