JP2018513603A - スキュー自動補正方法および装置 - Google Patents

スキュー自動補正方法および装置 Download PDF

Info

Publication number
JP2018513603A
JP2018513603A JP2017548903A JP2017548903A JP2018513603A JP 2018513603 A JP2018513603 A JP 2018513603A JP 2017548903 A JP2017548903 A JP 2017548903A JP 2017548903 A JP2017548903 A JP 2017548903A JP 2018513603 A JP2018513603 A JP 2018513603A
Authority
JP
Japan
Prior art keywords
signal
skew
data
start code
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017548903A
Other languages
English (en)
Other versions
JP6507259B2 (ja
Inventor
ソン オ イム
ソン オ イム
Original Assignee
イズメディア カンパニー リミテッド
イズメディア カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イズメディア カンパニー リミテッド, イズメディア カンパニー リミテッド filed Critical イズメディア カンパニー リミテッド
Publication of JP2018513603A publication Critical patent/JP2018513603A/ja
Application granted granted Critical
Publication of JP6507259B2 publication Critical patent/JP6507259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033Correction by delay
    • H04L7/0041Delay of data signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033Correction by delay
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/048Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本発明は、スキュー自動補正方法および装置に関し、本発明に係る装置は、高速データ信号を受信し、互いに異なる遅延時間を有する複数の遅延データ信号を出力するスキュー調整部、複数の遅延データ信号で開始コードを検出する開始コード検出部、および互いに異なる遅延時間毎に正常検出された開始コードの個数に基づいて決定される信号受信品質によりスキュー遅延時間を決定する制御部を含む。MIPI D−PHYで分離されたLP信号を受信し、受信パケット数をカウントするパケット開始検出部をさらに含むことができ、前記パケット開始検出部は、MIPI D−PHYで分離されたLP信号を受信し、LP信号状態によってパケットの開始位置を検出して設定された品質評価時間ごとに受信されるパケットの数をカウントし、前記信号受信品質は、前記正常検出された開始コードの個数および前記品質評価時間ごとに受信されてカウントされた受信パケット数を利用して求められる。本発明によれば、MIPI D−PHY受信システムでデータ信号とクロック信号との間のスキューを自動で補正することができる。

Description

本発明は、スキュー自動補正方法および装置に関し、さらに詳細には、MIPI D−PHY受信システムにおいてデータ信号とクロック信号との間のスキューを自動で補正する方法および装置に関する。
近年、モバイル機器は、速い速度で性能が向上しており、様々な機能と性能の構成要素が結合されるにつれて、これらの間に適切なインターフェースに対する協力が必要となってきている。MIPIは、「Mobile Industry Processor Interface」の略称であり、モバイル機器を構成するそれぞれの構成要素の間のインターフェースを規定するために設立されている。
MIPIでは、モバイル機器の内部デバイス間のインターフェースのためにシリアル方式を主に用いる。シリアル方式を用いてハードウェアの構成を単純化し、高速のインターフェースを可能とするためにディファレンシャルペア方式を利用する。MIPIで用いるこのようなディファレンシャルペア方式のシリアルインターフェースは二つあり、D−PHYとM−PHYがある。D−PHYは、主にカメラやLCDディスプレイのために用いられ、M−PHYは、WiFiのようなより高速のインターフェースのための用途に用いられる。
図1は、MIPI D−PHYで信号モードを説明するために提供される図であり、図2は、MIPI D−PHYのAnalog−PHYブロックを例示した図である。
図1に例示したように、MIPI D−PHY仕様では、一つの物理的ラインを用いて、LP(Low Power)モードとHS(High Speed data)モードの二つのモードが混用され、変更されながら信号が伝送される。
MIPI D−PHY仕様では、LP(Low Power)区間とHS(High Speed data)区間が正確に区分されており、図2に例示したように、MIPI D−PHYでは、混合されている信号がそれぞれLP信号とHS信号とに分離される。
ところが、MIPI伝送速度が高くなるにつれ、伝送端での線路長さ、インピーダンスマッチングなどの環境によって、クロックと各データ信号ラインの伝送遅延がそれぞれの信号ごとに一様ではない問題がある。これによって、受信端では、MIPIデータを受信するにあたって、誤ったデータを受信する問題が浮上している。
MIPI D−PHY仕様でLP信号は、スキューを補正する必要なく遅い区間であり、LP信号の状態によってHS区間の伝送されるパケットデータが始まりか終わりかを正確に確認可能である。これに対し、実際パケットデータが伝送されるHS区間は、高速のパケットデータが伝送される区間であり、クロック信号と各データ信号のスキュー差がある場合、正常なパケットデータで受信不可能であるため、スキュー補正が必ず必要となる。
一般的に、MIPI(Mobile Industry Processor Interface) D−PHY受信システムでは、データ信号とクロック信号との間のスキュー(SKEW)を補正するために、送信端あるいは受信端において手動でそれぞれの信号のスキューを補正する方法を用いている。
MIPI D−PHY 1.2仕様からは、高速伝送でのこのようなスキュー問題を解決するために、送信端でデスキュー(DESKEW)するためのパターンデータをMIPIパケットごとに含めて伝送することにより、受信端で該当パターンデータを受信後、評価過程を経てリアルタイムでスキューを自動補正する機能を含んでいる。
しかし、MIPI D−PHY 1.2のデスキュー機能を支援しないMIPIシステムでは、スキューを補正することができないか、または手動で補正しなければならない不便さがある。また、送信端でスキューを調整して補正する方法と、受信端でクロック信号やデータ信号のスキューを毎回手動で調整する方法もまた、各伝送信号端によって定義されたスキューステップ数により毎回一ステップずつ調節して毎回受信データの異常有無をチェックしなければならない面倒さがあり、正常なデータを受信するまで相当な時間が必要となる不便さがあった。
従って、本発明が解決しようとする技術的課題は、MIPI D−PHY受信システムでデータ信号とクロック信号との間のスキューを自動で補正する方法および装置を提供することである。
上述の技術的課題を解決するための本発明の一実施例に係るスキュー自動補正装置は、高速データ信号を受信し、互いに異なる遅延時間を有する複数の遅延データ信号を出力するスキュー調整部、前記複数の遅延データ信号で開始コードを検出する開始コード検出部、および前記互いに異なる遅延時間毎に正常検出された開始コードの個数に基づいて決定される信号受信品質によりスキュー遅延時間を決定する制御部を含む。
前記装置は、MIPI D−PHYで分離されたLP信号を受信し、受信パケット数をカウントするパケット開始検出部をさらに含むことができる。
前記パケット開始検出部は、MIPI D−PHYで分離されたLP信号を受信し、LP信号状態によってパケットの開始位置を検出して設定された品質評価時間毎に受信されるパケットの数をカウントし、前記信号受信品質は、前記正常検出された開始コードの個数および前記品質評価時間毎に受信されてカウントされた受信パケット数を利用して求められ得る。
前記スキュー調整部は、入力信号をΔtだけ遅延させて出力する複数個のスキュー遅延モジュールを含み、前記複数個のスキュー遅延モジュールは、直列連結されており、前記複数個のスキュー遅延モジュールの中でn番目のスキュー遅延モジュールは、前記受信された高速データ信号をnΔtだけ遅延させて出力することができる。
前記装置は、前記スキュー調整部から出力された前記複数の遅延データ信号のうち一つをスキュー制御信号によって選択して出力する信号選択部をさらに含むことができる。
前記信号選択部から直列データで出力される遅延データ信号をバイト単位の並列データに変換して出力する直並列変換部をさらに含むことができる。
前記開始コード検出部は、前記直並列変換部から出力されるバイト単位の並列データで開始コードを検出することができる。
前記装置は、前記スキュー調整部から直列データで出力される前記複数の遅延データ信号の入力をそれぞれ受けてバイト単位の並列データに変換して出力する複数の直並列変換器をさらに含むことができる。
前記開始コード検出部は、前記複数の直並列変換器から出力されるバイト単位の並列データの入力をそれぞれ受けて開始コードを検出する複数の開始コードカウンターを含むことができる。
前記装置は、前記複数の直並列変換器から出力されるデータ信号の中で一つをスキュー制御信号により選択して出力する信号選択部をさらに含むことができる。
前記制御部は、前記決定されたスキュー遅延時間で得られるパケットデータに対し、ECC(Error Correction Code)またはCRC(Cyclic Redundancy Check)検証をすることができる。
上述の技術的課題を解決するための本発明の一実施例に係るスキュー自動補正方法は、高速データ信号を受信し、互いに異なる遅延時間を有する複数の遅延データ信号を出力するステップ、前記複数の遅延データ信号で開始コードを検出するステップ、および前記互いに異なる遅延時間毎に正常検出された開始コードの個数に基づいて決定される信号受信品質によりスキュー遅延時間を決定するステップを含む。
前記方法は、MIPI D−PHYで分離されたLP信号を受信し、受信パケット数をカウントするステップをさらに含むことができる。
前記複数の遅延データ信号で開始コードを検出するステップは、(a)前記複数の遅延データ信号の中でスキュー制御信号によって前記高速データ信号をNΔtだけ遅延させた信号を選択して出力するステップ、(b)前記NΔtだけ遅延されて出力される直列データ信号を並列データに変換するステップ、および(c)前記並列データの入力を受けて開始コードを検出するステップを予め定められた評価時間の間繰り返すことをNは0からn(nは、自然数)まで順次に遂行することができる。
前記複数の遅延データ信号で開始コードを検出するステップは、前記複数の遅延データ信号の入力を受けて直列データ信号を並列データ信号に変換するステップ、前記変換された並列データ信号で開始コードを検出するステップ、および開始コードが検出された並列データ信号に対応する遅延時間の開始コード検出個数を増加させるステップを予め定められた時間だけ繰り返して遂行することができる。
前記方法は、前記決定されたスキュー遅延時間で得られるパケットデータに対し、ECC(Error Correction Code)またはCRC(Cyclic Redundancy Check)検証をするステップをさらに含むことができる。
本発明によれば、MIPI D−PHY受信システムでデータ信号とクロック信号との間のスキューを自動で補正することができる。
MIPI D−PHYで信号モードを説明するために提供される図である。 MIPI D−PHYのAnalog−PHYブロックを例示した図である。 MIPIパケットの形態を説明するために提供される図である。 本発明の一実施例に係るスキュー自動補正装置の構成を示したブロック図である。 本発明の一実施例に係る遅延時間毎に順次に信号受信品質を求めるスキュー自動補正装置を説明するために提供されるブロック図である。 図5において例示したスキュー自動補正装置の動作を説明するために提供されるフローチャートである。 本発明の他の実施例に係る各遅延時間に対して同時に信号受信品質を求めるスキュー自動補正装置を説明するために提供されるブロック図である。 図7において例示したスキュー自動補正装置の動作を説明するために提供されるフローチャートである。
それでは、添付の図面を参考にして、本発明の実施例について、本発明の属する技術の分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
図3は、MIPIパケットの形態を説明するために提供される図である。
図3を参考にすると、MIPI信号は、LPS(Low Power State)(低電力状態)とLPSとの間に実際にパケットデータが伝送されるHS区間が位置する。MIPIパケットは、32−bitパケットヘッダ(PACKET HEADER)、パケットデータ、16−bitパケットフッタ(PACKET FOOTER)からなる場合と、32−bitショットパケット(SHORT PACKET)の二つの形態に分けられる。二つのパケット形態はいずれもHS区間で開始コードデータ値を有するSoT(Start of Transmission)(伝送パケットの開始)が常にパケットの開始箇所に位置し、同一のデータ値に伝送される。従って、同一の位置で既知の開始コードデータ値を予測することができる。
また、LP区間の状態を通して伝送されるパケットの数を正確にカウントすることができる。先に図1に例示したように、MIPI信号は、LP信号とHS信号が複合された形態で伝送される。そして、図2に例示したように、MIPI D−PHYのAnalog−PHYでDp、DnのMIPI信号が受信され、LPデータ信号であるLP_DATAp、LP_DATAnと高速(HS:High Speed)データ信号であるHS_DATAとが分離される。
HS_DATA信号は、MIPIクロック(Clock)の一クロックに二つのデータを伝送するデュアルデータレート(Dual data rate)伝送方式を有し、MIPIクロックは、数百MHz以上で動作する。
LPデータ信号は、数MHz以下で動作する信号であり、図1での信号波形でLP信号の状態を簡略に見ると、LP−11、LP−01、LP−00を繰り返す三つの状態を示すこととなる。
LP−11は、LP区間、即ち、HSデータが伝送されない区間であって、LP_DATAp、LP_DATAn信号がそれぞれ「1」(high level)である区間であり、STOP状態ともいう。LP−01は、LP区間からHS区間への進入を報知する状態であって、LP_DATApは、「0」(low level)であり、LP_DATAnは、「1」(high level)である区間である。
LP−00は、HSデータ伝送区間を報知する状態であって、LP_DATAp、LP_DATAn信号がそれぞれ「0」(low level)である区間である。この区間では、一つのデータパケットが伝送された後にLP−11、即ち、STOP状態に変わることとなるので、特定の時間内にデータパケットがいくつ受信されたかを正確に把握することができる。
本発明に係るスキュー自動補正装置は、先に説明したように、MIPI信号でパケットの開始箇所に位置するSoT(開始コード)とLP区間の状態を通して正確にカウントできる伝送パケット数を活用して自動でスキュー補正をすることができる。
以下において、本発明に係るスキュー自動補正装置についてさらに詳細に説明する。
図4は、本発明の一実施例に係るスキュー自動補正装置の構成を示したブロック図である。
図4を参考にすると、スキュー自動補正装置は、スキュー調整部110、直並列変換部120、開始コードカウント部130、制御部140、低速信号受信部150、パケット開始検出部160およびパケットカウント部170を含むことができる。
スキュー調整部110は、MIPI信号で分離された高速データ信号HS_DATAを遅延ステップ毎に互いに異なる遅延時間を有するようにして出力することができる。このために、スキュー調整部110は、入力信号を所定の時間(Δt)だけ遅延させて出力する複数個のスキュー遅延モジュール(図示しない)を含むことができる。複数個のスキュー遅延モジュールは、直列連結され得る。高速データ信号HS_DATAは、複数個のスキュー遅延モジュールを順次に通過しながらスキュー遅延モジュールを通過する度に遅延時間がΔtだけ増加されて出力される。
例えば、スキュー調整部110がn個のスキュー遅延モジュールが直列に連結されていれば、スキュー調整部110は、高速データ信号HS_DATAの入力を受けて遅延ステップ(N)(N=0、1、2、…、n−1、n)毎に遅延時間がそれぞれ「0」、「Δt」、「2Δt」、…、「(n−1)Δt」、「nΔt」となるようにして、互いに異なる遅延時間を有するn+1個の遅延データ信号を出力することができる。
直並列変換部120は、直列データで入力される遅延データ信号の入力を受けてバイト単位の並列データに変換して出力する。MIPI信号は、1ビット(bit)信号で直列伝送される伝送方式に従うため、バイト(Byte)(8bit)単位でデータを処理する必要がある。従って、本発明に係る直並列変換部120は、高速データ信号HS_DATAを1ビットずつ順次受信し、1バイト単位の並列データに変換する。
開始コードカウント部130は、直並列変換部120から出力された遅延データ信号によって開始コードを検出することができる。開始コードカウント部130は、遅延時間(「0」、「Δt」、「2Δt」、…、「(n−1)Δt」、「nΔt」)毎に開始コード検出数をカウントすることができる。
例えば、開始コードカウント部130は、1バイト単位の並列データからなるパケット前部分で16進数「B8」に該当する開始コードが正常に検出されると、開始コードが正常検出された該当遅延データ信号の遅延時間(または該当遅延時間に対応する遅延ステップ)に対して開始コード検出数を増加させる。もちろん、システムで開始コード値が「B8」とは異に定義された場合、異に定義された開始コード値を検出すればよい。開始コードが検出されないか、またはパケット前部分ではなく他の部分で開始コードが検出されると、開始コード検出が失敗したと処理し、開始コード検出数をカウントしない。
低速信号受信部150は、MIPI信号で分離された低速データ信号LP_DATAp、LP_DATAnを受信し、パケット開始検出部160に伝達する。
パケット開始検出部160は、LP−11、LP−01、LP−00を繰り返す低速データ信号LP_DATAp、LP_DATAnの三つの状態のうちの特定状態を把握してパケットカウント部170に伝達することができる。
パケットカウント部170は、パケット開始検出部160からLP−11、LP−01、LP−00の三つの状態のうちの特定状態が伝達される度に受信パケット数をカウントして制御部140に伝達することができる。
例えば、パケット開始検出部160は、低速データ信号でLP−01状態が検出される度にパケットカウント部170に伝達して受信パケット数をカウントさせることができる。もちろん、実施例によってLP−11またはLP−00状態が検出される度に受信パケット数をカウントするように具現することも可能である。
制御部140は、遅延ステップ毎に開始コード検出数(S)を受信パケット数(P)で除した開始コード受信率(S/P)を持って信号受信品質を評価することができる。そして、制御部140は、最も高い受信率を持つ、即ち、信号受信品質が最も良い遅延ステップに該当する遅延時間をスキュー遅延時間に決定できる。
または、制御部140は、遅延ステップ毎に求められた開始コード検出数を比較して最も多くの開始コードが検出された遅延ステップに対応する遅延時間をスキュー遅延時間に決定できる。もちろん、この場合は、遅延ステップ毎に同一の数のパケットを受信する間にカウントされた開始コード検出数を比較する。
実施例に従って開始コード検出数を利用して決定されたスキュー遅延時間を適用して受信されたパケットに対し、二次的にECC(Error Correction Code)またはCRC(Cyclic Redundancy Check)などでエラーの有無を評価することにより、先に開始コード検出数に基づいて決定されたスキュー遅延時間を再検証することも可能である。
制御部140は、最終的に決定されたスキュー遅延時間にスキュー調整部110が設定することにより、自動でスキュー補正をすることができる。
スキュー自動補正装置で遅延ステップ毎に信号受信品質を求める方法は、二つの方法で具現することができる。
第一の方法は、遅延ステップ毎に順次に信号受信品質を求める方法であり、第二の方法は、各遅延ステップに対して同時に並列に信号受信品質を求める方法である。
図5は、本発明の一実施例に係る遅延時間毎に順次に信号受信品質を求めるスキュー自動補正装置を説明するために提供されるブロック図である。
図5を参考にすると、スキュー自動補正装置は、図4において例示した構成要素以外に信号選択部115をさらに含むことができる。
スキュー調整部110は、複数個のスキュー遅延モジュール111_1、111_2、…、111_n−1、111_nを含むことができる。複数個のスキュー遅延モジュール111_1、111_2、…、111_n−1、111_nは、直列に連結され得る。
スキュー調整部110は、高速データ信号HS_DATAを遅延時間なしに直ちに出力するとともに、高速データ信号HS_DATAが複数個のスキュー遅延モジュール111_1、111_2、…、111_n−1、111_nを順次に通過しながらΔtだけ遅延時間が増加された遅延データ信号も出力する。ここで、遅延データ信号には、遅延時間「0」(即ち、遅延時間なしに)直ちに出力される高速データ信号HS_DATAも含まれる。
信号選択部115は、スキュー調整部110から出力される複数個の遅延データ信号の中で一つを選択して出力する。より具体的に、信号選択部115は、制御部140から出力されるスキュー制御信号に対応する遅延ステップの遅延データ信号を選択して出力する。例えば、遅延ステップ「0」に該当するスキュー制御信号が入力されると、信号選択部115は、高速データ信号HS_DATAを選択して出力させる。そして、遅延ステップ「n」に対応するスキュー制御信号が入力されると、信号選択部115は、高速データ信号HS_DATAに比べてnΔtだけ遅延させてスキュー遅延モジュール111_nから出力される信号を選択して出力させることができる。
それでは、図6を参照して図5において例示したスキュー自動補正装置の動作を詳細に説明する。
図6は、図5において例示したスキュー自動補正装置の動作を説明するために提供されるフローチャートである。
先ず、制御部140は、スキュー自動補正装置を初期状態に設定する(S605)。受信パケット数(P)、開始コード検出数(S)および遅延ステップ設定値(D)をそれぞれ「0」に設定できる。一方、スキュー自動補正装置には、各遅延ステップ当たりの受信品質評価時間が予め設定されていてもよい。実施例によっては、受信品質評価時間の代わりに受信品質評価パケット数が設定されていてもよい。
以後、スキュー自動補正装置は、MIPI信号を受信すると(S610)、パケットカウント部170は、MIPI信号で分離されたLP信号の状態を通して受信パケット数をカウントをする(S615)。ステップ(S615)でLP信号状態が「LP−01」であれば、受信パケット数(P)を「1」増加させることができる。
一方、スキュー調整部110から、MIPI信号で分離された高速データ信号HS_DATAを受信し、互いに異なる遅延時間(「0」、「Δt」、「2Δt」、…、「(n−1)Δt」、「nΔt」)を有する複数の遅延データ信号で出力すると、信号選択部115は、現在設定されている遅延ステップ設定値(D)に該当する遅延時間を有する遅延データ信号を選択して出力する(S617)。最初は、遅延ステップ設定値(D)が「0」に設定されているので、高速データ信号HS_DATAが選択されて出力され、遅延ステップ設定値(D)が一つずつ増加する度にそれに該当する遅延データ信号が選択されて出力されることとなる。
次に、直並列変換部120は、信号選択部115から出力された遅延データ信号を並列データに変換する(S620)。
以後、開始コードカウント部130は、信号選択部115から出力された遅延データ信号で開始コードを検出する(S625)。
開始コードが正常に検出されると(S625−Y)、開始コードカウント部130は、開始コードカウント(S)を「1」増加させる(S630)。
次に、LP信号の状態が「LP−11」になると(S635)、制御部140は、遅延ステップ当たりに評価時間が到達したか否かを確認する(S640)。該当遅延ステップに対する評価時間が到達していなければ(S640−N)、ステップ(S610)乃至ステップ(S635)を繰り返す。例えば、評価時間が10μsecに設定された場合、該当遅延ステップに対して10μsecの間開始コード検出数と受信パケット数をカウントする。遅延ステップ当たりの評価時間は、少なくとも一つのパケットを受信できる時間に設定されなければならない。そして、遅延ステップ当たりの評価時間を長く設定するほど、より多くの受信パケットに対して開始コードを検出するようになるので、信頼度が高くなるが、評価時間が長くなる。一方、遅延ステップ当たりの評価時間を短く設定すると、評価に必要となる総時間が短くなるのに対し、信頼度に劣る問題があるので、必要に応じて適切に設定できる。また、予め設定された数だけパケットが受信されるまで該当遅延ステップに対して開始コード検出数をカウントするように具現することも可能である。例えば、評価パケット数が10に設定された場合、該当遅延ステップに対してステップ(S610)乃至ステップ(S635)を受信パケット数が10となるまで繰り返すように具現することもできる。
一方、該当遅延ステップに対する評価時間が到達すると(S640−Y)、制御部140は、該当遅延ステップに対して受信パケット数に対する開始コード検出数の割合で信号受信品質評価値を計算することができる(S645)。
次に、制御部140は、全体遅延ステップに対する品質評価が完了していない場合(S650−N)、遅延ステップ設定値(D)を「1」増加させ、開始コード検出数(S)と受信パケット数(P)は、また「0」に変える(S655)。
ステップ(S610)乃至ステップ(S655)を繰り返して全体遅延ステップに対する品質評価が完了すると(S650−Y)、制御部140は、受信パケット数に対する開始コード検出数による各遅延ステップに対する信号受信品質評価を通してスキュー遅延時間を決定する(S660)。
次に、実施例によって、ステップ(S660)で決定されたスキュー遅延時間で得られるパケットデータに対して二次的にECC(Error Correction Code)またはCRC(Cyclic Redundancy Check)などでエラー有無を評価し、先に開始コード検出数で決定されたスキュー遅延時間を再検証するようにすることも可能である(S665)。
最後に、制御部140は、ECCおよび/またはCRCなどでエラー有無評価まで完了したスキュー遅延時間をスキュー補正部110に適用してMIPIパケットデータを受信する(S670)。
図7は、本発明の他の実施例に係る各遅延時間に対して同時に信号受信品質を求めるスキュー自動補正装置を説明するために提供されるブロック図である。
図7を参考にすると、スキュー自動補正装置は、図4において例示した構成要素以外に信号選択部115をさらに含むことができる。
スキュー調整部110は、図5に例示したものと同一の構成を有してよい。
直並列変換部120は、並列に配置された複数の直並列変換器121_0、121_1、121_2、…、121_n−1、121_nを含むことができる。
複数の直並列変換器121_0、121_1、121_2、…、121_n−1、121_nは、高速データ信号HS_DATAおよび複数個のスキュー遅延モジュール111_1、111_2、…、111_n−1、111_nを順次に通過しながらΔtだけ遅延時間が増加した遅延データ信号の入力をそれぞれ受けて並列データに変換して出力する。
開始コードカウント部130は、並列に配置された複数の開始コードカウンター131_0、131_1、131_2、…、131_n−1、131_nを含むことができる。
複数の開始コードカウンター131_0、131_1、131_2、…、131_n−1、131_nは、複数の直並列変換器121_0、121_1、121_2、…、121_n−1、121_nで並列データに変換されて出力される遅延データ信号で開始コードを検出してカウントする。
信号選択部115は、制御部140でスキュー制御信号の入力を受け、それによるスキュー遅延時間に高速データ信号を遅延させたスキュー補正データ信号を出力する。
図8は、図7において例示したスキュー自動補正装置の動作を説明するために提供されるフローチャートである。
図8を参考にすると、先ず、制御部140は、スキュー自動補正装置を初期状態に設定する(S805)。受信パケット数(P)および各遅延ステップ毎の開始コード検出数(SN)をそれぞれ「0」に設定できる。一方、スキュー自動補正装置には、受信品質評価時間が予め設定されていてよい。実施例によって、受信品質評価時間の代わりに受信品質評価パケット数が設定されていてもよい。
以後、スキュー自動補正装置は、MIPI信号を受信すると(S810)、パケットカウント部170は、MIPI信号で分離されたLP信号の状態を通して受信パケット数に対するカウントをする(S815)。ステップ(S815)でLP信号状態が「LP−01」であれば、受信パケット数(P)を「1」増加させることができる。
一方、スキュー調整部110は、MIPI信号で分離された高速データ信号HS_DATAを受信し、互いに異なる遅延時間(「0」、「Δt」、「2Δt」、…、「(n−1)Δt」、「nΔt」)を有する複数の遅延データ信号で出力する(S817)。
次に、複数の直並列変換器121_0、121_1、121_2、…、121_n−1、121_nは、スキュー調整部110から出力された複数の遅延データ信号をそれぞれ並列データに変換する(S820)。
以後、複数の開始コードカウンター131_0、131_1、131_2、…、131_n−1、131_nは、複数の直並列変換器121_0、121_1、121_2、…、121_n−1、121_nからそれぞれ出力される複数の遅延データ信号に対して遅延ステップ毎に開始コードを検出する(S825)。
特定遅延ステップに対応する遅延データ信号で開始コードが正常に検出されると、該当遅延ステップに対応する開始コードカウンター131_0、131_1、131_2、…、131_n−1、131_nは、開始コードカウント(SN)を「1」増加させる(S830)。
次に、LP信号の状態が「LP−11」になると(S835)、制御部140は、評価時間に到達したか否かを確認する(S840)。評価時間に到達していなければ(S840−N)、ステップ(S810)乃至ステップ(S835)を繰り返す。例えば、評価時間が10μsecに設定された場合、10μsecの間、ステップ(S810)乃至ステップ(S835)を繰り返しながら遅延ステップ毎に開始コード検出数をカウントする。一方、予め設定された数だけパケットが受信されるまで遅延ステップ毎に開始コード検出数をカウントするように具現することも可能である。例えば、評価パケット数が10に設定された場合、ステップ(S810)乃至ステップ(S835)を受信パケット数が10となるまで繰り返すように具現することができる。
一方、評価時間に到達すると(S840−Y)、制御部140は、遅延ステップ毎の開始コード検出数による信号受信品質評価を通してスキュー遅延時間を決定する(S845)。
次に、実施例によって、ステップ(S845)で決定されたスキュー遅延時間で得られるパケットデータに対して二次的にECC(Error Correction Code)またはCRC(Cyclic Redundancy Check)などでエラー有無を評価し、先に開始コード検出数で決定されたスキュー遅延時間を再検証するようにすることも可能である(S850)。
最後に、制御部140は、ECCおよび/またはCRCなどでエラー有無評価まで完了したスキュー遅延時間をスキュー補正部110に適用してMIPIパケットデータを受信する(S855)。
本発明の実施例は、様々なコンピュータで具現される動作を遂行するためのプログラム命令を含むコンピュータで読み取ることのできる媒体を含む。この媒体は、先に説明したスキュー自動補正方法を実行させるためのプログラムを記録する。この媒体は、プログラム命令、データファイル、データ構造などを単独で、または組み合わせて含むことができる。このような媒体の例には、ハードディスク、フロッピー(登録商標)ディスクおよび磁気テープのような磁気媒体、CDおよびDVDのような光記録媒体、フロプティカルディスク(floptical disk)と磁気−光媒体、ロム、ラム、フラッシュメモリなどのようなプログラム命令を格納し、遂行するように構成されたハードウェア装置などがある。または、このような媒体は、プログラム命令、データ構造などを指定する信号を伝送する搬送波を含む光または金属線、導波管などの伝送媒体であってよい。プログラム命令の例には、コンパイラにより作られるような機械語コードだけでなく、インタプリタなどを用いてコンピュータにより実行され得る高級言語コードを含む。
以上において、本発明の実施例を説明したが、本発明の権利範囲は、これに限定されず、本発明の実施例から本発明の属する技術の分野における通常の知識を有する者により容易に変更されて均等なものと認められる範囲の全ての変更および修正を含む。

Claims (15)

  1. 高速データ信号を受信し、互いに異なる遅延時間を有する複数の遅延データ信号を出力するスキュー調整部、
    前記複数の遅延データ信号で開始コードを検出する開始コード検出部、および
    前記互いに異なる遅延時間毎に正常検出された開始コードの個数に基づいて決定される信号受信品質によりスキュー遅延時間を決定する制御部を含む、スキュー遅延補正装置。
  2. 前記スキュー調整部は、
    入力信号をΔtだけ遅延させて出力する複数個のスキュー遅延モジュールを含み、
    前記複数個のスキュー遅延モジュールは、直列連結されており、
    前記複数個のスキュー遅延モジュールの中でn番目のスキュー遅延モジュールは、前記受信された高速データ信号をnΔtだけ遅延させて出力する、請求項1に記載のスキュー遅延補正装置。
  3. MIPI D−PHYで分離されたLP信号を受信し、受信パケット数をカウントするパケット開始検出部をさらに含む、請求項2に記載のスキュー遅延補正装置。
  4. 前記パケット開始検出部は、MIPI D−PHYで分離されたLP信号を受信し、LP信号状態によってパケットの開始位置を検出して設定された品質評価時間ごとに受信されるパケットの数をカウントし、
    前記信号受信品質は、前記正常検出された開始コードの個数および前記品質評価時間ごとに受信されてカウントされた受信パケット数を利用して求められる、請求項3に記載のスキュー遅延補正装置。
  5. 前記スキュー調整部から出力された前記複数の遅延データ信号のうち一つをスキュー制御信号により選択して出力する信号選択部をさらに含む、請求項2に記載のスキュー遅延補正装置。
  6. 前記信号選択部から直列データで出力される遅延データ信号をバイト単位の並列データに変換して出力する直並列変換部をさらに含み、
    前記開始コード検出部は、前記直並列変換部から出力されるバイト単位の並列データで開始コードを検出する、請求項5に記載のスキュー遅延補正装置。
  7. 前記スキュー調整部から直列データで出力される前記複数の遅延データ信号の入力をそれぞれ受けてバイト単位の並列データに変換して出力する複数の直並列変換器をさらに含み、
    前記開始コード検出部は、前記複数の直並列変換器から出力されるバイト単位の並列データの入力をそれぞれ受けて開始コードを検出する複数の開始コードカウンターを含む、請求項2に記載のスキュー遅延補正装置。
  8. 前記複数の直並列変換器から出力されるデータ信号の中で一つをスキュー制御信号により選択して出力する信号選択部をさらに含む、請求項7に記載のスキュー遅延補正装置。
  9. 前記制御部は、
    前記決定されたスキュー遅延時間で得られるパケットデータに対し、ECC(Error Correction Code)またはCRC(Cyclic Redundancy Check)検証をする、請求項5または8に記載のスキュー遅延補正装置。
  10. 高速データ信号を受信し、互いに異なる遅延時間を有する複数の遅延データ信号を出力するステップ、
    前記複数の遅延データ信号で開始コードを検出するステップ、および
    前記互いに異なる遅延時間毎に正常検出された開始コードの個数に基づいて決定される信号受信品質によりスキュー遅延時間を決定するステップを含む、スキュー遅延補正方法。
  11. 前記複数の遅延データ信号で開始コードを検出するステップは、
    (a)前記複数の遅延データ信号の中でスキュー制御信号によって前記高速データ信号をNΔtだけ遅延させた信号を選択して出力するステップ、
    (b)前記NΔtだけ遅延されて出力される直列データ信号を並列データに変換するステップ、および
    (c)前記並列データの入力を受けて開始コードを検出するステップを予め定められた評価時間の間繰り返すことをNは0からn(nは、自然数)まで順次に遂行する、請求項10に記載のスキュー遅延補正方法。
  12. MIPI D−PHYで分離されたLP信号を受信し、受信パケット数をカウントするステップをさらに含む、請求項11に記載のスキュー遅延補正方法。
  13. 前記MIPI D−PHYで分離されたLP信号を受信し、LP信号状態によってパケットの開始位置を検出して設定された品質評価時間ごとに受信されるパケットの数をカウントし、
    前記信号受信品質は、前記正常検出された開始コードの個数および前記品質評価時間ごとに受信されてカウントされた受信パケット数を利用して求められる、請求項12に記載のスキュー遅延補正方法。
  14. 前記複数の遅延データ信号で開始コードを検出するステップは、
    前記複数の遅延データ信号の入力を受けて直列データ信号を並列データ信号に変換するステップ、
    前記変換された並列データ信号で開始コードを検出するステップ、および
    開始コードが検出された並列データ信号に対応する遅延時間の開始コード検出個数を増加させるステップを予め定められた時間だけ繰り返して遂行する、請求項11に記載のスキュー遅延補正方法。
  15. 前記決定されたスキュー遅延時間で得られるパケットデータに対し、ECC(Error Correction Code)またはCRC(Cyclic Redundancy Check)検証をするステップをさらに含む、請求項11または14に記載のスキュー遅延補正方法。
JP2017548903A 2015-04-22 2016-04-05 スキュー自動補正方法および装置 Active JP6507259B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020150056839A KR101671018B1 (ko) 2015-04-22 2015-04-22 스큐 자동 보정 방법 및 장치
KR10-2015-0056839 2015-04-22
PCT/KR2016/003533 WO2016171414A1 (ko) 2015-04-22 2016-04-05 스큐 자동 보정 방법 및 장치

Publications (2)

Publication Number Publication Date
JP2018513603A true JP2018513603A (ja) 2018-05-24
JP6507259B2 JP6507259B2 (ja) 2019-04-24

Family

ID=57144470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017548903A Active JP6507259B2 (ja) 2015-04-22 2016-04-05 スキュー自動補正方法および装置

Country Status (5)

Country Link
US (1) US10313100B2 (ja)
JP (1) JP6507259B2 (ja)
KR (1) KR101671018B1 (ja)
CN (1) CN107431614B (ja)
WO (1) WO2016171414A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108073539A (zh) * 2017-12-27 2018-05-25 上海集成电路研发中心有限公司 一种mipi接口的d-phy电路
KR102022795B1 (ko) * 2018-05-04 2019-09-18 (주)이즈미디어 데이터 시작점 자동 측정 방법 및 시스템
KR102428498B1 (ko) * 2018-10-26 2022-08-04 매그나칩 반도체 유한회사 스위칭 노이즈를 감소시킬 수 있는 수신 장치 및 이를 포함하는 전송 시스템
KR20220167849A (ko) 2021-06-14 2022-12-22 삼성디스플레이 주식회사 송수신기 및 그 구동 방법
KR20230059952A (ko) * 2021-10-26 2023-05-04 삼성디스플레이 주식회사 데이터 전송 방법
CN114094996A (zh) * 2021-11-09 2022-02-25 成都海光微电子技术有限公司 一种校准电路、校准方法、接口和相关设备
CN114185828B (zh) * 2021-12-08 2024-02-06 联芸科技(杭州)股份有限公司 串行通信装置及在其中去除数据时钟偏斜的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209178B1 (en) * 1999-09-21 2007-04-24 Samsung Electronics, Co., Ltd. Optical transfer system having a transmitter and a receiver
JP2013055502A (ja) * 2011-09-05 2013-03-21 Ricoh Co Ltd シリアル通信回路
JP2014168195A (ja) * 2013-02-28 2014-09-11 Renesas Sp Drivers Inc 受信装置及び送受信システム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07311735A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd データ転送装置
KR100604792B1 (ko) * 1999-09-21 2006-07-26 삼성전자주식회사 송신장치와 수신장치를 구비하는 광 전송 시스템
US6658048B1 (en) * 2000-04-07 2003-12-02 Nokia Mobile Phones, Ltd. Global positioning system code phase detector with multipath compensation and method for reducing multipath components associated with a received signal
US20020091885A1 (en) * 2000-12-30 2002-07-11 Norm Hendrickson Data de-skew method and system
JP3891841B2 (ja) * 2002-01-07 2007-03-14 富士通株式会社 伝送システム
JP2004127147A (ja) * 2002-10-07 2004-04-22 Hitachi Ltd デスキュー回路およびそれを用いたディスクアレイ制御装置
JP4467233B2 (ja) * 2002-12-24 2010-05-26 株式会社日立製作所 位相調整装置、位相調整方法および高速並列信号用スキュー補正装置
JP2004236019A (ja) * 2003-01-30 2004-08-19 Agilent Technol Inc スキュー調整方法およびスキュー調整装置、ならびに、スキュー調整機能を備えたデータ伝送システム
JP4718933B2 (ja) * 2005-08-24 2011-07-06 富士通株式会社 並列信号のスキュー調整回路及びスキュー調整方法
KR101442173B1 (ko) * 2008-02-15 2014-09-18 삼성전자주식회사 데이터 송수신 시스템 및 에러 교정 방법
WO2009108562A2 (en) * 2008-02-25 2009-09-03 Rambus Inc. Code-assisted error-detection technique
FR2933263A1 (fr) * 2008-06-30 2010-01-01 Thomson Licensing Methode de reception de flux de donnees et methode d'emission correspondante
US8878792B2 (en) * 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
CN101847134B (zh) * 2010-01-19 2012-05-23 敦泰科技(深圳)有限公司 基于移动行业处理器接口mipi协议接口装置
CN102270011A (zh) * 2010-06-04 2011-12-07 智微科技股份有限公司 校准多个数据信道的数据传输时序的时序校准电路及时序校准方法
JP5786427B2 (ja) * 2011-04-13 2015-09-30 富士通株式会社 スキュー低減方法および光伝送システム
US8886988B2 (en) 2011-05-19 2014-11-11 Novatek Microelectronics Corp. Method of calibrating signal skews in MIPI and related transmission system
DE112012003367A5 (de) 2011-08-16 2014-06-26 Silicon Line Gmbh Schaltungsanordnung und Verfahren zum Übertragen von Signalen
KR101893185B1 (ko) * 2012-02-20 2018-08-29 에스케이하이닉스 주식회사 반도체 장치의 데이터 출력 타이밍 제어 회로
JP5971113B2 (ja) * 2012-12-26 2016-08-17 富士通株式会社 差動信号スキュー調整方法および送信回路
US8817184B1 (en) * 2013-07-12 2014-08-26 Samsung Display Co., Ltd. Point to multi-point clock-forwarded signaling for large displays
CN103475841B (zh) * 2013-09-25 2016-08-17 武汉精立电子技术有限公司 Lvds视频信号转换为8lane左右分屏mipi视频信号方法
US9355054B2 (en) * 2014-01-07 2016-05-31 Omnivision Technologies, Inc. Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links
KR102166908B1 (ko) * 2014-02-13 2020-10-19 삼성전자주식회사 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
JP6372202B2 (ja) * 2014-07-07 2018-08-15 ソニー株式会社 受信装置、送信装置、および通信システム
US10341145B2 (en) * 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209178B1 (en) * 1999-09-21 2007-04-24 Samsung Electronics, Co., Ltd. Optical transfer system having a transmitter and a receiver
JP2013055502A (ja) * 2011-09-05 2013-03-21 Ricoh Co Ltd シリアル通信回路
JP2014168195A (ja) * 2013-02-28 2014-09-11 Renesas Sp Drivers Inc 受信装置及び送受信システム

Also Published As

Publication number Publication date
WO2016171414A1 (ko) 2016-10-27
JP6507259B2 (ja) 2019-04-24
CN107431614A (zh) 2017-12-01
CN107431614B (zh) 2020-07-28
KR101671018B1 (ko) 2016-10-31
US10313100B2 (en) 2019-06-04
US20180041330A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
JP6507259B2 (ja) スキュー自動補正方法および装置
US8689091B2 (en) Data transmitting device, data receiving device, data transmitting/receiving device, and controlling method of data transmitting/receiving device
US10313068B1 (en) Signal monitoring and measurement for a multi-wire, multi-phase interface
JP2641999B2 (ja) データ・フォーマット検出回路
US8045667B2 (en) Deserializer and data recovery method
JP5595526B2 (ja) 通信インターフェイス装置、空気調和機、通信制御方法、及びプログラム
US20120072759A1 (en) Timing Error Correction System and Method
CN112118441B (zh) 一种位校正改进的串行cmos图像数据训练方法
US8687681B2 (en) Receiver and signal testing method thereof
JP3966852B2 (ja) シリアル通信装置
TWI643467B (zh) 波特率跟蹤暨補償裝置與方法
TWI809644B (zh) 相位校準方法和系統
US8122334B2 (en) Parity error detecting circuit and method
US9443568B2 (en) Electronic device and data transmission method thereof
US9921899B2 (en) Monitoring serial link errors
US6317417B1 (en) Method and apparatus for dynamic signal modification on a parallel bus
TWI517608B (zh) 行動產業處理器介面的信號接收方法及信號接收裝置
US11258461B2 (en) Data processing device and method
US20230087104A1 (en) Signal processing circuit and reception device
KR20110013358A (ko) 고속 소스-동기화 시그널링
JP6163895B2 (ja) 受信クロック抽出回路
JP4078557B2 (ja) 通信装置及び方法
US20070121496A1 (en) System and method for amplitude optimization in high-speed serial transmissions
JPS6362427A (ja) デ−タ通信における誤り検出方式
JP2008271107A (ja) トレーナー装置およびトレーニング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190401

R150 Certificate of patent or registration of utility model

Ref document number: 6507259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250