WO2016171414A1 - 스큐 자동 보정 방법 및 장치 - Google Patents

스큐 자동 보정 방법 및 장치 Download PDF

Info

Publication number
WO2016171414A1
WO2016171414A1 PCT/KR2016/003533 KR2016003533W WO2016171414A1 WO 2016171414 A1 WO2016171414 A1 WO 2016171414A1 KR 2016003533 W KR2016003533 W KR 2016003533W WO 2016171414 A1 WO2016171414 A1 WO 2016171414A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
skew
delay
data
start code
Prior art date
Application number
PCT/KR2016/003533
Other languages
English (en)
French (fr)
Inventor
임성오
Original Assignee
(주)이즈미디어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)이즈미디어 filed Critical (주)이즈미디어
Priority to CN201680017487.1A priority Critical patent/CN107431614B/zh
Priority to JP2017548903A priority patent/JP6507259B2/ja
Priority to US15/554,867 priority patent/US10313100B2/en
Publication of WO2016171414A1 publication Critical patent/WO2016171414A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals

Definitions

  • the present invention relates to a method and apparatus for automatic skew correction, and more particularly, to a method and apparatus for automatically correcting a skew between a data signal and a clock signal in a MIPI D-PHY receiving system.
  • MIPI Mobile Industry Processor Interface
  • MIPI uses serial method for interface between internal devices of mobile devices. Differential pairs are used to simplify the hardware configuration using the serial method and to enable a high speed interface. There are two such differential pair serial interfaces used by MIPI: D-PHY and M-PHY. D-PHY is mainly used for cameras or LCD displays, and M-PHY is used for higher speed interfaces such as WiFi.
  • FIG. 1 is a diagram provided to explain a signal mode in a MIPI D-PHY
  • FIG. 2 is a diagram illustrating an Analog-PHY block of the MIPI D-PHY.
  • a low power (LP) mode and a high speed data (HS) mode are mixed and changed using one physical line to transmit a signal.
  • the LP (Low Power) section and the HS (High Speed data) section are precisely divided.
  • the mixed signals are converted into LP and HS signals, respectively. Will be separated.
  • the LP signal is a slow section without the need to compensate for the skew.
  • the LP signal can accurately check the start and end of packet data transmitted in the HS section according to the LP signal state.
  • the HS section in which the actual packet data is transmitted is a section in which high-speed packet data is transmitted. If there is a skew difference between the clock signal and each data signal, the skew correction is necessary because normal packet data cannot be received.
  • a MIPI D-PHY receiving system uses a method of manually correcting the skew of each signal at a transmitting end or a receiving end to correct a skew between a data signal and a clock signal.
  • the receiver transmits the pattern data for the deskew (DESKEW) in every MIPI packet. It includes a function to automatically correct skew in real time.
  • DESKEW deskew
  • the skew cannot be corrected or it is necessary to manually correct the skew.
  • the method of correcting by adjusting the skew at the transmitting end and the method of manually adjusting the skew of the clock signal or data signal at the receiving end each time, and also by adjusting one step each time according to the number of skew steps defined by each transmitting signal, receiving data each time Due to the hassle of having to check for abnormalities, there was an inconvenience that it takes a considerable time to receive normal data.
  • an aspect of the present invention is to provide a method and apparatus for automatically correcting skew between a data signal and a clock signal in a MIPI D-PHY receiving system.
  • Skew automatic correction apparatus for solving the above technical problem is a skew adjusting unit for receiving a high-speed data signal and outputs a plurality of delay data signals having different delay time, the plurality of delay data signals
  • a start code detection unit for detecting a start code in the control unit, and a control unit for determining the skew delay time according to the signal reception quality determined based on the number of the normal detection start code for each different delay time.
  • the apparatus may further include a packet start detector for receiving the LP signal separated from the MIPI D-PHY to count the number of received packets.
  • the packet start detection unit receives the LP signal separated from the MIPI D-PHY, detects the start position of the packet according to the LP signal state, counts the number of packets received at each set quality evaluation time, and the signal reception quality is the normal. It can be obtained using the number of detected start codes and the number of received packets received and counted for each quality evaluation time.
  • the skew adjusting unit includes a plurality of skew delay modules for delaying and outputting an input signal by ⁇ t, wherein the plurality of skew delay modules are connected in series, and an nth skew delay module of the plurality of skew delay modules is configured to receive the skew delay module.
  • the high speed data signal can be delayed by n ⁇ t and output.
  • the apparatus may further include a signal selector configured to select and output one of the plurality of delay data signals output from the skew adjuster according to a skew control signal.
  • the apparatus may further include a serial-to-parallel converter configured to convert the delayed data signal output from the signal selector as serial data into parallel data in units of bytes.
  • the start code detector may detect a start code from the parallel data of a byte unit output from the serial-to-parallel converter.
  • the apparatus may further include a plurality of serial-to-parallel converters which respectively receive the plurality of delay data signals output as serial data from the skew adjusting unit, convert the parallel delay data into byte data.
  • the start code detector may include a plurality of start code counters for detecting start codes by receiving parallel data in units of bytes output from the plurality of serial / parallel converters.
  • the apparatus may further include a signal selector configured to select and output one of the data signals output from the plurality of serial-to-parallel converters according to a skew control signal.
  • the controller may perform error correction code (ECC) or cyclic redundancy check (CRC) verification on packet data obtained with the determined skew delay time.
  • ECC error correction code
  • CRC cyclic redundancy check
  • skew automatic correction method for solving the above technical problem, receiving a high-speed data signal and outputting a plurality of delay data signals having different delay time, the plurality of delay data signals Detecting a start code, and determining a skew delay time according to the signal reception quality determined based on the number of the start code detected normally for each different delay time.
  • the method may further include receiving the separated LP signal in the MIPI D-PHY to count the number of received packets.
  • the detecting of the start code from the plurality of delay data signals may include: (a) selecting and outputting a signal delayed by the high-speed data signal by N ⁇ t according to a skew control signal among the plurality of delay data signals, and (b) Converting the serial data signal output by being delayed by N ⁇ t into parallel data, and (c) repeating the step of receiving the parallel data and detecting a start code for a predetermined evaluation time from 0 to n (n May be performed sequentially up to a natural number).
  • the detecting of the start codes in the plurality of delay data signals may include: receiving the plurality of delay data signals and converting serial data signals into parallel data signals; detecting a start code in the converted parallel data signals;
  • the step of increasing the number of start code detections of the delay time corresponding to the parallel data signal from which the start code is detected may be repeatedly performed for a predetermined time.
  • the method may further include performing error correction code (ECC) or cyclic redundancy check (CRC) verification on packet data obtained with the determined skew delay time.
  • ECC error correction code
  • CRC cyclic redundancy check
  • the skew between the data signal and the clock signal can be automatically corrected in the MIPI D-PHY receiving system.
  • 1 is a diagram provided to describe a signal mode in a MIPI D-PHY.
  • FIG. 3 is a view provided to explain the form of a MIPI packet.
  • FIG. 4 is a block diagram showing the configuration of an automatic skew correcting apparatus according to an embodiment of the present invention.
  • FIG. 5 is a block diagram provided to explain an apparatus for automatically correcting a skew for sequentially obtaining signal reception quality for each delay time according to an embodiment of the present invention.
  • FIG. 6 is a flowchart provided to explain an operation of the automatic skew correcting apparatus illustrated in FIG. 5.
  • FIG. 7 is a block diagram provided to explain an apparatus for automatically correcting a skew for simultaneously obtaining signal reception quality for each delay time according to another exemplary embodiment of the present invention.
  • FIG. 8 is a flowchart provided to explain an operation of the automatic skew correcting apparatus illustrated in FIG. 7.
  • FIG. 3 is a view provided to explain the form of a MIPI packet.
  • the MIPI signal includes an HS section in which actual packet data is transmitted between a low power state (LPS) and an LPS.
  • MIPI packets can be divided into two types: a 32-bit packet header, a packet data, a 16-bit packet footer, and a 32-bit short packet.
  • SoT Start of Transmission
  • a SoT Start of Transmission having a start code data value in the HS section is always located at the start of a packet and transmitted with the same data value. Therefore, it is possible to predict the known start code data value at the same position.
  • the MIPI signal is transmitted in the form of a combination of an LP signal and an HS signal.
  • the MIPI signals of Dp and Dn are received from the Analog-PHY of the MIPI D-PHY and separated into LP_DATAp, LP_DATAn, and HS_DATA, which is a high speed (HS) data signal.
  • the HS_DATA signal has a dual data rate transmission method that transmits two data to one clock of the MIPI clock, and the MIPI clock operates at several hundred MHz or more.
  • the LP data signal is a signal that operates below several MHz.
  • the LP data signal represents three states of repeating LP-11, LP-01, and LP-00.
  • LP-11 is an LP section, that is, a section in which HS data is not transmitted.
  • the LP_DATAp and LP_DATAn signals are '1' (high level), respectively.
  • LP-01 is a state in which the entry into the HS section from the LP section, LP_DATAp is '0' (low level) and LP_DATAn is '1' (high level).
  • the LP-00 indicates the HS data transmission section and is a section in which the LP_DATAp and LP_DATAn signals are '0' (low level), respectively.
  • this section after one data packet is transmitted, it is changed to LP-11, or STOP state, so that it is possible to know exactly how many data packets have been received within a specific time.
  • Skew automatic correction apparatus is automatically skew correction using the number of transmission packets that can be accurately counted through the state of the SoT (start code) and LP interval located at the start of the packet in the MIPI signal as described above can do.
  • FIG. 4 is a block diagram showing the configuration of an automatic skew correcting apparatus according to an embodiment of the present invention.
  • the automatic skew correcting apparatus includes a skew adjusting unit 110, a serial / parallel converter 120, a start code counting unit 130, a control unit 140, a low speed signal receiving unit 150, and a packet start detecting unit 160. ) And a packet counting unit 170.
  • the skew adjusting unit 110 may output the high speed data signal HS_DATA separated from the MIPI signal by having a different delay time for each delay step.
  • the skew adjusting unit 110 may include a plurality of skew delay modules (not shown) for delaying and outputting the input signal by a predetermined time ⁇ t.
  • the plurality of skew delay modules may be connected in series. Each time the high speed data signal HS_DATA passes through the skew delay module sequentially while passing through the skew delay module, the delay time is increased by? T and output.
  • the serial-to-parallel converter 120 receives a delay data signal input as serial data, converts it into parallel data in a byte unit, and outputs the converted data. Since the MIPI signal follows a transmission scheme serially transmitted as a 1-bit signal, it is necessary to process data in bytes (8 bits). Therefore, the serial-to-parallel converter 120 according to the present invention sequentially receives the high speed data signal HS_DATA by 1 bit and converts the data into parallel data in units of 1 byte.
  • the start code counting unit 130 may detect the start code from the delay data signal output from the serial-to-parallel converter 120.
  • the start code counting unit 130 may count the number of start code detections for each of the delay times '0', ' ⁇ t', '2 ⁇ t', ..., '(n-1) ⁇ t', 'n ⁇ t'.
  • the start code counting unit 130 detects that the start code corresponding to the hexadecimal 'B8' is normal in the front part of the packet including parallel data in one byte unit, the start code counting unit 130 detects the delay time of the corresponding delay data signal in which the start code is normally detected. Or the start code detection number is increased with respect to the delay step corresponding to the delay time.
  • the start code value is defined differently from 'B8' in the system, the start code value defined differently may be detected. If a start code is not detected or a start code is detected at a part other than the beginning of the packet, the start code detection is regarded as a failure and the start code detection count is not counted.
  • the low speed signal receiver 150 receives the low speed data signals LP_DATAp and LP_DATAn separated from the MIPI signal and transmits them to the packet start detector 160.
  • the packet start detection unit 160 may detect a specific state among the three states of the low speed data signals LP_DATAp and LP_DATAn which repeat the LP-11, LP-01, and LP-00 and transmit the specific state to the packet count unit 170.
  • the packet counting unit 170 counts the number of received packets and transmits the number of received packets to the control unit 140 whenever a specific state among the three states of LP-11, LP-01, and LP-00 is transmitted by the packet start detecting unit 160. have.
  • the controller 140 may evaluate the signal reception quality with the start code reception rate S / P obtained by dividing the start code detection number S by the received packet number P for each delay step.
  • the controller 140 may determine the delay time corresponding to the delay step having the highest reception rate, that is, the signal reception quality having the best, as the skew delay time.
  • the controller 140 may compare the number of start code detections calculated for each delay step and determine the delay time corresponding to the delay step where the most start code is detected as the skew delay time. In this case, of course, the number of start code detections counted while receiving the same number of packets for each delay step is compared.
  • a start code is evaluated by secondly evaluating an error by using an error correction code (ECC) or a cyclic redundancy check (CRC) on a received packet by applying a skew delay time determined using the start code detection number. It is also possible to re-verify the skew delay time determined based on the number of detections.
  • ECC error correction code
  • CRC cyclic redundancy check
  • the controller 140 may automatically correct the skew by setting the skew adjusting unit 110 to a finally determined skew delay time.
  • the method for obtaining signal reception quality for each delay step in the skew automatic compensation apparatus may be implemented in two ways.
  • the first method is a method of obtaining signal reception quality sequentially for each delay step
  • the second method is a method of simultaneously obtaining signal reception quality in parallel for each delay step.
  • FIG. 5 is a block diagram provided to explain an apparatus for automatically correcting a skew for sequentially obtaining signal reception quality for each delay time according to an embodiment of the present invention.
  • the automatic skew correcting apparatus may further include a signal selector 115 in addition to the components illustrated in FIG. 4.
  • the skew adjusting unit 110 may include a plurality of skew delay modules 111_1, 111_2,..., 111_n-1, and 111_n.
  • the plurality of skew delay modules 111_1, 111_2,..., 111_n-1, 111_n may be connected in series.
  • the skew adjusting unit 110 In addition to directly outputting the high speed data signal HS_DATA without a delay time, the skew adjusting unit 110 sequentially outputs the plurality of skew delay modules 111_1, 111_2,..., 111_n-1, 111_n by the high speed data signal HS_DATA. It also outputs a delayed data signal with a delay increased by ⁇ t as it passes.
  • the delay data signal also includes a high speed data signal HS_DATA which is directly output at a delay time '0' (that is, without a delay time).
  • the signal selector 115 selects and outputs one of a plurality of delay data signals output from the skew adjuster 110. More specifically, the signal selector 115 selects and outputs a delay data signal of a delay step corresponding to the skew control signal output from the controller 140. For example, when the skew control signal corresponding to the delay step '0' is input, the signal selector 115 selects and outputs the high speed data signal HS_DATA. When the skew control signal corresponding to the delay step 'n' is input, the signal selector 115 delays n ⁇ t relative to the high speed data signal HS_DATA to select and output the signal output from the skew delay module 111_n. Can be.
  • FIG. 6 is a flowchart provided to explain an operation of the automatic skew correcting apparatus illustrated in FIG. 5.
  • the controller 140 sets the skew automatic correction device to an initial state (S605).
  • the received packet number P, the start code detection number S and the delay step set value D can be set to '0', respectively.
  • a reception quality evaluation time for each delay step may be preset. In some embodiments, the number of reception quality evaluation packets may be set instead of the reception quality evaluation time.
  • the packet count unit 170 counts the number of received packets through the state of the LP signal separated from the MIPI signal (S615). If the LP signal state is 'LP-01' in step S615, the number of received packets P may be increased to '1'.
  • the skew adjusting unit 110 receives the high speed data signal HS_DATA separated from the MIPI signal and thus has different delay times' 0 ',' ⁇ t ',' 2 ⁇ t ',...,' (n-1) ⁇ t ','
  • the signal selector 115 selects and outputs a delay data signal having a delay time corresponding to the delay step set value D currently set (S617). .
  • the delay step set value D is set to '0', the high speed data signal HS_DATA is selected and output, and the corresponding delay data signal is selected whenever the delay step set value D increases by one. And output.
  • serial-to-parallel converter 120 converts the delay data signal output from the signal selector 115 into parallel data (S620).
  • the start code counting unit 130 detects the start code from the delay data signal output from the signal selecting unit 115 (S625).
  • the start code count unit 130 increases the start code count S by '1' (S630).
  • the controller 140 checks whether the evaluation time per delay step is reached (S640). If the evaluation time for the delay step does not reach (S640-N), steps S610 to S635 are repeated. For example, when the evaluation time is set to 10 mu sec, the start code detection count and the number of received packets are counted for the corresponding delay step for 10 mu sec.
  • the evaluation time per delay step should be set to the time at which at least one packet can be received. As the evaluation time per delay step is set longer, the start code is detected for more received packets, so the reliability is increased and the evaluation time becomes longer. If the evaluation time per delay step is shorter, the total time required for evaluation is increased.
  • steps S610 to S635 may be repeated for the corresponding delay step until the number of received packets reaches 10.
  • control unit 140 increases the delay step set value D by '1' and starts the number of start code detections S and the number of received packets ( P) is changed back to '0' (S655).
  • the control unit 140 receives a signal for each delay step according to the number of start code detections relative to the number of received packets.
  • the skew delay time is determined through the quality evaluation (S660).
  • the packet data obtained at the skew delay time determined in step S660 according to the embodiment is secondarily evaluated for error by ECC (Error Correction Code) or CRC (Cyclic Redundancy Check) and the like. It is also possible to re-verify the determined skew delay time (S665).
  • ECC Error Correction Code
  • CRC Cyclic Redundancy Check
  • the controller 140 receives the MIPI packet data by applying the skew delay time, which is completed by ECC and / or CRC or the like, to the skew correction unit 110 (S670).
  • FIG. 7 is a block diagram provided to explain an apparatus for automatically correcting a skew for simultaneously obtaining signal reception quality for each delay time according to another exemplary embodiment of the present invention.
  • the automatic skew correcting apparatus may further include a signal selector 115 in addition to the components illustrated in FIG. 4.
  • the skew adjusting unit 110 may have the same configuration as illustrated in FIG. 5.
  • the serial-to-parallel converter 120 may include a plurality of serial-to-parallel converters 121_0, 121_1, 121_2,..., 121_n-1, 121_n arranged in parallel.
  • the plurality of serial-to-parallel converters 121_0, 121_1, 121_2,..., 121_n-1, 121_n sequentially pass through the high speed data signal HS_DATA and the plurality of skew delay modules 111_1, 111_2,..., 111_n-1, 111_n. While receiving the delay data signal of which the delay time is increased by ⁇ t, the data is converted into parallel data and output.
  • the start code counting unit 130 may include a plurality of start code counters 131_0, 131_1, 131_2,..., 131_n-1 and 131_n arranged in parallel.
  • the plurality of start code counters 131_0, 131_1, 131_2,..., 131_n-1, 131_n are delays that are converted into parallel data by the serial-to-parallel converters 121_0, 121_1, 121_2,..., 121_n-1, 121_n and output.
  • the start code is detected and counted in the data signal.
  • the signal selector 115 receives a skew control signal from the controller 140 and outputs a skew correction data signal in which a high speed data signal is delayed with a skew delay time.
  • FIG. 8 is a flowchart provided to explain an operation of the automatic skew correcting apparatus illustrated in FIG. 7.
  • the controller 140 sets the skew automatic correction device to an initial state (S805).
  • the received packet number P and the start code detection number S N for each delay step may be set to '0', respectively.
  • the reception quality evaluation time may be preset in the skew automatic correction apparatus. In some embodiments, the number of reception quality evaluation packets may be set instead of the reception quality evaluation time.
  • the packet count unit 170 counts the number of received packets through the state of the LP signal separated from the MIPI signal (S815). If the LP signal state is 'LP-01' in step S815, the number of received packets P may be increased by '1'.
  • the skew adjusting unit 110 receives the high speed data signal HS_DATA separated from the MIPI signal and thus has different delay times' 0 ',' ⁇ t ',' 2 ⁇ t ',...,' (n-1) ⁇ t ',' A plurality of delay data signals having n ⁇ t ') are output (S817).
  • the plurality of serial-to-parallel converters 121_0, 121_1, 121_2,..., 121_n-1, 121_n convert the plurality of delay data signals output from the skew adjusting unit 110 into parallel data, respectively (S820).
  • the plurality of start code counters 131_0, 131_1, 131_2,..., 131_n-1, and 131_n respectively output a plurality of delay data output from the plurality of serial-to-parallel converters 121_0, 121_1, 121_2,..., 121_n-1, 121_n.
  • a start code is detected for each signal by delay steps (S825).
  • the start code counters 131_0, 131_1, 131_2, ..., 131_n-1, 131_n correspond to the start code count S N. '1' is increased (S830).
  • the controller 140 checks whether the evaluation time is reached (S840). If the evaluation time has not reached (S840-N), steps S810 to S835 are repeated. For example, when the evaluation time is set to 10 mu sec, the number of start code detections is counted for each delay step while repeating steps S810 to S835 for 10 mu sec. On the other hand, it is possible to implement to count the number of start code detection for each delay step until a predetermined number of packets are received. For example, when the number of evaluation packets is set to 10, steps S810 to S835 may be repeated until the number of received packets reaches 10.
  • control unit 140 determines the skew delay time through the signal reception quality evaluation according to the start code detection number for each delay step (S845).
  • the packet data obtained with the skew delay time determined in step S845 according to the embodiment is secondarily evaluated for error by ECC (Error Correction Code) or CRC (Cyclic Redundancy Check), and the like. It is also possible to re-verify the determined skew delay time (S850).
  • ECC Error Correction Code
  • CRC Cyclic Redundancy Check
  • control unit 140 receives the MIPI packet data by applying the skew delay time completed until the presence of an error in the ECC and / or CRC to the skew correction unit 110 (S855).
  • Embodiments of the invention include a computer readable medium containing program instructions for performing various computer-implemented operations.
  • This medium records a program for executing the skew automatic correction method described above.
  • the media may include, alone or in combination with the program instructions, data files, data structures, and the like. Examples of such media include magnetic media such as hard disks, floppy disks and magnetic tape, optical recording media such as CDs and DVDs, floppy disks and program commands such as magnetic-optical media, ROM, RAM, flash memory, and the like.
  • Hardware devices configured to store and perform such operations.
  • the medium may be a transmission medium such as an optical or metal wire, a waveguide, or the like including a carrier wave for transmitting a signal specifying a program command, a data structure, and the like.
  • program instructions include not only machine code generated by a compiler, but also high-level language code that can be executed by a computer using an interpreter or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 스큐 자동 보정 방법 및 장치에 관한 것으로, 본 발명에 따른 장치는 고속 데이터 신호를 수신하여 서로 다른 지연시간을 가지는 복수의 지연 데이터 신호를 출력하는 스큐 조정부, 복수의 지연 데이터 신호에서 시작코드를 검출하는 시작코드 검출부, 그리고 서로 다른 지연시간별로 정상 검출된 시작코드의 개수를 기반으로 결정되는 신호 수신 품질에 따라 스큐 지연시간을 결정하는 제어부를 포함한다. MIPI D-PHY에서 분리된 LP 신호를 수신하여 수신 패킷 수를 카운트하는 패킷 시작 검출부를 더 포함할 수 있고, 상기 패킷 시작 검출부는 MIPI D-PHY에서 분리된 LP 신호를 수신하여 LP 신호 상태에 따라 패킷의 시작 위치를 검출하여 설정된 품질 평가 시간마다 수신되는 패킷의 수를 카운트하고, 상기 신호 수신 품질은 상기 정상 검출된 시작코드의 개수 및 상기 품질 평가 시간마다 수신되어 카운트된 수신 패킷 수를 이용하여 구해지는 본 발명에 의하면 MIPI D-PHY 수신 시스템에서 데이터 신호와 클록 신호 간의 스큐를 자동으로 보정할 수 있다.

Description

스큐 자동 보정 방법 및 장치
본 발명은 스큐 자동 보정 방법 및 장치에 관한 것으로, 보다 자세하게는 MIPI D-PHY 수신 시스템에서 데이터 신호와 클록 신호 간의 스큐를 자동으로 보정하는 방법 및 장치에 관한 것이다.
최근 들어 모바일 기기는 빠른 속도로 성능이 향상되고 있으며, 다양한 기능과 성능의 구성 요소들이 결합됨으로 인하여 이들간에 적절한 인터페이스에 대한 협력이 필요하게 되었다. MIPI는 "Mobile Industry Processor Interface"의 약자로 모바일 기기를 구성하는 각각의 구성 요소들 사이의 인터페이스를 규정하기 위하여 설립되었다.
MIPI에서는 모바일 기기의 내부 디바이스간 인터페이스를 위하여 시리얼 방식을 주로 사용한다. 시리얼 방식을 사용하여 하드웨어의 구성을 단순화하고, 고속의 인터페이스를 가능하도록 하기 위하여 디퍼런셜 페어 방식을 이용한다. MIPI에서 사용하고 있는 이러한 디퍼런셜 페어 방식의 시리얼 인터페이스는 두 가지가 있는데, D-PHY와 M-PHY이다. D-PHY는 주로 카메라나 LCD 디스플레이를 위하여 사용되며, M-PHY는 WiFi와 같은 좀더 고속의 인터페이스를 위한 용도로 사용된다.
도 1은 MIPI D-PHY에서 신호 모드를 설명하기 위해 제공되는 도면이고, 도 2는 MIPI D-PHY의 Analog-PHY 블럭을 예시한 도면이다.
도 1에 예시한 것과 같이 MIPI D-PHY 사양에서는 하나의 물리적 라인을 사용해서 LP(Low Power) 모드와 HS(High Speed data) 모드의 두가지 모드가 혼용되어 변경되면서 신호가 전송된다.
MIPI D-PHY 사양에서는 LP(Low Power) 구간과 HS(High Speed data) 구간이 정확히 구분되어져 있으며, 도 2에 예시한 것과 같이 MIPI D-PHY에서는 혼합되어 있는 신호를 각각 LP 신호와 HS 신호로 분리하게 된다.
그런데 MIPI 전송 속도가 높아 짐에 따라 전송단에서의 선로 길이, 임피던스 매칭 등의 환경에 따라 클럭과 각 데이터 신호 라인의 전송 지연이 각각의 신호마다 일정하지 않는 문제가 있다. 이로 인하여 수신단에서는 MIPI 데이터를 수신함에 있어서 잘못된 데이터를 수신하는 문제가 대두되고 있다.
MIPI D-PHY 사양에서 LP 신호는 스큐를 보정할 필요 없이 느린 구간으로 LP 신호의 상태에 따라 HS 구간의 전송되는 패킷 데이터의 시작과 끝의 여부를 정확하게 확인이 가능하다. 반면 실제 패킷 데이터가 전송되는 HS 구간은 고속의 패킷 데이터가 전송되는 구간으로 클럭 신호와 각 데이터 신호의 스큐 차이가 있을 경우 정상적인 패킷 데이터로 수신이 불가능하므로 스큐 보정이 반드시 필요하다.
일반적으로 MIPI(Mobile Industry Processor Interface) D-PHY 수신 시스템에서는 데이터 신호와 클럭 신호간의 스큐(SKEW)를 보정하기 위해 송신단 혹은 수신단에서 수동으로 각각의 신호의 스큐를 보정하는 방법을 사용하고 있다.
MIPI D-PHY 1.2 사양부터는 고속 전송에서의 이러한 스큐 문제를 해결하기 위하여, 송신단에서 디스큐(DESKEW)하기 위한 패턴 데이터를 매 MIPI 패킷에 포함하여 전송함으로써, 수신단에서 해당 패턴 데이터를 수신 후 평가 과정을 거쳐 실시간으로 스큐를 자동 보정하는 기능을 포함하고 있다.
그러나 MIPI D-PHY 1.2의 디스큐 기능을 지원하지 않는 MIPI 시스템에서는 스큐를 보정할 수 없거나 수동으로 보정해야하는 불편함이 있다. 또한 송신단에서 스큐를 조정하여 보정하는 방법과 수신단에서 클럭 신호나 데이터 신호의 스큐를 매번 수동으로 조정하는 방법 또한 각 전송 신호단에 따라 정의된 스큐 스텝 수에 따라 매번 한 스텝씩 조절하여 매번 수신 데이터의 이상 유무를 체크해야하는 번거러움으로 인하여 정상적인 데이터를 수신하기까지 상당한 시간이 소요되는 불편함이 있었다.
따라서 본 발명이 해결하고자 하는 기술적 과제는 MIPI D-PHY 수신 시스템에서 데이터 신호와 클록 신호 간의 스큐를 자동으로 보정하는 방법 및 장치를 제공하는 것이다.
상기한 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 스큐 자동 보정 장치는 고속 데이터 신호를 수신하여 서로 다른 지연시간을 가지는 복수의 지연 데이터 신호를 출력하는 스큐 조정부, 상기 복수의 지연 데이터 신호에서 시작코드를 검출하는 시작코드 검출부, 그리고 상기 서로 다른 지연시간별로 정상 검출된 시작코드의 개수를 기반으로 결정되는 신호 수신 품질에 따라 스큐 지연시간을 결정하는 제어부를 포함한다.
상기 장치는 MIPI D-PHY에서 분리된 LP 신호를 수신하여 수신 패킷 수를 카운트하는 패킷 시작 검출부를 더 포함할 수 있다.
상기 패킷 시작 검출부는 MIPI D-PHY에서 분리된 LP 신호를 수신하여 LP 신호 상태에 따라 패킷의 시작 위치를 검출하여 설정된 품질 평가 시간마다 수신되는 패킷의 수를 카운트하고, 상기 신호 수신 품질은 상기 정상 검출된 시작코드의 개수 및 상기 품질 평가 시간마다 수신되어 카운트된 수신 패킷 수를 이용하여 구해질 수 있다.
상기 스큐 조정부는, 입력 신호를 Δt 만큼 지연시켜서 출력하는 복수 개의 스큐 지연 모듈을 포함하고, 상기 복수 개의 스큐 지연 모듈은 직렬 연결되어 있으며, 상기 복수 개의 스큐 지연 모듈 중에서 n번째 스큐 지연 모듈은 상기 수신된 고속 데이터 신호를 nΔt 만큼 지연하여 출력할 수 있다.
상기 장치는 상기 스큐 조정부에서 출력된 상기 복수의 지연 데이터 신호 중 하나를 스큐 제어 신호에 따라 선택하여 출력하는 신호 선택부를 더 포함할 수 있다.
상기 신호 선택부에서 직렬 데이터로 출력되는 지연 데이터 신호를 바이트 단위의 병렬 데이터로 변환하여 출력하는 직병렬 변환부를 더 포함할 수 있다.
상기 시작코드 검출부는 상기 직병렬 변환부에서 출력되는 바이트 단위의 병렬 데이터에서 시작코드를 검출할 수 있다.
상기 장치는 상기 스큐 조정부에서 직렬 데이터로 출력되는 상기 복수의 지연 데이터 신호를 각각 입력받아 바이트 단위의 병렬 데이터로 변환하여 출력하는 복수의 직병렬 변환기를 더 포함할 수 있다.
상기 시작코드 검출부는 상기 복수의 직병렬 변환기에서 출력되는 바이트 단위의 병렬 데이터를 각각 입력받아 시작코드를 검출하는 복수의 시작코드 카운터를 포함할 수 있다.
상기 장치는 상기 복수의 직병렬 변환기에서 출력되는 데이터 신호 중에서 하나를 스큐 제어 신호에 따라 선택하여 출력하는 신호 선택부를 더 포함할 수 있다.
상기 제어부는 상기 결정된 스큐 지연시간으로 얻어지는 패킷 데이터에 대해서 ECC(Error Correction Code) 또는 CRC(Cyclic Redundancy Check) 검증을 할 수 있다.
상기한 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 스큐 자동 보정 방법은, 고속 데이터 신호를 수신하여 서로 다른 지연시간을 가지는 복수의 지연 데이터 신호를 출력하는 단계, 상기 복수의 지연 데이터 신호에서 시작코드를 검출하는 단계, 그리고 상기 서로 다른 지연시간별로 정상 검출된 시작코드의 개수를 기반으로 결정되는 신호 수신 품질에 따라 스큐 지연시간을 결정하는 단계를 포함한다.
상기 방법은 MIPI D-PHY에서 분리된 LP 신호를 수신하여 수신 패킷 수를 카운트하는 단계를 더 포함할 수 있다.
상기 복수의 지연 데이터 신호에서 시작코드를 검출하는 단계는, (a) 상기 복수의 지연 데이터 신호 중에서 스큐 제어 신호에 따라 상기 고속 데이터 신호를 NΔt 만큼 지연한 신호를 선택하여 출력하는 단계, (b) 상기 NΔt 만큼 지연되어 출력되는 직렬 데이터 신호를 병렬 데이터로 변환하는 단계, 그리고 (c) 상기 병렬 데이터를 입력 받아 시작코드를 검출하는 단계를 미리 정해진 평가 시간동안 반복하는 것을 N은 0부터 n(n은 자연수)까지 순차적으로 수행할 수 있다.
상기 복수의 지연 데이터 신호에서 시작코드를 검출하는 단계는, 상기 복수의 지연 데이터 신호를 입력받아 직렬 데이터 신호를 병렬 데이터 신호로 변환하는 단계, 상기 변환된 병렬 데이터 신호에서 시작코드를 검출하는 단계, 그리고 시작코드가 검출된 병렬 데이터 신호에 대응하는 지연시간의 시작코드 검출 개수를 증가시키는 단계를 미리 정해진 시간만큼 반복하여 수행할 수 있다.
상기 방법은, 상기 결정된 스큐 지연시간으로 얻어지는 패킷 데이터에 대해서 ECC(Error Correction Code) 또는 CRC(Cyclic Redundancy Check) 검증을 하는 단계를 더 포함할 수 있다.
본 발명에 의하면 MIPI D-PHY 수신 시스템에서 데이터 신호와 클록 신호 간의 스큐를 자동으로 보정할 수 있다.
도 1은 MIPI D-PHY에서 신호 모드를 설명하기 위해 제공되는 도면이다.
도 2는 MIPI D-PHY의 Analog-PHY 블럭을 예시한 도면이다.
도 3은 MIPI 패킷의 형태를 설명하기 위해 제공되는 도면이다.
도 4는 본 발명의 일 실시예에 따른 스큐 자동 보정 장치의 구성을 나타낸 블록도이다.
도 5는 본 발명의 일 실시예에 따른 지연시간별로 순차적으로 신호 수신 품질을 구하는 스큐 자동 보정 장치를 설명하기 위해 제공되는 블록도이다.
도 6은 도 5에서 예시한 스큐 자동 보정 장치의 동작을 설명하기 위해 제공되는 흐름도이다.
도 7은 본 발명의 다른 실시예에 따른 각 지연시간에 대해서 동시에 신호 수신 품질을 구하는 스큐 자동 보정 장치를 설명하기 위해 제공되는 블록도이다.
도 8은 도 7에서 예시한 스큐 자동 보정 장치의 동작을 설명하기 위해 제공되는 흐름도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 3은 MIPI 패킷의 형태를 설명하기 위해 제공되는 도면이다.
도 3을 참고하면, MIPI 신호는 LPS(Low Power State)(저전력 상태)와 LPS 사이에 실제 패킷 데이터가 전송되는 HS 구간이 위치한다. MIPI 패킷은 32-bit 패킷 헤더(PACKET HEADER), 패킷 데이터, 16-bit 패킷 풋터(PACKET FOOTER)로 이루어지는 경우와 32-bit 숏 패킷(SHORT PACKET)의 두 가지 형태로 나눌 수 있다. 두 가지 패킷 형태 모두 HS 구간에서 시작코드 데이터 값을 가지는 SoT(Start of Transmission)(전송 패킷의 시작)가 항상 패킷의 시작 지점에 위치하며 동일한 데이터 값으로 전송된다. 따라서 동일한 위치에서 기 알고 있는 시작코드 데이터 값을 예측할 수 있다.
또한 LP 구간의 상태를 통해 전송되는 패킷의 수를 정확히 카운트 할 수가 있다. 앞서 도 1에 예시한 것과 같이 MIPI 신호는 LP 신호와 HS 신호가 복합된 형태로 전송된다. 그리고 도 2에 예시한 것과 같이 MIPI D-PHY의 Analog-PHY에서 Dp, Dn의 MIPI 신호를 수신하여 LP 데이터 신호인 LP_DATAp, LP_DATAn과 고속(HS:High Speed) 데이터 신호인 HS_DATA로 분리하게 된다.
HS_DATA 신호는 MIPI 클럭(Clock)의 한 클럭에 2개의 데이터를 전송하는 듀얼 데이터 레이트(Dual data rate) 전송 방식을 가지며 MIPI 클럭은 수백 MHz 이상으로 동작한다.
LP 데이터 신호는 수 MHz 이하로 동작하는 신호로 도 1에서의 신호 파형에서 LP 신호의 상태를 간략하게 보면 LP-11, LP-01, LP-00를 반복하는 3가지 상태를 나타내게 된다.
LP-11은 LP 구간 즉 HS 데이터가 전송이 되지 않는 구간으로 LP_DATAp, LP_DATAn 신호가 각각 '1'(high level)인 구간이며 STOP 상태라고도 한다. LP-01은 LP 구간에서 HS 구간으로 진입을 알리는 상태로 LP_DATAp는 '0'(low level)이고 LP_DATAn 는 '1'(high level)인 구간이다.
LP-00은 HS 데이터 전송 구간을 알리는 상태로 LP_DATAp, LP_DATAn 신호가 각각 '0'(low level)인 구간이다. 이 구간에서는 한 개의 데이터 패킷이 전송된 후에 LP-11 즉, STOP 상태로 바뀌게 되므로 특정한 시간 안에 데이터 패킷이 몇 개가 수신되었는지 정확히 파악할 수가 있다.
본 발명에 따른 스큐 자동 보정 장치는 앞서 설명한 것과 같이 MIPI 신호에서 패킷의 시작 지점에 위치하는 SoT(시작코드)와 LP 구간의 상태를 통해 정확하게 카운트할 수 있는 전송 패킷 수를 활용하여 자동으로 스큐 보정을 할 수 있다.
이하에서 본 발명에 따른 스큐 자동 보정 장치에 대해 보다 자세히 설명한다.
도 4는 본 발명의 일 실시예에 따른 스큐 자동 보정 장치의 구성을 나타낸 블록도이다.
도 4를 참고하면, 스큐 자동 보정 장치는 스큐 조정부(110), 직병렬 변환부(120), 시작코드 카운트부(130), 제어부(140), 저속 신호 수신부(150), 패킷 시작 검출부(160) 및 패킷 카운트부(170)를 포함할 수 있다.
스큐 조정부(110)는 MIPI 신호에서 분리된 고속 데이터 신호(HS_DATA)를 지연 스텝별로 서로 다른 지연시간을 가지게 하여 출력할 수 있다. 이를 위해 스큐 조정부(110)는 입력 신호를 소정의 시간(Δt) 만큼 지연시켜서 출력하는 복수 개의 스큐 지연 모듈(도시하지 않음)을 포함할 수 있다. 복수 개의 스큐 지연 모듈은 직렬 연결될 수 있다. 고속 데이터 신호(HS_DATA)는 복수 개의 스큐 지연 모듈을 순차적으로 통과하면서 스큐 지연 모듈을 통과할 때마다 지연시간이 Δt 만큼 증가하여 출력된다.
예컨대 스큐 조정부(110)가 n개의 스큐 지연 모듈이 직렬로 연결되어 있으면, 스큐 조정부(110)는 고속 데이터 신호(HS_DATA)를 입력받아 지연 스텝(N)(N=0, 1, 2, …, n-1, n) 별로 지연시간이 각각 '0', 'Δt', '2Δt', …, '(n-1)Δt', 'nΔt'이 되도록 하여, 서로 다른 지연시간을 가지는 n+1 개의 지연 데이터 신호를 출력할 수 있다.
직병렬 변환부(120)는 직렬 데이터로 입력되는 지연 데이터 신호를 입력받아 바이트 단위의 병렬 데이터로 변환하여 출력한다. MIPI 신호는 1 비트(bit) 신호로 직렬 전송되는 전송 방식을 따르기 때문에 바이트(Byte)(8bit) 단위로 데이터를 처리할 필요가 있다. 따라서 본 발명에 따른 직병렬 변환부(120)는 고속 데이터 신호(HS_DATA)를 1비트씩 순차적으로 수신하여 1 바이트 단위의 병렬 데이터로 변환하게 된다.
시작코드 카운트부(130)는 직병렬 변환부(120)에서 출력된 지연 데이터 신호에서 시작코드를 검출할 수 있다. 시작코드 카운트부(130)는 지연시간('0', 'Δt', '2Δt', …, '(n-1)Δt', 'nΔt')별로 시작코드 검출수를 카운트할 수 있다.
예컨대 시작코드 카운트부(130)는 1 바이트 단위 병렬 데이터로 이루어진 패킷 앞 부분에서 16진수 'B8'에 해당하는 시작코드가 정상으로 검출하면, 시작코드가 정상 검출된 해당 지연 데이터 신호의 지연시간(또는 해당 지연시간에 대응하는 지연 스텝)에 대해서 시작코드 검출수를 증가시킨다. 물론 시스템에서 시작코드 값이 'B8'와 다르게 정의된 경우, 다르게 정의된 시작코드 값을 검출하면 된다. 시작코드가 검출되지 않거나 패킷 앞 부분이 아닌 다른 부분에서 시작코드가 검출되면 시작코드 검출이 실패한 것으로 처리하고 시작코드 검출수를 카운트하지 않는다.
저속 신호 수신부(150)는 MIPI 신호에서 분리된 저속 데이터 신호(LP_DATAp, LP_DATAn)를 수신하여 패킷 시작 검출부(160)에 전달한다.
패킷 시작 검출부(160)는 LP-11, LP-01, LP-00를 반복하는 저속 데이터 신호(LP_DATAp, LP_DATAn)의 3가지 상태 중 특정 상태를 파악하여 패킷 카운트부(170)에 전달할 수 있다.
패킷 카운트부(170)는 패킷 시작 검출부(160)에서 LP-11, LP-01, LP-00의 3가지 상태 중 특정 상태가 전달될 때마다 수신 패킷 수를 카운트하여 제어부(140)에 전달할 수 있다.
예컨대 패킷 시작 검출부(160)는 저속 데이터 신호에서 LP-01 상태가 검출될 때마다 패킷 카운트부(170)에 전달하여 수신 패킷 수를 카운트하게 할 수 있다. 물론 실시예에 따라 LP-11 또는 LP-00 상태가 검출될 때마다 수신 패킷 수를 카운트하도록 구현하는 것도 가능하다.
제어부(140)는 지연 스텝 별로 시작코드 검출수(S)를 수신 패킷 수(P)로 나눈 시작코드 수신율(S/P)을 가지고 신호 수신 품질을 평가할 수 있다. 그리고 제어부(140)는 가장 높은 수신율을 가지는, 즉 신호 수신 품질이 가장 좋은 지연 스텝에 해당하는 지연시간을 스큐 지연시간으로 결정할 수 있다.
또는 제어부(140)는 지연 스텝 별로 구해진 시작코드 검출수를 비교하여 가장 많은 시작코드가 검출된 지연 스텝에 대응하는 지연시간을 스큐 지연시간으로 결정할 수 있다. 물론 이 경우는 지연 스텝별로 동일한 수의 패킷을 수신하는 동안에 카운트된 시작코드 검출수를 비교한다.
실시예에 따라서 시작코드 검출수를 이용하여 결정된 스큐 지연시간을 적용하여 수신한 패킷에 대해서 2차적으로 ECC(Error Correction Code) 또는 CRC(Cyclic Redundancy Check) 등으로 오류 유무를 평가함으로써, 앞서 시작코드 검출수 기반으로 결정된 스큐 지연시간을 재검증하도록 하는 것도 가능하다.
제어부(140)는 최종적으로 결정된 스큐 지연시간으로 스큐 조정부(110)를 설정함으로써 자동으로 스큐 보정을 할 수 있다.
스큐 자동 보정 장치에서 지연 스텝별로 신호 수신 품질을 구하는 방법은 두가지 방법으로 구현할 수 있다.
첫 번째 방법은 지연 스텝별로 순차적으로 신호 수신 품질을 구하는 방법이고, 두 번째 방법은 각 지연 스텝에 대해서 동시에 병렬로 신호 수신 품질을 구하는 방법이 있다.
도 5는 본 발명의 일 실시예에 따른 지연시간별로 순차적으로 신호 수신 품질을 구하는 스큐 자동 보정 장치를 설명하기 위해 제공되는 블록도이다.
도 5를 참고하면, 스큐 자동 보정 장치는 도 4에서 예시한 구성 요소 이외에 신호 선택부(115)를 더 포함할 수 있다.
스큐 조정부(110)는 복수 개의 스큐 지연 모듈(111_1, 111_2, …, 111_n-1, 111_n)을 포함할 수 있다. 복수 개의 스큐 지연 모듈(111_1, 111_2, …, 111_n-1, 111_n)은 직렬로 연결될 수 있다.
스큐 조정부(110)는 고속 데이터 신호(HS_DATA)를 지연시간 없이 바로 출력하는 것 외에도, 고속 데이터 신호(HS_DATA)가 복수 개의 스큐 지연 모듈(111_1, 111_2, …, 111_n-1, 111_n)을 순차적으로 통과하면서 Δt만큼 지연시간이 증가된 지연 데이터 신호도 출력한다. 여기서 지연 데이터 신호는 지연시간 '0'(즉 지연시간 없이) 바로 출력되는 고속 데이터 신호(HS_DATA)도 포함한다.
신호 선택부(115)는 스큐 조정부(110)에서 출력되는 복수 개의 지연 데이터 신호 중에서 하나를 선택하여 출력한다. 보다 구체적으로 신호 선택부(115)는 제어부(140)에서 출력되는 스큐 제어 신호에 대응하는 지연 스텝의 지연 데이터 신호를 선택하여 출력한다. 예컨대 지연 스텝 '0'에 해당하는 스큐 제어 신호가 입력되면, 신호 선택부(115)는 고속 데이터 신호(HS_DATA)를 선택하여 출력시킨다. 그리고 지연 스텝 'n'에 대응하는 스큐 제어 신호가 입력되면, 신호 선택부(115)는 고속 데이터 신호(HS_DATA)에 비해 nΔt 만큼 지연되어 스큐 지연 모듈(111_n)에서 출력되는 신호를 선택하여 출력시킬 수 있다.
그러면 도 6을 참조하여 도 5에서 예시한 스큐 자동 보정 장치의 동작을 자세히 설명한다.
도 6은 도 5에서 예시한 스큐 자동 보정 장치의 동작을 설명하기 위해 제공되는 흐름도이다.
먼저 제어부(140)는 스큐 자동 보정 장치를 초기 상태로 설정한다(S605). 수신 패킷 수(P), 시작코드 검출수(S) 및 지연 스텝 설정값(D)을 각각 '0'으로 설정할 수 있다. 한편 스큐 자동 보정 장치에는 각 지연 스텝 당 수신 품질 평가 시간이 미리 설정되어 있을 수 있다. 실시예에 따라 수신 품질 평가 시간 대신에 수신 품질 평가 패킷 수가 설정되어 있을 수도 있다.
이후 스큐 자동 보정 장치는 MIPI 신호를 수신하면(S610), 패킷 카운트부(170)는 MIPI 신호에서 분리된 LP 신호의 상태를 통해서 수신 패킷 수에 대한 카운트를 한다(S615). 단계(S615)에서 LP 신호 상태가 'LP-01'이면 수신 패킷 수(P)를 '1' 증가시킬 수 있다.
한편 스큐 조정부(110)에서 MIPI 신호에서 분리된 고속 데이터 신호(HS_DATA)를 수신하여 서로 다른 지연시간('0', 'Δt', '2Δt', …, '(n-1)Δt', 'nΔt')을 가지는 복수의 지연 데이터 신호로 출력하면, 신호 선택부(115)는 현재 설정되어 있는 지연 스텝 설정값(D)에 해당하는 지연시간을 가지는 지연 데이터 신호를 선택하여 출력한다(S617). 최초에는 지연 스텝 설정값(D)이 '0'으로 설정되어 있으므로 고속 데이터 신호(HS_DATA)가 선택되어 출력되고, 지연 스텝 설정값(D)이 하나씩 증가할 때마다 그에 해당하는 지연 데이터 신호가 선택되어 출력되게 된다.
다음으로 직병렬 변환부(120)는 신호 선택부(115)에서 출력된 지연 데이터 신호를 병렬 데이터로 변환한다(S620).
이후 시작코드 카운트부(130)는 신호 선택부(115)에서 출력된 지연 데이터 신호에서 시작코드를 검출한다(S625).
시작코드가 정상적으로 검출되면(S625-Y), 시작코드 카운트부(130)는 시작코드 카운트(S)를 '1' 증가시킨다(S630).
다음으로 LP 신호의 상태가 'LP-11'이 되면(S635), 제어부(140)는 지연 스텝 당 평가 시간 도달 여부를 확인한다(S640). 해당 지연 스텝에 대한 평가 시간이 도달하지 않으면(S640-N), 단계(S610) 내지 단계(S635)를 반복한다. 예컨대 평가 시간이 10μsec로 설정된 경우 해당 지연 스텝에 대해서 10μsec 동안 시작코드 검출수와 수신 패킷 수를 카운트한다. 지연 스텝 당 평가 시간은 최소 한 개의 패킷을 수신할 수 있는 시간으로 설정되어야 한다. 그리고 지연 스텝 당 평가 시간을 길게 설정할 수록 보다 많은 수신 패킷에 대해서 시작 코드를 검출하게 되므로 신뢰도가 높아지나 평가 시간이 길어지게 되고, 지연 스텝 당 평가 시간을 짧게 설정하면 반대로 평가에 총 소요되는 시간이 짧아지는데 반하여 신뢰도가 떨어지는 문제가 있으므로 필요에 따라 적절하게 설정할 수 있다. 한편 미리 설정된 수만큼 패킷이 수신될 때까지 해당 지연 스텝에 대해서 시작코드 검출수를 카운트하도록 구현하는 것도 가능하다. 예컨대 평가 패킷 수가 10으로 설정된 경우 해당 지연 스텝에 대해서 단계(S610) 내지 단계(S635)를 수신 패킷 수가 10이 될 때까지 반복하도록 구현할 수도 있다.
한편 해당 지연 스텝에 대한 평가 시간이 도달하면(S640-Y), 제어부(140)는 해당 지연 스텝에 대하여 수신 패킷 수 대비 시작코드 검출수의 비율로 신호 수신 품질 평가값을 계산할 수 있다(S645).
다음으로 제어부(140)는 전체 지연 스텝에 대한 품질 평가가 완료되지 않은 경우(S650-N), 지연 스텝 설정값(D)을 '1' 증가 시키고 시작코드 검출수(S)와 수신 패킷 수(P)는 다시 '0'으로 바꾼다(S655).
단계(S610) 내지 단계(S655)를 반복하여 전체 지연 스텝에 대한 품질 평가가 완료되면(S650-Y), 제어부(140)는 수신 패킷 수 대비 시작코드 검출수에 따른 각 지연 스텝에 대한 신호 수신 품질 평가를 통해 스큐 지연시간을 결정한다(S660).
다음으로 실시예에 따라 단계(S660)에서 결정된 스큐 지연시간으로 얻어지는 패킷 데이터에 대해서 2차적으로 ECC(Error Correction Code) 또는 CRC(Cyclic Redundancy Check) 등으로 오류 유무를 평가하여 앞서 시작코드 검출수로 결정된 스큐 지연시간을 재검증하도록 하는 것도 가능하다(S665).
마지막으로 제어부(140)는 ECC 및/또는 CRC 등으로 오류 유무 평가까지 완료된 스큐 지연시간을 스큐 보정부(110)에 적용하여 MIPI 패킷 데이터를 수신한다(S670).
도 7은 본 발명의 다른 실시예에 따른 각 지연시간에 대해서 동시에 신호 수신 품질을 구하는 스큐 자동 보정 장치를 설명하기 위해 제공되는 블록도이다.
도 7을 참고하면, 스큐 자동 보정 장치는 도 4에서 예시한 구성 요소 이외에 신호 선택부(115)를 더 포함할 수 있다.
스큐 조정부(110)는 도 5에 예시한 것과 동일한 구성을 가질 수 있다.
직병렬 변환부(120)는 병렬로 배치된 복수의 직병렬 변환기(121_0, 121_1, 121_2, …, 121_n-1, 121_n)를 포함할 수 있다.
복수의 직병렬 변환기(121_0, 121_1, 121_2, …, 121_n-1, 121_n)는 고속 데이터 신호(HS_DATA) 및 복수 개의 스큐 지연 모듈(111_1, 111_2, …, 111_n-1, 111_n)을 순차적으로 통과하면서 Δt만큼 지연시간이 증가된 지연 데이터 신호를 각각 입력받아 병렬 데이터로 변환하여 출력한다.
시작코드 카운트부(130)는 병렬로 배치된 복수의 시작코드 카운터(131_0, 131_1, 131_2, …, 131_n-1, 131_n)를 포함할 수 있다.
복수의 시작코드 카운터(131_0, 131_1, 131_2, …, 131_n-1, 131_n)는 복수의 직병렬 변환기(121_0, 121_1, 121_2, …, 121_n-1, 121_n)에서 병렬 데이터로 변환되어 출력되는 지연 데이터 신호에서 시작코드를 검출하여 카운트한다.
신호 선택부(115)는 제어부(140)에서 스큐 제어 신호를 입력받아 그에 따른 스큐 지연시간으로 고속 데이터 신호를 지연시킨 스큐 보정 데이터 신호를 출력한다.
도 8은 도 7에서 예시한 스큐 자동 보정 장치의 동작을 설명하기 위해 제공되는 흐름도이다.
도 8을 참고하면, 먼저 제어부(140)는 스큐 자동 보정 장치를 초기 상태로 설정한다(S805). 수신 패킷 수(P) 및 각 지연 스텝별 시작코드 검출수(SN)를 각각 '0'으로 설정할 수 있다. 한편 스큐 자동 보정 장치에는 수신 품질 평가 시간이 미리 설정되어 있을 수 있다. 실시예에 따라 수신 품질 평가 시간 대신에 수신 품질 평가 패킷 수가 설정되어 있을 수도 있다.
이후 스큐 자동 보정 장치는 MIPI 신호를 수신하면(S810), 패킷 카운트부(170)는 MIPI 신호에서 분리된 LP 신호의 상태를 통해서 수신 패킷 수에 대한 카운트를 한다(S815). 단계(S815)에서 LP 신호 상태가 'LP-01'이면 수신 패킷 수(P)를 '1' 증가시킬 수 있다.
한편 스큐 조정부(110)는 MIPI 신호에서 분리된 고속 데이터 신호(HS_DATA)를 수신하여 서로 다른 지연시간('0', 'Δt', '2Δt', …, '(n-1)Δt', 'nΔt')을 가지는 복수의 지연 데이터 신호로 출력한다(S817).
다음으로 복수의 직병렬 변환기(121_0, 121_1, 121_2, …, 121_n-1, 121_n)는 스큐 조정부(110)에서 출력된 복수의 지연 데이터 신호를 각각 병렬 데이터로 변환한다(S820).
이후 복수의 시작코드 카운터(131_0, 131_1, 131_2, …, 131_n-1, 131_n)는 복수의 직병렬 변환기(121_0, 121_1, 121_2, …, 121_n-1, 121_n)에서 각각 출력되는 복수의 지연 데이터 신호에 대해 지연 스텝별로 시작코드를 검출한다(S825).
특정 지연 스텝에 대응하는 지연 데이터 신호에서 시작코드가 정상적으로 검출되면, 해당 지연 스텝에 대응하는 시작코드 카운터(131_0, 131_1, 131_2, …, 131_n-1, 131_n)는 시작코드 카운트(SN)를 '1' 증가시킨다(S830).
다음으로 LP 신호의 상태가 'LP-11'이 되면(S835), 제어부(140)는 평가 시간 도달 여부를 확인한다(S840). 평가 시간에 도달하지 않으면(S840-N), 단계(S810) 내지 단계(S835)를 반복한다. 예컨대 평가 시간이 10μsec로 설정된 경우 10μsec 동안 단계(S810) 내지 단계(S835)를 반복하면서 지연 스텝별로 시작코드 검출수를 카운트한다. 한편 미리 설정된 수만큼 패킷이 수신될 때까지 지연 스텝별로 시작코드 검출수를 카운트하도록 구현하는 것도 가능하다. 예컨대 평가 패킷 수가 10으로 설정된 경우 단계(S810) 내지 단계(S835)를 수신 패킷 수가 10이 될 때까지 반복하도록 구현할 수 있다.
한편 평가 시간에 도달하면(S840-Y), 제어부(140)는 지연 스텝별 시작코드 검출수에 따른 신호 수신 품질 평가를 통해 스큐 지연시간을 결정한다(S845).
다음으로 실시예에 따라 단계(S845)에서 결정된 스큐 지연시간으로 얻어지는 패킷 데이터에 대해서 2차적으로 ECC(Error Correction Code) 또는 CRC(Cyclic Redundancy Check) 등으로 오류 유무를 평가하여 앞서 시작코드 검출수로 결정된 스큐 지연시간을 재검증하도록 하는 것도 가능하다(S850).
마지막으로 제어부(140)는 ECC 및/또는 CRC 등으로 오류 유무 평가까지 완료된 스큐 지연시간을 스큐 보정부(110)에 적용하여 MIPI 패킷 데이터를 수신한다(S855).
본 발명의 실시예는 다양한 컴퓨터로 구현되는 동작을 수행하기 위한 프로그램 명령을 포함하는 컴퓨터로 읽을 수 있는 매체를 포함한다. 이 매체는 앞서 설명한 스큐 자동 보정 방법을 실행시키기 위한 프로그램을 기록한다. 이 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 이러한 매체의 예에는 하드디스크, 플로피디스크 및 자기 테이프와 같은 자기 매체, CD 및 DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 자기-광 매체, 롬, 램, 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 구성된 하드웨어 장치 등이 있다. 또는 이러한 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
이상에서 본 발명의 실시예를 설명하였으나, 본 발명의 권리범위는 이에 한정되지 아니하며 본 발명의 실시예로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 용이하게 변경되어 균등한 것으로 인정되는 범위의 모든 변경 및 수정을 포함한다.

Claims (15)

  1. 고속 데이터 신호를 수신하여 서로 다른 지연시간을 가지는 복수의 지연 데이터 신호를 출력하는 스큐 조정부,
    상기 복수의 지연 데이터 신호에서 시작코드를 검출하는 시작코드 검출부, 그리고
    상기 서로 다른 지연시간별로 정상 검출된 시작코드의 개수를 기반으로 결정되는 신호 수신 품질에 따라 스큐 지연시간을 결정하는 제어부
    를 포함하는 스큐 지연 보정 장치.
  2. 제 1 항에서,
    상기 스큐 조정부는,
    입력 신호를 Δt 만큼 지연시켜서 출력하는 복수 개의 스큐 지연 모듈을 포함하고,
    상기 복수 개의 스큐 지연 모듈은 직렬 연결되어 있으며,
    상기 복수 개의 스큐 지연 모듈 중에서 n번째 스큐 지연 모듈은 상기 수신된 고속 데이터 신호를 nΔt 만큼 지연하여 출력하는 스큐 지연 보정 장치.
  3. 제 2 항에서,
    MIPI D-PHY에서 분리된 LP 신호를 수신하여 수신 패킷 수를 카운트하는 패킷 시작 검출부를 더 포함하는 스큐 지연 보정 장치.
  4. 제 3 항에서,
    상기 패킷 시작 검출부는 MIPI D-PHY에서 분리된 LP 신호를 수신하여 LP 신호 상태에 따라 패킷의 시작 위치를 검출하여 설정된 품질 평가 시간마다 수신되는 패킷의 수를 카운트하고,
    상기 신호 수신 품질은 상기 정상 검출된 시작코드의 개수 및 상기 품질 평가 시간마다 수신되어 카운트된 수신 패킷 수를 이용하여 구해지는 스큐 지연 보정 장치.
  5. 제 2 항에서,
    상기 스큐 조정부에서 출력된 상기 복수의 지연 데이터 신호 중 하나를 스큐 제어 신호에 따라 선택하여 출력하는 신호 선택부
    를 더 포함하는 스큐 지연 보정 장치.
  6. 제 5 항에서,
    상기 신호 선택부에서 직렬 데이터로 출력되는 지연 데이터 신호를 바이트 단위의 병렬 데이터로 변환하여 출력하는 직병렬 변환부
    를 더 포함하고,
    상기 시작코드 검출부는 상기 직병렬 변환부에서 출력되는 바이트 단위의 병렬 데이터에서 시작코드를 검출하는 스큐 지연 보정 장치.
  7. 제 2 항에서,
    상기 스큐 조정부에서 직렬 데이터로 출력되는 상기 복수의 지연 데이터 신호를 각각 입력받아 바이트 단위의 병렬 데이터로 변환하여 출력하는 복수의 직병렬 변환기
    를 더 포함하고,
    상기 시작코드 검출부는 상기 복수의 직병렬 변환기에서 출력되는 바이트 단위의 병렬 데이터를 각각 입력받아 시작코드를 검출하는 복수의 시작코드 카운터를 포함하는 스큐 지연 보정 장치.
  8. 제 7 항에서,
    상기 복수의 직병렬 변환기에서 출력되는 데이터 신호 중에서 하나를 스큐 제어 신호에 따라 선택하여 출력하는 신호 선택부
    를 더 포함하는 스큐 지연 보정 장치.
  9. 제 5 항 또는 제 8 항에서,
    상기 제어부는,
    상기 결정된 스큐 지연시간으로 얻어지는 패킷 데이터에 대해서 ECC(Error Correction Code) 또는 CRC(Cyclic Redundancy Check) 검증을 하는 스큐 지연 보정 장치.
  10. 고속 데이터 신호를 수신하여 서로 다른 지연시간을 가지는 복수의 지연 데이터 신호를 출력하는 단계,
    상기 복수의 지연 데이터 신호에서 시작코드를 검출하는 단계, 그리고
    상기 서로 다른 지연시간별로 정상 검출된 시작코드의 개수를 기반으로 결정되는 신호 수신 품질에 따라 스큐 지연시간을 결정하는 단계
    를 포함하는 스큐 지연 보정 방법.
  11. 제 10 항에서,
    상기 복수의 지연 데이터 신호에서 시작코드를 검출하는 단계는,
    (a) 상기 복수의 지연 데이터 신호 중에서 스큐 제어 신호에 따라 상기 고속 데이터 신호를 NΔt 만큼 지연한 신호를 선택하여 출력하는 단계,
    (b) 상기 NΔt 만큼 지연되어 출력되는 직렬 데이터 신호를 병렬 데이터로 변환하는 단계, 그리고
    (c) 상기 병렬 데이터를 입력 받아 시작코드를 검출하는 단계
    를 미리 정해진 평가 시간동안 반복하는 것을 N은 0부터 n(n은 자연수)까지 순차적으로 수행하는 스큐 지연 보정 방법.
  12. 제 11 항에서,
    MIPI D-PHY에서 분리된 LP 신호를 수신하여 수신 패킷 수를 카운트하는 단계를 더 포함하는 스큐 지연 보정 방법.
  13. 제 12 항에서,
    상기 MIPI D-PHY에서 분리된 LP 신호를 수신하여 LP 신호 상태에 따라 패킷의 시작 위치를 검출하여 설정된 품질 평가 시간마다 수신되는 패킷의 수를 카운트하고,
    상기 신호 수신 품질은 상기 정상 검출된 시작코드의 개수 및 상기 품질 평가 시간마다 수신되어 카운트된 수신 패킷 수를 이용하여 구해지는 스큐 지연 보정 방법.
  14. 제 11 항에서,
    상기 복수의 지연 데이터 신호에서 시작코드를 검출하는 단계는,
    상기 복수의 지연 데이터 신호를 입력받아 직렬 데이터 신호를 병렬 데이터 신호로 변환하는 단계,
    상기 변환된 병렬 데이터 신호에서 시작코드를 검출하는 단계, 그리고
    시작코드가 검출된 병렬 데이터 신호에 대응하는 지연시간의 시작코드 검출 개수를 증가시키는 단계
    를 미리 정해진 시간만큼 반복하여 수행하는 스큐 지연 보정 방법.
  15. 제 11 항 또는 제 14 항에서,
    상기 결정된 스큐 지연시간으로 얻어지는 패킷 데이터에 대해서 ECC(Error Correction Code) 또는 CRC(Cyclic Redundancy Check) 검증을 하는 단계
    를 더 포함하는 스큐 지연 보정 방법.
PCT/KR2016/003533 2015-04-22 2016-04-05 스큐 자동 보정 방법 및 장치 WO2016171414A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680017487.1A CN107431614B (zh) 2015-04-22 2016-04-05 用于自动偏移补偿的方法和装置
JP2017548903A JP6507259B2 (ja) 2015-04-22 2016-04-05 スキュー自動補正方法および装置
US15/554,867 US10313100B2 (en) 2015-04-22 2016-04-05 Method and apparatus for automatic skew compensation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150056839A KR101671018B1 (ko) 2015-04-22 2015-04-22 스큐 자동 보정 방법 및 장치
KR10-2015-0056839 2015-04-22

Publications (1)

Publication Number Publication Date
WO2016171414A1 true WO2016171414A1 (ko) 2016-10-27

Family

ID=57144470

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/003533 WO2016171414A1 (ko) 2015-04-22 2016-04-05 스큐 자동 보정 방법 및 장치

Country Status (5)

Country Link
US (1) US10313100B2 (ko)
JP (1) JP6507259B2 (ko)
KR (1) KR101671018B1 (ko)
CN (1) CN107431614B (ko)
WO (1) WO2016171414A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108073539A (zh) * 2017-12-27 2018-05-25 上海集成电路研发中心有限公司 一种mipi接口的d-phy电路
KR102022795B1 (ko) * 2018-05-04 2019-09-18 (주)이즈미디어 데이터 시작점 자동 측정 방법 및 시스템
KR102428498B1 (ko) * 2018-10-26 2022-08-04 매그나칩 반도체 유한회사 스위칭 노이즈를 감소시킬 수 있는 수신 장치 및 이를 포함하는 전송 시스템
KR20220167851A (ko) 2021-06-14 2022-12-22 삼성디스플레이 주식회사 송수신 장치 및 그 구동 방법
KR20220167849A (ko) 2021-06-14 2022-12-22 삼성디스플레이 주식회사 송수신기 및 그 구동 방법
KR20230059952A (ko) * 2021-10-26 2023-05-04 삼성디스플레이 주식회사 데이터 전송 방법
CN114094996B (zh) * 2021-11-09 2024-07-23 成都海光微电子技术有限公司 一种校准电路、校准方法、接口和相关设备
CN114185828B (zh) * 2021-12-08 2024-02-06 联芸科技(杭州)股份有限公司 串行通信装置及在其中去除数据时钟偏斜的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083391A (ko) * 1999-09-21 2006-07-20 삼성전자주식회사 데이타 복원 및 스큐 보상 회로와 데이타 복원 방법
KR20110039424A (ko) * 2008-06-30 2011-04-18 톰슨 라이센싱 데이터 스트림을 수신하기 위한 방법 및 송신을 위한 대응하는 방법
JP2012222733A (ja) * 2011-04-13 2012-11-12 Fujitsu Ltd スキュー低減方法および光伝送システム
JP2014526211A (ja) * 2011-08-16 2014-10-02 シリコン・ライン・ゲー・エム・ベー・ハー 回路装置および信号を送信するための方法
US8886988B2 (en) * 2011-05-19 2014-11-11 Novatek Microelectronics Corp. Method of calibrating signal skews in MIPI and related transmission system

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07311735A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd データ転送装置
US7209178B1 (en) 1999-09-21 2007-04-24 Samsung Electronics, Co., Ltd. Optical transfer system having a transmitter and a receiver
US6658048B1 (en) * 2000-04-07 2003-12-02 Nokia Mobile Phones, Ltd. Global positioning system code phase detector with multipath compensation and method for reducing multipath components associated with a received signal
US20020091885A1 (en) * 2000-12-30 2002-07-11 Norm Hendrickson Data de-skew method and system
JP3891841B2 (ja) * 2002-01-07 2007-03-14 富士通株式会社 伝送システム
JP2004127147A (ja) * 2002-10-07 2004-04-22 Hitachi Ltd デスキュー回路およびそれを用いたディスクアレイ制御装置
JP4467233B2 (ja) * 2002-12-24 2010-05-26 株式会社日立製作所 位相調整装置、位相調整方法および高速並列信号用スキュー補正装置
JP2004236019A (ja) * 2003-01-30 2004-08-19 Agilent Technol Inc スキュー調整方法およびスキュー調整装置、ならびに、スキュー調整機能を備えたデータ伝送システム
JP4718933B2 (ja) * 2005-08-24 2011-07-06 富士通株式会社 並列信号のスキュー調整回路及びスキュー調整方法
KR101442173B1 (ko) * 2008-02-15 2014-09-18 삼성전자주식회사 데이터 송수신 시스템 및 에러 교정 방법
WO2009108562A2 (en) * 2008-02-25 2009-09-03 Rambus Inc. Code-assisted error-detection technique
US8878792B2 (en) * 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
CN101847134B (zh) * 2010-01-19 2012-05-23 敦泰科技(深圳)有限公司 基于移动行业处理器接口mipi协议接口装置
CN102270011A (zh) * 2010-06-04 2011-12-07 智微科技股份有限公司 校准多个数据信道的数据传输时序的时序校准电路及时序校准方法
JP2013055502A (ja) * 2011-09-05 2013-03-21 Ricoh Co Ltd シリアル通信回路
KR101893185B1 (ko) * 2012-02-20 2018-08-29 에스케이하이닉스 주식회사 반도체 장치의 데이터 출력 타이밍 제어 회로
JP5971113B2 (ja) * 2012-12-26 2016-08-17 富士通株式会社 差動信号スキュー調整方法および送信回路
JP6068193B2 (ja) 2013-02-28 2017-01-25 シナプティクス・ジャパン合同会社 受信装置及び送受信システム
US8817184B1 (en) * 2013-07-12 2014-08-26 Samsung Display Co., Ltd. Point to multi-point clock-forwarded signaling for large displays
CN103475841B (zh) * 2013-09-25 2016-08-17 武汉精立电子技术有限公司 Lvds视频信号转换为8lane左右分屏mipi视频信号方法
US9355054B2 (en) * 2014-01-07 2016-05-31 Omnivision Technologies, Inc. Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links
KR102166908B1 (ko) * 2014-02-13 2020-10-19 삼성전자주식회사 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
JP6372202B2 (ja) * 2014-07-07 2018-08-15 ソニー株式会社 受信装置、送信装置、および通信システム
US10341145B2 (en) * 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083391A (ko) * 1999-09-21 2006-07-20 삼성전자주식회사 데이타 복원 및 스큐 보상 회로와 데이타 복원 방법
KR20110039424A (ko) * 2008-06-30 2011-04-18 톰슨 라이센싱 데이터 스트림을 수신하기 위한 방법 및 송신을 위한 대응하는 방법
JP2012222733A (ja) * 2011-04-13 2012-11-12 Fujitsu Ltd スキュー低減方法および光伝送システム
US8886988B2 (en) * 2011-05-19 2014-11-11 Novatek Microelectronics Corp. Method of calibrating signal skews in MIPI and related transmission system
JP2014526211A (ja) * 2011-08-16 2014-10-02 シリコン・ライン・ゲー・エム・ベー・ハー 回路装置および信号を送信するための方法

Also Published As

Publication number Publication date
CN107431614B (zh) 2020-07-28
US20180041330A1 (en) 2018-02-08
JP6507259B2 (ja) 2019-04-24
KR101671018B1 (ko) 2016-10-31
CN107431614A (zh) 2017-12-01
JP2018513603A (ja) 2018-05-24
US10313100B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
WO2016171414A1 (ko) 스큐 자동 보정 방법 및 장치
US6937681B2 (en) Skew correction apparatus
EP0522764B1 (en) Multiplexing scheme for modem control signals
JP2641999B2 (ja) データ・フォーマット検出回路
JP3357397B2 (ja) ビットエラー率の測定の間のスリップ検出
US7340023B1 (en) Auto baud system and method and single pin communication interface
JP4855157B2 (ja) ビット速度判定装置
KR100440585B1 (ko) 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체
US20030091039A1 (en) Modification of bus protocol packet for serial data synchronization
WO2012091486A1 (ko) 고속의 외부 메모리 인터페이스를 위한 적응적 디지털 phy
US7023873B2 (en) Network device including detection of link status employing auto-negotiation
US8687681B2 (en) Receiver and signal testing method thereof
US7342984B1 (en) Counting clock cycles over the duration of a first character and using a remainder value to determine when to sample a bit of a second character
US7624311B2 (en) Method and apparatus for converting interface between high speed data having various capacities
WO2011152589A1 (ko) 신호처리장치 및 그 신호처리방법
US20230199306A1 (en) Communication device and communication system
JPH0744530B2 (ja) 高速光バス
JPH02177643A (ja) 超動信号検出装置
WO2023027200A1 (ko) 통신 네트워크, 이에 연결된 노드를 식별하는 방법 및 장치
WO2019059475A1 (ko) 오디오장치 및 그 오디오장치의 제어방법
WO2023080285A1 (ko) Ｐａｍ 시그널링을 위한 수신기의 위상 조정을 위한 장치 및 방법
WO2016129718A1 (ko) 고속직렬데이터수신장치
CN105227376A (zh) Spi长距离通信传输中校正时延的方法及系统
SU1100614A1 (ru) Устройство дл сопр жени с общей магистралью вычислительной системы
CN118199696A (zh) 信号处理方法、装置和信号传输系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16783348

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15554867

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2017548903

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16783348

Country of ref document: EP

Kind code of ref document: A1