SU1100614A1 - Устройство дл сопр жени с общей магистралью вычислительной системы - Google Patents

Устройство дл сопр жени с общей магистралью вычислительной системы Download PDF

Info

Publication number
SU1100614A1
SU1100614A1 SU823480407A SU3480407A SU1100614A1 SU 1100614 A1 SU1100614 A1 SU 1100614A1 SU 823480407 A SU823480407 A SU 823480407A SU 3480407 A SU3480407 A SU 3480407A SU 1100614 A1 SU1100614 A1 SU 1100614A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
inputs
input
outputs
output
Prior art date
Application number
SU823480407A
Other languages
English (en)
Inventor
Борис Владимирович Шевкопляс
Original Assignee
Предприятие П/Я Р-6429
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6429 filed Critical Предприятие П/Я Р-6429
Priority to SU823480407A priority Critical patent/SU1100614A1/ru
Application granted granted Critical
Publication of SU1100614A1 publication Critical patent/SU1100614A1/ru

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ С ОБЩЕЙ МАГИСТРАЛЬЮ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее приемный и передающий регистры, передающих усилителей, группу приемных усилителей , входы которых соединены с выходами передающих усилителей группы и группой информационных входов-выходов устройства , а выходы - с группой информационных входов приемного регистра, группа выходов которого  вл етс  группой информационных выходов устройства, и блок управлени , включающий четыре приемных усилител , элемент НЕ, первый формирователь импульса и триггер, вход сброса которого через первый приемный усилитель соединен с входом сброса устройства, входы второго, третьего и четвертого приемных усилителей блока управлени   вл ютс  соответственно первым и вторым входами синхронизации и входом задани  режима устройства, о т л, ичающеес .  тем, что, с целью повьшени  достоверности обмена, в него введены две группы элементов ИЛИ, три группы элементов И и три группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а в блок управлени  - элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и второй формирователь импульса, причем выход первого приемного усилител  блока управлени  соединен с входом сброса передающего регистра, выход второго приемного усилител  блока управлени  соединен с входами первого и второго формирователей импульса и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ блока управлени , второй вход которого  вл етс  входом задани  типа абонента устройства, счетные входы разр дных триггеров приемного регистра соединены с выходом триггера блока управлени  , информационным входом соединенного с шиной питани  положительной пол рности, а входом синхронизации - через элемент НЕ с выходом (П первого формировател  импульса блока управлени  и первыми входами элеменс тов ИЛИ первой группы, выходы которых соединены с входами синхронизации соответствующих разр дных триггеров приемного регистра, а вторые входы - с выходами соответствующих элементов И первой группы, первые входы которых соединены с ВЫХОДОМвторого формировател  имЭд пульса блока управлени , первый и второй входы 1 -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы (i 1 ,М) . соединены соответственно с выходом i-го приемного усилител  группы и выходом i -го разр дного триггера приемного регистра, а выход - с вторым входом (i+1)-ro элемента И первой группы и третьим входом (i-l)-ro элемента И первой группы, выход элемента ИСКЛЮЧАЩЕЕ ИЛИ блока управлени  соединен с первыми входами элементов И второй группы, вторые входы которых подключены к

Description

пр мым выходам соответствующих разр дных триггеров передающего регистра , входы синхронизации которых соединены с выходом третьего приемного усилител  блока управлени ,а инверсные выходы - с первыми входами соо ветствующих элементов И третьей группы, вторые входы которых подключены к выходу четвертого приемного усилител  блока управлени ,а выходы - к управл ющим входам соответствующих передающих усилителей группы, информационные входы которых подключены к выходам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы и первым входам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ третье группы, выходы которых соединены с соответствующими информационными входами разр дных триггеров передающего регистра, а вторые входы - с выходами соответствующих приемных
1
14
усилителей группы, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы образуют группу -информационных входов устройства, а вторые входы подключены к выходам соответствующих элементов ИЛИ второй группы , выход -го элемента И второй группы соединен с первым входом ()-ro элемента ИЛИ второй группы и вторым входом (-1)-го элемента И второй группы, второй вход первого элемента И первой группы и третий вход М-го элемента И первой группы соединены соответственно с выходами М-го и первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, первый вход первого элемента ИЛИ второй группы и второй вход М-го элемента ИЛИ второй группы подключены соответственно к выходам М-го и первого элементов И второй группы .
Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах, построенных по принципу общей магистрали .
Известны устройства дл  сопр жени  с общей магистралью содержащие группу блокрв сопр жени , информационные входы и выходы первого блок
сопр жени   вл ютс  информационными входами и выходами дл  подключени  устройства к ЭВМ, информационные входы и выходы остальных блоков сопр жени   вл ютс  информационными входами и выходами дл  подключени  устройства к абонентам, информационные входы - выходы всех блоков сопр жени  объединены, адресные входы - выходы дл  подключени  устройства к ЭВМ соединены с адресными йходами - выходами ;т;л  подключени  устройства к абонентам, управл ющие входы - выходы дл  подключени  устройства к ЭВМ соединены с управл ющими входами - выходами дл  подключени  устпойства к абонентам и с управл ющими входами всех блоков сопр жени , блок сопр жени 
содержит блок управлени  и блок передачи информации, входы блока управлени   вл ютс  управл ющими входами блока сопр жени , выходы блока управлени  соединены с управл ющими входами блока передачи информации , информационные входы выходы блока передачи информации  вл ютс  информационными входами выходами блока сопр жени , информационные входы и информационные выходы блока передачи информации  вл ютс  информационными входами и информационными выходами блока :опр жени ,
При этом блок управлени  содержит триггеры, элементы И-НЕ, НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ, первый регистр, выходы которого соединены с входами адресного компаратора и с входами второго регистра, выходы которого через дешифратор подключены к управл ющим входам блока передачи информации, включающего в себ  регистры, коммутатор,триггеры ,приемные и передающие элементы l .
Недостаток этих устройств состоит в низкой достоверности передачи ин3 формации при однократных отказах эл ментов шин. Наиболее близким к пре пагаемому по технической сущности  вл етс  ус ройство дл  сопр жени  с общей нагистралью вычислительной системы,со держащее группу передающих усилител входы которых через передающий регистр подключены к информационному входу устройства, управл ющий вход к соответствующему выходу узла управлени , а группа выходов через шинь(,данных магистрали - к входам приемных усилителей группы, выходы которых соединены с входами регистр приоритета, схемы сравнени  адреса через приемньй регистр с информационным выходом устройства входы узла управлени  соединены соответственно с выходами схемы сравнени  адреса, узла выборки, .приемных усилителей группы- и управл ющими входа ми устройства, второй .выход узла управлени  подключен через формирователь импульса к управл ющим входам приемного регистра и регистра приоритета, а входы - выходы - к соответствующим управл ющим шинам магистрали. Блок управлени  содержит группы приемных и передающих усилителей два триггера, два элеме 1та НЕ, четыре элемента И, элемент ИЛИ и элемент задержки J . Недостаток этого устройства состоит в низкой достоверности обмена , так как в нем исключена возможность правильной передачи инфор мации при повреждени х шин магистрали . Целью изобретени   вл етс  повы шение достоверности обмена информа цией. Поставленна  цель достигаетс  тем, что в устройство, содержащее приемный и передающий регистры,гру пу передающих усилителей, группу приемных усилителей, входы которых соединены с выходами передающих усилителей группы и группой информ . ционных входов - выходов устройств а выходы - с группой информационны входов приемного регистра, группа выходов которого  вл етс  группой информационных выходов устройства, и блок управлени , включающий четы приемных усилител , элемент НЕ, первый формирователь импульса и 44 триггер, вход сброса которого через первый, приемный усилитель соединен с входом сброса устройства, входы второго, третьего и четвертого приемных усилителей блока управлени   вл ютс  соответственно первым и вторым входами синхронизации и входом задани  режима устройства, введены двегруппы элементов ИЛИ, три группы элементов И, три группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а в блок управлени  - элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и второй формирователь импульса, .причем-выход первого приемного уси лител  блока управлени  соединен с :входом сброса передающего регистра, выход второго приемного усилител  блока управлени  соединен с входами первого и второго формирователей импульса и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ блока управлени ,второй вход которого  вл етс  входом задани  типа абонента устройства, счетные входы разр дных триггеров приемного регистра соединены с выходом триггера блока управлени , информационным входом соединенного с шиной питани  положительной пол рности , а входом синхронизации через элемент НЕ с выходом первого формировател  импульса блока управлени  и первыми входами элементов ИЛИ первой группы, выходы которых соединены с входами синхронизации соответствующих разр дных триггеров приемного регистра, а вторые входы - с выходами соответствующих элементов И первой группы, первые входы которых соединены с выходом второго формировател  импульса блока управлени , первый и второй входы -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы (1,М) соединены соответственно с выходом 1 -го приемного усилител  группы и выходом i -го разр дного триггера приемного регистра , а выход - с вторым входом (i+1)-ro элемента И первой группы и третьим входом (i-l)-ro элемента И первой группы, вьпсод элемента ИСКЛЮЧАЮЩЕЕ ИЛИ блока управлени  соединен с первыми входами элементов И второй группы, вторые входы которых подключены к соответствующим пр мым выходам соответствующих разр дных триггеров передающего регистра, входы синхронизации которых соединены с выходом третьего приемного усилител  блока управлени , а инверсные выходы - с первыми входами соответствующих эле ментов И третьей группы, вторые вхо ды которых подключены к выходу четвертого приемного усилител  блока управлени , а выходы - к управл кщи входам соответствующих передающих усилителей группы, информационные входы которых подключены к выходам соответствующих элементов ИСКЛКНАЮЩЕЕ ИЛИ второй группы и первым вхо дам соответствуют9 х элементав ИСКЛЮЧАЮЩЕЕ ИЛИ третьей группы, выход которых соединены с соответствующим информа1щонными входами разр дных триггеров переданидего регистра, а вторые входы - с выходами соответствующих приемных усилителей группы первые входы элементов ИСКПЮЧАЩЕЕ второй группы образуют группу иИ- . формационных входов устройства,а вторые входы подключены к выходам соответствующих элементов ИЛИ второй группы, выход / -го элемента И второй группы соединен с первым вхо дом {Ч+1)-го элемента ИЛИ второй группы и вторым входом (-)-го элемента ШШ второй группы, второй вход первого элемента И первой груп пы и третий вход-М-го элемента И первой группы соединены соответстве но С выходами М-го и первого элемен тов ИСКЛЮЧАЩЕЕ ИЛИ первой группы, первый вход первого элемента ИЛИ второй группы и второй вход М-го элемента ИЛИ второй, группы подключены соответственно к выходам М-го и первого элементов И второй группы На фиг.1 приведена блок-схема системы с использованием устройства на фиг.2 - функциональна  схема бло ка управлени ; на фиг.З - блок-схем передачи информации, на фиг.4 - фун циональна  схема приемного уэла; на фиг.5 - то же, передающего узла| на ниг.б и 7 - временные диаграммы,по сн ющие работу устройства. Система (фиг.1) содержит группу устройств 1, объединенных 4ерез магистраль 2, в которую вход т шина 3 адреса, шина 4 данных и пгана 5 управлени  . Шина 5 управлени  содержит линию 6 зан тости магистрали, линию 7 сопровождени  адреса, линию в Запись и линию 9 Ответ от абонента Шина 10 входных и выходных линий предназначена дл  подключени  к магистрали ЭВМ, шины 11 - дл  подключени  абонентов.. Устройство 1 содержит блок 12 управлени  и блок 13 передачи информации , вход 14 сброса, входы 15 и 16 синхронизации, вход 17 задани  режима и вход 18 задани  типа абонента , выходы 19-25 которыми блок 12 соедин етс  с управл ющими входами блока 13, информационные входы 26 и выход 27. К шине 4 данных устройство подключено информационным входом - выходом. Вход 18 устройства 1, подключаемого к магистрали ЭВМ соединен с шиной 28 Земл , а входа 19,через которые к магистрали подключаютс  абоненты - с шиной 29 питани  положительной пол рности. Блок 12 управлени  (фиг.2) первый приемный , состо щий из элементов НЕ ЭО и 31, второй приемный усилитель (элемент НЕ) 32, элемент НЕ 33, третий и четвертый приемные усилители (элементы НЕ) 34 и 35, триггер 36, формирователи 37 и 38 импульса и элемент ИСЮШЧАКЯЦЕЕ ИЛИ 39, щину 40 питани  положительной пол рности, Бпок 13 передачи информации (фиг.З) содержит группы приемных 41 и перёдакнщх 42 усилителей, осуществл ющих инвертирование своих входных сигналов, а также группы приемных 43 и передакнцих 44 узлов. На фиг.З показаны выходы 45 приемных усилителей 41, входы 46 управлени  передающих усилителей 42, входы 47 и 48 и выход 49 приемного узла 43, входы 50 и 51 и выход 52 передающего узла 44. Количество приемных и передающих усилителей 41 и 42 и количество приемных и передакиций узлов 43 и 44 равно разр дности щины 4 данных. Каждый приемный узел 43 содержит (фиг.4) триггер 53 приемного регистра , элемент ШШ 54 первой группы, элемент ИСКЛЮЧАЮЩЕЕ.ИЛИ55 первой группы и элемент И 56 первой группы. Каждый передаю8р1й узел 44 содерит (фиг.5) триггер 57 передающего егистра, элемент ШШ.58 второй групы , элементы И 59 и 60 второй и ретьей групп, элементы ИСКПЮЧАЩЕЕ ИЛИ 61 и 62 второй и третьей группы , выход 63, Временные диаграммы (фиг.6) ллюстрируют процесс передачи информации из ЭВМ к абоненту (режим Запись). Эпюры отображают сигналы 64 - зан тости магистрали, переда ваемый по линии 6; 65 - на шине 3 ад реса, 66 - Запись на линии 8; 67 - на HcnpkfeHbtx лини х шины 4 данных; 68 и 69 - на отказавшей линии шины 4 данных 70 - на линии 7 сопро вождени  адреса; 71 - на выходе одного из триггеров 57 (св занного с отказавшей линией шины 4 данных) , 72 и 73 - на выходах формирователей 37 и 38. 74 - на выходе 20 блока 12 J 75 - в приемном регистре состо щем из триггеров 53 76 - на линии 9 передачи ответа от абонента. Временные диаграммы, приведенные на фиг.7, по сн ют процесспередачи информации от одного из абонентов (режим Чтение) в ЭВМ. Эпюры отображают сигналы 77 - зан тости магистрали , передаваемый по линии 6/ 78 - на шине 3 адресал, 79 - сопровождени  ащреса на линии 7 80 разрешени  выдачи информации на входе 17 заданного устройства 1 81 - на исправных лини х шины данных ,- 82 и 83 - на отказавшей линии шины 4 данных; 84 - на линии 9 перед чи ответа в ЭВМ} 85 - на.выходе одного из триггеров 57 (св занного с отказавшей линией данных); 86 и 87 - на выходах формирователей импульсов 37 и 38; 88 - на выходе 20 блока 12; 89 -в приемном регист ре, состо щем из триггеров 53. Устройство работает следующим образом.Устройство обеспечивает коррекцию одиночных {и некоторых групповых) отказов шины 4 данных без использовани  дополнительных линий передачи контрольных разр дов. В рамках расгсматриваемых примеров предполагаетс , что .шины 3 и 5 магистрали 2 абс лютно надежны, т.е. отказы могут возникнуть только к шине 4 данных.. Под отказом линии шины 4 данных понимаетс  событие (например, npq6o выходного транзистора одного из передающих элементов, подключенных к этой линии), при котором на отказав шей линий посто нно поддерживаетс  низкий или высокий потенциал. Попыт ка передачи по отказавшей линии противоположного потенциала приводи к перегрузке выходного каскада исправного элемента-передатчика. При лительных перегрузках, св з&нных, например, с большой частотой обращений к магистрали, элемент-передатчик может выйти из стро , что, в свою очередь, может привести к отказу других передатчиков в той же микросхеме и т.д. Поэтому, помимо коррекции ошибки, устройство обеспечивает быстрое отключение передак цего элемента от линии в случае обнаружени  перегрузки. Коррекци  ршибки производитс  следующим образом-. Предположим, что ЭВМ подготовила; дл  выдачи в шину .данных 8-разр дныЙ код 01011110. . Пусть при попытке выдачи этого кода в шину 4 данных в четвертом (нумераци  разр дов от единицы,слева направо) разр де (линии) не удалось создать-высокий потенциал (логическую единицу), т.е. к абонентам выслан код О100111О. При этом все абоненты принимают в приемные регистры код, содержащий ошибку в четвертом разр де, т.е. в триггер 53 четвертого узла 43 будет записан нулевой сигнал. Абонент, опознав свой адр.ес на шине 3, вьщает в линию 9 ответный сигнал, по которому устройство 1, св занное с ЭВМ, инвертирует два соседних разр да, а именно третий и п тый, в результате чего в шину 4 данньпс выдаетс  код 01100110. Абоненты, увидев, что на данном этапе обмена (к моменту сн ти  сигнала сопровождени  адреса) два бита проинвертированы, инвертируют в своих приемных регистрах бит, расположенной между ними, а именно четвер тьй , в результате чего в триггерах 53 формируетс  код без ошибки 01011110. Процесс коррекции при чтении аналогичен процессу коррекции при записи отличи  состо т в последователь кости управл юпц1х сигналов и в направлении передачи информации. Процесс записи (фиг.6) начинаетс  с установки низкого потенциала на линии 6 зан тости магистрали (эпюра 64) со стороны ЭВМ (шина 10). Сигнал на линии 6 оповещает всех абонентов о начале обмена (при наличии нескольких активных устройств этот сигнал преп тствует одновременному захвату магистрали несколькими устройствами). 91 После установки сигнала зан тости магистрали в линии 6 ЭВМ выставл ет на шине 3 код, однозначно определ ющий адресуемый элемент, в который посылаютс  данные (эпюра 65). Одновр менно на линии 8 (эпюра 66) устанавливаетс  низкий потенциал (при выполнении операции Чтение на линии 8 поддерживаетс  высокий потенциал). {изкий потенциал с линии 8 поступает на вход 17 устройства, св занно1 о с ЭВМ, и, пройд  через усилитель 35 на выход 25, поступает на входы элементов И 60. В исходном состо нии триггеры 57 сброшены и сигнал с выхода 25 открьшает по входам 46 усилители 42, в результате чего информаци  с входом 26 поступает в шину 4 (эпюра 67). Так как одна из линий шины данных через низкое сопротивление отказавшего элемента прив зана к шине Земп  (эпюра 68), то при попытке вьщачи высокого потенциала в эту линию ее потенциал возрастает лишь незначительно (эпюра 69), а соответствующий усилитель 42 работает в режиме , близком к режиму короткого замыкани  по выходу. Через некоторое врем , достаточное дл  окончани  переходных процессов в шине 3 адреса, шине 4 данны и в линии 8 (например, через 150 не) из ЭВМ в линию 7 выдаетс  сигнал сопровождени  адреса (эпюра 70), передний фронт которого (переход от высокого потенциала к низкому) указывает на наличие информации на указанных вьш1е лини х. К моменту выдачи этого сигнала передающие узлы 44 знают, удалось ли вьщать в шину 4 данных нужную информацию. В рассматриваемом примере потенциал одной из линий шины 4 данных зафиксирован на уровне, близком к уровню Земл , следовательно, на входы соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 62 поступают разноименные сигналы, и на информационном входе триггера 57 формируетс  логическа  единица. этой единицы в триггер 57 производитс  в момент, близкий к моменту вьщачи сигнала в линию 7, которьй проходит через усилитель 34 на выход 24 и на вход синхронизации триггеров 57. Сигнал на выходе триггера 57 показан на эпюре 71. Устройства 1 всех абонентов прини мают информацию с шины 4 в свои приемные регистры, состо щие из триггеров 53. Эта информаци  в данном примере содержит одиночную ошибку. Триггер 53 работает в двух режимах: при наличии логического нул  на линии 20 - в режиме приема информации с выхода 45, а при наличии единицы на линии 20 - в режиме инвертировани  старого содержимого независимо от значени  сигнала на выходе 45. В момент формировани  синхронизирующего сигнала на входе синхронизации триггера 53 реализуетс  первый режим (эпюра 74). Синхронизирующий сигнал проходит через усилитель 32, формирователь 37, элементы ИЛИ 54. По окончании сигнала на выходе формировател  37 триггер 36 устанавливаетс  в единичное состо ние , т.е. все триггеры 53 готов тс  к последующей отработке инвертировани  одного из битов по единичному сигналу на выходе 20. Первоначально , до формировани  сигнала зан тости на линии 6, триггеры 36 и 57 наход тс  в сброшенном состо нии за счет действи  сигнала на выходе 19. Один из абонентов опознает свой адрес, выставленный на шине 3, и посыпает в ЭВМ ответный сигнал lio линий 9 (эпюра 76). Получив ответный сигнал, устройство 1, св занное с ЭВМ, инвертирует информацию на двух лини х, между которыми заключена отказавша  лини . Сигнал инвертировани  из линии 9 поступает через усилитель 32 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ на выход 23 блока 12 и далее на элементы И 59. Триггер 57, соответствующий отказавшей линии и включенный сигналом с выхода элемента ИСЮШЧАЮЩЕЕ ШШ 62, разрешает одноименному элементу И 59 вьодачу сигнала на выход 52.. Этот сигнал поступает на входы 50 и 51 и с помощью элементов ИЛИ 58 инвертирует выходной сигнал элементов ИСКЛКЬ ЧАЮЩЕЕ ШШ 61 соседних узлов 44. Через некоторое врем , достаточное л  окончани  переходных процессов в шине 4. ЭВМ снимает сигнал сопроождени  адреса с линии 7 (эпюра 70, ереход из О в 1). По сн тию того сигнала во всех устройствах 1, св занных с абонентами,, формируетг   импульЬ на выходе формировател  8, которьй по выходу 22 поступает
на один из входов элемента И 56. В разр де, содержащем ошибку, на два других входа элемента И 56 поданы логические единицы с соседних узлов, так как в последних зарегистрировано несовпадение старой и новой информац с помощью элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 55. Поскольку на выход  20 присутствует логическа  единица (епюра 74) а на вход синхронизации триггера 53 ошибочного разр да подан импульсный сигнал цепи от элемента И 56 через элемент ИЛИ 54, состо ние этого триггера 53 мен етс  на противоположное , т.е. ошибка корректируетс .
После этого выбранный абонент снимает ответный сигнал (эпюра 76, переход из О в 1), а ЭВМ снимает адрес, данные и сигнал Запись, после чего снимаетс  сигнал зан тоети магистрали (эпюра 64). Сн тие сигнала зан тости влечет за собой сброс триггеров 36 и 57, после чего устройство готово дл  нового сеанса обмена.
Процесс чтени  информации от абонента к ЭВМ по сн етс  диаграммами , показанными на фиг.7.
ЭВМ захватывает магистраль 2, выдает адрес и сигнал сопровождени  (эпюры 77, 78 и 79), после чего один из абонентов подключает свои передающие элементы к магистрали (эпюра 80) и выдает информацию (эпюра 81) в шину 4, Потенциал одной из линий, как и прежде, фиксируетс  на уровне, .близком к потенциалу Земл  (эпюры 82,83). Абонент вьщает сигнал подтверждени  данных (эпюра 84), после чего перегруженньй усилитель 42 . выключаетс , а ЭВМ принимает информацию , содержащую ошибку (эпюра 89), и снимает сигнал сопровождени  адреса . После этого абонент инвертирует два разр да,- соседние с ошибочным , и с некоторой задержкой, доста .точной дл  установлени  нового кода на шине 4 данных, снимает ответный сигнал (эпюра 84) , в результате чего в приемном регистре формируетс  правильный код (эпюра 89). Абонент с некоторой задержкой, гарантирующей надежный прием данных ЭВМ, снимает информацию с шины 4 данных и отключаетс  от этой шины (эпюра 80). После этого снимаетс  сигнал эан тости и сбрасываютс  триггеры 36 и 57.
Таким образом, устройство позвол ет повысить достоверность обмена информации в результате коррекции одиночных (и некоторых групповых) отказов магистрали.
f
ff
22
Ж
25
PutJ
li-Ъ

Claims (1)

  1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ
    С ОБЩЕЙ МАГИСТРАЛЬЮ ВЫЧИСЛИТЕЛЬНОЙ ' СИСТЕМЫ, содержащее приемный и передающий регистры, группу передающих усилителей, группу приемных усилителей, входы которых соединены с выходами передающих усилителей группы и группой информационных входов-выходов устройства, а выходы - с группой информационных входов приемного регистра, группа выходов которого является группой информационных выходов устройства, и блок управлёния, включающий четыре приемных усилителя, элемент НЕ, первый формирователь импульса и триггер, вход сброса которого через первый приемный усилитель соединен с входом сброса устройства, входы второго, третьего и четвертого приемных усилителей блока управления являются соответственно первым и вторым входами синхронизации и входом заданйя режима устройства, о т л. ичающееся тем, что, с целью повышения достоверности обмена, в него введены две группы элементов ИЛИ, три группы элементов И и три группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а в блок управления - элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и второй формирователь импульса, причем выход первого приемного усилителя блока управления соединен с входом сброса передающе го регистра, выход второго приемного усилителя блока управления соединен с входами первого и второго формирователей импульса и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ блока управления, второй вход которого является входом задания типа абонента устройства, счетные входы разрядных триггеров приемного регистра соединены с выходом триггера блока управления , информационным входом соединенного с шиной питания положительной полярности, а входом синхронизации - через элемент НЕ с выходом первого формирователя импульса блока управления и первыми входами элементов ИЛИ первой группы, выходы которых соединены с входами синхронизации соответствующих разрядных триггеров приемного регистра, а вторые входы - с выходами соответствующих элементов И первой группы, первые входы которых соединены с выходом второго формирователя импульса блока управления, первый и второй входы ΐ -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы (i = 1 ,М) соединены соответственно с выходом <-го приемного усилителя группы и выходом 1 -го разрядного триггера . приемного регистра, а выход - с вторым входом (i+1)-ro элемента И первой группы и третьим входом (i-l)-ro элемента И первой группы, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ блока управления соединен с первыми входами элементов И второй группы, вторые входы которых подключены к прямым выходам соответствующих разрядных триггеров передающего регистра, входы синхронизации которых соединены с выходом третьего приемного усилителя блока управления,а инверсные выходы - с первыми входами соответствующих элементов И третьей группы, вторые входы которых подключены к выходу четвертого приемного усилителя блока управления^ выходы - к управляющим входам соответствующих передающих усилителей группы, информационные входы которых подключены к выходам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы и первым входам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ третьей группы, выходы которых соединены с соответствующими информационными входами разрядных триггеров передающего регистра, а вторые входы - с выходами соответствующих приемных усилителей группы, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы образуют группу информационных входов устройства, а вторые входы подключены к выходам соответствующих элементов ИЛИ второй группы, выход < -го элемента И второй группы соединен с первым входом (1+1)-го элемента ИЛИ второй группы и вторым входом (<-1)-го элемента ИЛИ второй группы, второй вход первого элемента И первой группы и третий вход М-го элемента И первой группы соединены соответственно с ’выходами М-го и первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, первый вход первого элемента ИЛИ второй группы и второй вход М-го элемента ИЛИ второй группы подключены соответственно к выходам М-го и первого элементов И второй группы.
SU823480407A 1982-08-13 1982-08-13 Устройство дл сопр жени с общей магистралью вычислительной системы SU1100614A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823480407A SU1100614A1 (ru) 1982-08-13 1982-08-13 Устройство дл сопр жени с общей магистралью вычислительной системы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823480407A SU1100614A1 (ru) 1982-08-13 1982-08-13 Устройство дл сопр жени с общей магистралью вычислительной системы

Publications (1)

Publication Number Publication Date
SU1100614A1 true SU1100614A1 (ru) 1984-06-30

Family

ID=21025635

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823480407A SU1100614A1 (ru) 1982-08-13 1982-08-13 Устройство дл сопр жени с общей магистралью вычислительной системы

Country Status (1)

Country Link
SU (1) SU1100614A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент. US. № 4024505, кл. G 06 F 3/04, 19774 2. Авторское свидетельство СССР № 809143, кл. G 06 F 3/04, 1979 (прототип). *

Similar Documents

Publication Publication Date Title
EP0366935B1 (en) High-speed switching system with flexible protocol capability
EP0203111A1 (en) DISTRIBUTED PACKAGE BROKERING SYSTEM.
US7340023B1 (en) Auto baud system and method and single pin communication interface
CN1035218A (zh) 数据分组交换
US4191941A (en) Switch matrix for data transfers
GB1163981A (en) Improvements in or relating to Time Division Communication Systems
SU1100614A1 (ru) Устройство дл сопр жени с общей магистралью вычислительной системы
US4612541A (en) Data transmission system having high-speed transmission procedures
GB2062419A (en) Improvements in or relating to information retrieval
SU1411765A1 (ru) Устройство дл сопр жени электронной вычислительной машины с общей магистралью
US7965804B2 (en) Method of link word synchronization
JPS6147455B2 (ru)
JP3352607B2 (ja) シリアルバス接続装置
JPH0644763B2 (ja) デ−タ転送方式
SU703799A1 (ru) Устройство дл сопр жени вычислительной машины с каналами св зи
SU1234843A1 (ru) Устройство дл сопр жени цифровой вычислительной машины (ЦВМ) с абонентами
JP2783034B2 (ja) 活線接続方式
RU1835545C (ru) Устройство обмена информацией между ЭВМ и абонентами
SU1679498A1 (ru) Устройство дл подключени источников информации к общей магистрали
SU1343420A1 (ru) Устройство дл подключени внешних устройств к общей магистрали
SU1345205A1 (ru) Устройство дл обмена информацией
JP2804611B2 (ja) 並列競合制御回路
SU1105894A1 (ru) Устройство дл приоритетного опроса
SU1474664A2 (ru) Устройство дл сопр жени вычислительной машины с каналами св зи
SU1536394A1 (ru) Устройство дл обмена данными между абонентами