CN114185828B - 串行通信装置及在其中去除数据时钟偏斜的方法 - Google Patents
串行通信装置及在其中去除数据时钟偏斜的方法 Download PDFInfo
- Publication number
- CN114185828B CN114185828B CN202111491613.6A CN202111491613A CN114185828B CN 114185828 B CN114185828 B CN 114185828B CN 202111491613 A CN202111491613 A CN 202111491613A CN 114185828 B CN114185828 B CN 114185828B
- Authority
- CN
- China
- Prior art keywords
- data
- signals
- clock signal
- signal
- word clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000012545 processing Methods 0.000 claims abstract description 30
- 230000001360 synchronised effect Effects 0.000 claims abstract description 12
- 238000005070 sampling Methods 0.000 claims description 53
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- BWSIKGOGLDNQBZ-LURJTMIESA-N (2s)-2-(methoxymethyl)pyrrolidin-1-amine Chemical compound COC[C@@H]1CCCN1N BWSIKGOGLDNQBZ-LURJTMIESA-N 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical group C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
提供一种串行通信装置及在其中去除数据时钟偏斜的方法。该装置包括MIPI D‑PHY物理层，物理层包括：时钟接收装置，用于从MIPI D‑PHY物理层的串行链路的第一通道接收模拟的时钟信号，并经过处理后得到数字的初始时钟信号；多个数据接收装置，每个数据接收装置从MIPI D‑PHY物理层的串行链路的一个第二通道接收模拟的数据信号，从时钟接收装置获取初始时钟信号，经过处理后输出数字的数据信号及其对应的字时钟信号；同步处理装置，用于从接收到的多个数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差，第一字时钟信号选自多个数据接收装置输出的多个字时钟信号。该装置将所有数据通道中的数据信号都对齐到一个特定时钟信号。
Description
技术领域
本申请涉及MIPI D-PHY相关技术领域，尤其是涉及一种串行通信装置及在串行通信装置中去除数据时钟偏斜的方法。
背景技术
MIPI(移动工业处理器接口)不仅是一个联盟,而且是一组接口协议规范的名称。它具有不同的工作组,以满足移动终端每个子系统的不同需求。不同的工作组负责制定特定的协议,并分别为不同硬件设备的移动设备定义一组内部接口标准,例如照相机串行接口(CSI),显示串行接口(DSI),射频接口(DigRF)等。D-PHY是MIPI协议之一。MIPI D-PHY提供在物理层上进行串行化信号传输的规范。
MIPI D-PHY协议定义了两种传输模式：高速模式(High Speed,HS)和低功耗模式(Low Power,LP)，两种模式使用不同的传输电平和传输机制。MIPI D-PHY协议支持最多5路传输通道(Lane)：时钟传输通道(CLK Lane)和四路独立数据传输通道(Data Lane)，即，四个数据信号共用一个时钟信号。
由于MIPI D-PHY协议传输的信号在高速模式下相对于传统的TMDS信号、LVDS信号等，具有低电压摆幅，低功耗的优势，在低功耗模式下传输的信号速度较慢，较低的压摆不利于系统的稳定，因此通常，载荷数据(图像数据)使用高速模式，控制和状态信息的发送(在照相机/显示器和应用处理器之间)使用的是低功耗模式(利用低频信号)。因此在非连续模式下，信号传输在协议规定的参数范围内会进行低功耗模式和高速模式的切换，然而模拟时钟信号在从低功耗模式切换到高速模式过程中会产生毛刺(glitch)，四路数据传输通道中的每一路接收包含不同毛刺的时钟信号，对自身传输的数据信号进行相应处理，并输出处理后的数据信号和处理后的时钟信号(word_clk)，因而导致处理后的四路数据传输通道之间的数据信号和时钟信号存在偏斜(skew)。
发明内容
有鉴于此，本公开实施例提供一种串行通信装置和一种在串行通信装置中去除数据时钟偏斜的方法，以解决现存的时钟偏斜。
根据本公开实施例的第一方面，提供一种串行通信装置，包括：MIPID-PHY物理层和其他层，所述MIPI D-PHY物理层包括：
时钟接收装置，用于从MIPI D-PHY物理层的串行链路的第一通道接收模拟的时钟信号，并经过处理后得到数字的初始时钟信号；
多个数据接收装置，每个数据接收装置从MIPI D-PHY物理层的串行链路的一个第二通道接收模拟的数据信号，从所述时钟接收装置获取所述初始时钟信号，经过处理后输出数字的数据信号及其对应的字时钟信号；
同步处理装置，用于对从所述多个数据接收装置接收到的多个数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差，其中，多个校正后的有效数据和所述第一字时钟信号被提供给所述其他层，所述第一字时钟信号选自所述多个数据接收装置输出的多个字时钟信号。
在一些实施例中，所述同步处理装置包括：
控制信号生成电路，用于接收在所述初始时钟信号的时钟域产生的第一控制信号，并将第一控制信号同步到所述第一字时钟信号的时钟域以输出第二控制信号；
校准单元，用于从所述多个数据接收装置接收多个数据信号及其对应的字时钟信号，并基于所述第二控制信号对从所述多个数据接收装置的数据接收进行数据输入约束，并从接收到的多个数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。
在一些实施例中，还包括：耦接在所述控制信号生成电路和所述校准单元之间的展宽电路，用于将所述第二控制信号展宽后输出给所述校准单元。
在一些实施例中，所述校准单元包括：
时钟域同步单元，用于先将从所述多个数据接收装置接收到的多个数据信号同步到各自对应的字时钟信号的时钟域，然后再同步到所述第一字时钟信号的时钟域；
时序控制单元，用于通过所述第二控制信号提供的数据输入约束对多个同步后的数据信号分别进行采样以得到多个采样信号；
偏差校正单元，用于分别将连续两个时钟周期的采样信号进行拼接以得到多个拼接信号，从多个拼接信号分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。
在一些实施例中，在所述串行通信装置从低功耗模式切换到高速模式并保持设定时间后所述第一控制信号被拉高。
在一些实施例中，所述控制信号生成电路包括：
反相器，用于将所述第一字时钟信号反相，以得到第一反相字时钟信号；
第一采样电路，包括串联的N个第一D触发器，用于基于所述第一字时钟信号和所述第一反相字时钟信号对所述第一控制信号进行采样，并输出一个或多个第一采样信号；
第二采样电路，包括串联的N个第二D触发器，用于基于所述第一字时钟信号和所述第一反相字时钟信号对所述第一控制信号进行采样，并输出一个或多个第二采样信号；
逻辑运算单元，用于将所述一个或多个第一采样信号和所述一个或多个第二采样信号进行逻辑运算，以得到所述第二控制信号，N为大于1的整数。
在一些实施例中，所述第一采样电路包括三个第一D触发器，所述第二采样电路包括三个第二D触发器，
所述逻辑运算单元包括第一与门、第二与门和第一或门，所述第一与门的第一输入端耦接到所述三个第一D触发器的第二个第一D触发器的输出端，所述第一与门的第二输入端耦接到所述三个第二D触发器的第二个第二D触发器的输出端，
所述第二与门的第一输入端耦接到所述三个第一D触发器的第三个第一D触发器的输出端，所述第二与门的第二输入端耦接到所述三个第二D触发器的第三个第二D触发器的输出端，所述第一或门的两个输入端分别耦接到所述第一与门和所述第二与门的输出端。
在一些实施例中，所述展宽电路包括：串联的两个D触发器和第二或门，所述第二或门的两个输入端分别耦接到所述两个D触发器的第一D触发器和第二D触发器的输出端。
在一些实施例中，所述时钟域同步单元包括：
第三采样电路，包括串联的第一D触发器和第二D触发器，所述第一D触发器的D端接收第一数据信号，CLK端接收所述第一字时钟信号，所述第二D触发器的D端接收第一D触发器输出的数据信号，CLK端接收所述第一字时钟信号；
至少一个第四采样电路，每个第四采样电路包括串联的第三D触发器和第四D触发器，所述第三D触发器的D端接收第二数据信号，CLK端接收第二字时钟信号，所述第二D触发器的D端接收第三D触发器输出的数据信号，CLK端接收所述第一字时钟信号。
在一些实施例中，所述时序控制单元包括：
多个门控单元，每个门控单元用于根据所述第二控制信号对数据接收进行数据输入约束；
多个D触发器，分别与所述多个门控单元耦接，每个D触发器接收与其耦接的门控单元输出的数据信号，并基于所述第一字时钟信号输出数据信号。
根据本公开实施例的第二方面，提供一种在串行通信装置中去除数据时钟偏斜的方法，包括：
从MIPI D-PHY物理层的串行链路的第一通道接收模拟的时钟信号，并经过处理后得到数字的初始时钟信号；
从MIPI D-PHY物理层的串行链路的多个第二通道分别接收模拟的数据信号，并基于所述初始时钟信号分别处理多个数据信号以输出多个数字的数据信号及其对应的字时钟信号；
从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差，其中，多个校正后的有效数据和所述第一字时钟信号将被提供给所述串行通信装置除MIPI D-PHY物理层之外的其他层，所述第一字时钟信号选自多个字时钟信号。
在一些实施例中，所述从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差包括：
将第一控制信号同步到所述第一字时钟信号的时钟域以输出第二控制信号，所述第一控制信号在所述初始时钟信号的时钟域产生；
对所述第二控制信号进行展宽，以得到第三控制信号；
接收所述多个数字的数据信号及其对应的字时钟信号，并基于所述第三控制信号对所述多个数字的数据信号的接收进行数据输入约束，并从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。
在一些实施例中，所述接收所述多个数字的数据信号及其对应的字时钟信号，并基于所述第三控制信号对所述多个数字的数据信号的接收进行数据输入约束，并从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差包括：
先将所述多个数字的数据信号同步到各自对应的字时钟信号的时钟域，然后再同步到所述第一字时钟信号的时钟域；
通过所述第三控制信号提供的数据输入约束对多个同步后的数据信号分别进行采样以得到多个采样信号；
分别将连续两个时钟周期的采样信号进行拼接以得到多个拼接信号，从多个拼接信号分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。
串行通信装置在非连续模式下，时钟通道和数据通道进行低功耗到高速模式的切换过程中，时钟信号会产生毛刺(glitch)，如果多个独立数据通道对时钟信号中的毛刺识别不同则输出的数据信号和字时钟信号会存在偏斜(skew)。针对这一现象，本公开实施例提供的串行通信装置包括同步处理装置，用于去除多个不同数据通道中的数据时钟偏斜，经过处理，所有数据通道中的数据信号都对齐到一个特定时钟信号上，经过对齐后的数据信号将提供给MIPI D-PHY物理层之上的其他层进行处理。
附图说明
通过参照以下附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是串行通信装置100和200进行传输的示意图；
图2是可用于串行通信装置100和200的一个示例性的分层通信架构的结构图；
图3示出了一个典型的MIPI D-PHY物理层对一路数据信号和一路时钟信号进行处理的示意图；
图4示出了高速模式和低功耗模式切换的时序图；
图5示出本公开实施例提供的串行通信装置的同步处理装置的结构图；
图6示出了图5涉及的各个信号的信号时序图；
图7是示例性的存在数据时钟偏斜和不存在数据时钟偏斜的两组信号的时序对比图；
图8示出了本公开实施例提供的一种在串行通信装置中去除数据时钟偏斜的方法的流程图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程没有详细叙述。另外附图不一定是按比例绘制的。
附图中的流程图、框图图示了本发明实施例的系统、方法、装置的可能的体系框架、功能和操作，流程图和框图上的方框可以代表一个模块、程序段或仅仅是一段代码，所述模块、程序段和代码都是用来实现规定逻辑功能的可执行指令。也应当注意，所述实现规定逻辑功能的可执行指令可以重新组合，从而生成新的模块和程序段。因此附图的方框以及方框顺序只是用来更好的图示实施例的过程和步骤，而不应以此作为对发明本身的限制。
术语解释：
数据时钟偏斜(skew)是指数据信号和时钟信号以及各个数据信号之间的相位关系随着时序发生改变，例如，初始相位差为0，但是后续变为90或180度。这种改变造成的原因来自多种，例如时钟驱动器的多个输出之间的偏移，也包含了由于PCB走线误差造成的接收端和驱动端时钟信号之间的偏移。
抖动(jitter)，就是指两个时钟周期之间存在的差值，这个误差是在时钟发生器内部产生的，和晶振或者PLL内部电路有关，布线对其没有影响。
图1是串行通信装置100和200进行传输的示意图。参考图1所示，串行通信装置100和串行通信装置200通过接口150和250进行串行化信号通信。接口150和250是能够传输电信号或光信号的物理接口，两者之间可通过物理信号线50耦接。串行通信装置100和200之间通过物理信号线发送和接收数据。在一些情况下，信号线50可以省略，串行通信装置100和200之间进行无线通信。接口150和250可以是MIPS接口或LVDS接口。
图2是可用于串行通信装置100和200的一个示例性的分层通信架构的结构图。但应理解，串行通信装置100和200并不限定必须使用图上所示的分层通信架构，也可以采用诸如TCP/IP或OSI等其他分层通信架构。
在图上，串行通信装置100包括层110至130，串行通信装置200包括层210至230，串行通信装置100和200通过物理层进行信息传输。串行通信装置100和200可作为信息接收端和/或发送端。当串行通信装置100作为信息发送端时，层130从各种应用程序接收要发送的数据，并将其传递给层120，层120对数据进行打包，通常会给数据增加包头和包尾，然后将打包数据传递给层110，层110将数字的打包数据转换为模拟的打包数据，并将模拟的打包数据转换成串行模拟信号发送给层210，此时串行通信装置200作为信息接收端，由层210接收串行模拟信号，将其转换为并行数字信号，然后传递给层220，由层220进行解析获得打包数据，然后传递给层230。反之亦然。
在图上，层110和210为物理层，层110和210之间传递串行模拟信号。层110和210既可以从上层接收并行的数字信号的打包数据，并将其转换为串行模拟信号传递给对方，也可以从对方接收串行模拟信号，将其转换为并行数字信号，并传递给上层。
层110和210可以采用各种协议，但在本公开中，主要讨论基于MIPID-PHY协议实现的物理层，因此可将层110和210称为MIPI D-PHY物理层。参考背景技术可知，MIPI D-PHY物理层最多可传输四路数据信号和一路时钟信号，MIPI D-PHY物理层对每一路数据信号和时钟信号进行处理。
图3示出了一个典型的MIPI D-PHY物理层对一路数据信号和一路时钟信号进行处理的示意图。参考图3所示，高速差分时钟信号DP_CK和DN_CK经过终端电阻R进行阻抗匹配，然后经过模拟信号接收电路32处理，放大后的模拟信号需要先经过模数转换电路33输出数字信号CLKP和CLKN，然后经过数控延时单元36对输出的数字信号CLKP和CLKN进行延时处理，给高速比较器37和串并转换电路39、串并转换电路40提供时钟信号。高速差分数据信号DP_DX和DN_DX经过终端电阻R进行阻抗匹配，然后经过模拟信号接收电路31处理，放大后的模拟信号需要先经过模数转换电路34输出数字信号，然后经过数控延时单元35延时处理，再进入高速比较器37。高速比较器37对输入的差分数据信号进行比较，输出数据信号再经过选择器38选择，选择器38的控制端接收选择控制信号SEL_MIPI_LVDS，如果SEL_MIPI_LVDS指示当前数据为MIPI数据(对应于MIPI接口)，则时钟信号和数据信号经过串并转换电路39输出数据信号HS_DATA和时钟信号HS_WORD_CLK，如果SEL_MIPI_LVDS指示当前数据为LVDS数据(对应于LVDS接口)，则时钟信号和数据信号经过串并转换电路40输出数据信号LVDS_DATA和时钟信号LVDS_WORD_CLK。此外，模数转换电路33输出的时钟信号还传递给分频器41，以分频得到时钟信号CLK_DDR。
由于MIPI是差分信号，即一条信号传输通道由两条信号线组成，因此通过高低电平的组合，这两条信号线应该有4种状态，但高速模式下的信号摆幅很小(仅为200mV)，因此为了确保传输稳定，高速时信号状态只有两种，即互为高低压交错的两种状态(即HS-0和HS-1)，低功耗模式则有四种状态(即LP0-00、LP01、LP10和LP11)，因此状态则共有如下表所示的六种状态。其中，通道中的正信号线在下表中用Dp-Line标识，负信号线用Dn-Line表征。
表格1状态表
其中，HS low表示高速模式下的低电平，HS High表示高速模式下的高电平，LPlow表示低功耗模式下的低电平，LS High表示高速模式下的高电平。
接下来结合表格1和图4所示的高速模式和低功耗模式切换的时序图说明发送端和接收端的时钟传输通道(Clock Lane)切换的步骤。
首先发送端和接收端的时钟传输通道从高速模式进入低功耗模式的步骤如下。
首先是发送端从高速模式进入低功耗模式的步骤如下。
1)时钟传输通道处于交错高速信号HS-0和HS-1的状态；
2)数据传输通道先于时钟传输通道进入低功耗模式，以及最后一个数据传输通道也进入低功耗状态了；
3)时钟传输通道依然保持高速时钟状态一段时间，时间长度为TCLK_POST，并最后以HS-0状态结束；
4)保持HS-0状态Tclk_trail时间；
5)驱动高速发送电路(HS-TX)停止工作，并使能发送端的低功耗发送电路(LP-TX)，并使LP-11状态保持THS_EXIT时长，至此发送端即进入了LP模式。
然后是接收端从高速模式进入低功耗模式的步骤如下。
(一)、在发送端执行步骤1期间，接收端的时钟传输通道处于交错高速信号HS-0和HS-1的状态；
(二)、在发送端执行步骤2)和3)期间，接收端的时钟传输通道保持不变；
(三)、在发送端执行步骤4)期间，接收端的检测模块在时间Tclk_miss时段检测到时钟信号，在发现切换时，使接收端的接收电路停止工作并等候LP-11状态；
(四)、接收端的检测模块在从Dp-Line和Dn-Line检测到LP-11时，进入LP-11状态。
第二，发送端和接收端的时钟传输通道从低功耗模式进入高速模式的步骤如下。
首先是发送端从低功耗模式进入高速模式的步骤如下。
1.发送端停止驱动状态LP-11；
2.发送端驱动LP-01状态，并维持TLPX时长；
3.发送端驱动LP-00状态，并维持Tclk_prep时长；
4.发送端驱动HS-0状态，并维持Tclk_zero时长，并在这段时间内完成低功耗接收电路(LPRX)到高速接收电路(HSRX)的切换。
5.在任一条数据传输通道启动前，保持高速时钟状态Tclk_prep时长。之后，数据传输通道经过TLPX,Tdata_prep,Tdata_zero之后也开始传输数据信号。
然后是接收端从低功耗模式进入高速模式的步骤如下。
一、在发送端执行步骤1时，接收端的检测模块接收并检测到接收到的时钟信号为LP-11；
二、在发送端执行步骤2时，接收端的检测模块接收并检测到接收到的时钟信号为LP-11变为LP01；
三、在发送端执行步骤3时，接收端的检测模块接收并检测到接收到的时钟信号为LP-01变为LP00，则在时长Tclk_term_en内使能线路终端(Line termination)。
四、在发送端执行步骤4时，接收端的检测模块使能高速接收电路并等候Tclk_settle时长，然后开始接收高速信号；
五、在发送端执行步骤5，接收高速时钟信号。
参考图4所示，从图4可以看出低功耗模式切换高速模式(发送端从低功耗模式进入高速模式的步骤4)的过程中,在Tclk_zero过程中因为模拟电路内部尚未稳定，所以会产生毛刺(glitch)，参考图3所示，包含毛刺的时钟信号会被接收端的模拟信号接收电路32接收到，如果在后续处理时，时钟信号中的毛刺被多条数据传输通道识别得不一样，则经过串并转换后的多个数字时钟会产生相位偏差，从而导致与多个数字时钟对应的数据信号之间存在偏差。
为了解决上述问题，本公开实施例提供一种串行通信装置，该装置的MIPI D-PHY物理层对图3输出的数据和时钟信号进行偏斜校正后，再传递给如图2中的上层120或220，为了达到这一目的，在串行通信装置中增加了一个同步处理装置，其结构图如图5所示。同步处理装置500包括控制信号生成电路501和校准单元504。作为更优选的实施例，同步处理装置500还可包括设置在控制信号生成电路501和校准单元504之间的展宽电路503。
根据MIPI D-PHY协议可知，在模拟电路从低功耗模式切换到高速模式之后，需要等模拟电路切换稳定后再将有效数据输入到数字部分。因此状态机(state machine)st在时钟传输通道中的模拟电路从低功耗模式切换高速模式并等时钟稳定一段时间后，拉高控制信号settledone_int，该信号用于控制同步处理装置中的多个数据信号的接收同步。
图6示出了图5涉及的各个信号的信号时序图。由于信号settledone_int是状态机在OCLK_DDR时钟域产生，但最终是在OCLK_WORD0时钟域下判决有效数据是否输入，所以需要将该信号同步到OCLK_WORD0时钟域(即使settledone_int与OCLK_WORD0边沿对齐)。时钟信号OCLK_WORD0是四个数据通道中的第一数据通道在高速模式下经由串并转换电路输出的字时钟信号，例如可以为图3中的HS_WORD_CLK。可以将四个数据通道中最快进入高速模式的数据通道作为第一数据通道。
控制信号生成电路501接收时钟信号OCLK_WORD0和settledone_int，用于将settledone_int同步到OCLK_WORD0的时钟域并输出settledone信号。
在一些实施例中，控制信号生成电路501包括：反相器、第一采样电路、第二采样电路和逻辑运算单元。反相器用于将OCLK_WORD0反相，以得到OCLK_WORD0_INV；第一采样电路，包括串联的D触发器T11至T13，用于基于OCLK_WORD0对控制信号settledone_int进行采样，并输出采样信号A1和A2；第二采样电路，包括串联的D触发器T21至T23，用于基于OCLK_WORD0_INV对控制信号settledone_int进行采样，并输出采样信号B1和B2；逻辑运算单元，用于将采样信号A1、A2、B1和B2进行逻辑运算，以得到控制信号settledone。
作为更具体的实施例，如图5所示，控制信号生成电路501包括反相器INV、串联的D触发器T11至T13、串联的D触发器T21至T23、与门AND1和AND2以及或门OR1。如图5所示，反相器INV1将OCLK_WORD0反相得到OCLK_WORD0_INV。D触发器T11的Clk端接收时钟信号OCLK_WORD0，D端接收数据settledone_int，Q端输出数据信号A。D触发器T12的Clk端接收时钟信号OCLK_WORD0_INV,D端接收数据A，Q端输出数据信号A1。D触发器T13的Clk端接收时钟信号OCLK_WORD0_INV,D端接收数据A1，Q端输出数据信号A2。
D触发器T21的Clk端接收时钟信号OCLK_WORD0_INV，D端接收数据settledone_int，Q端输出数据信号B。D触发器T22的Clk端接收时钟信号OCLK_WORD0，D端接收数据B，Q端输出数据信号B1。D触发器T23的Clk端接收时钟信号OCLK_WORD0，D端接收数据B1，Q端输出数据信号B2。
与门AND1接收信号A1和B1，并输出信号C1。与门AND2接收信号A2和B2，并输出信号C2。或门OR1接收信号C1和C2并输出信号settledone。
在本实施例中，由于为了防止信号时序出错，控制信号生成电路501进行两级同步，并在每一级中采用D触发器基于时钟信号OCLK_WORD0以及该时钟信号的反相信号OCLK_WORD0_INV对控制信号进行边沿采样(相当于进行上边沿和下边沿采样)，然后通过与门和或门输出同步后的信号。通过两级双边沿采样，目的是以最短的时间将输出信号settledone同步到时钟域OCLK_WORD0。
经过同步后的settledone信号输入到展宽电路503进行展宽操作，目的是防止一帧有效数据的结尾因为settledone信号的提前拉低而丢失。展宽电路503将输入的settledone的有效时间进行延长后输出信号settledone_ext。
在一些实施例中，如图5所示，展宽电路503包括D触发器T31和T32以及或门OR2。D触发器T31的Clk端接收时钟信号OCLK_WORD0，D端接收数据settledone。D触发器T32的Clk端接收时钟信号OCLK_WORD0，D端接收触发器T31输出的数据信号。或门OR2接收T31和T32输出的数据信号进行或运算。从图6可以看出，settledone_ext相对于settledone,其高电平保持时间得到了延长。
校准单元504用于将各个数据传输通道的多个数据信号同步到同一个时钟域，然后对各个数据信号进行对齐和校准。在图上示例性示出了对数据信号ODATA_HSRX0和ODATA_HSRX1的校准过程，但应理解，其余数据信号也大致相同。这里ODATA_HSRX0和OCLK_WORD0是数据通道lane0在高速模式下经由串并转换电路输出的数据信号和字时钟信号，ODATA_HSRX1和OCLK_WORD1是数据通道lane1在高速模式下经由串并转换电路输出的数据信号和字时钟信号。
在一些实施例中，校准单元504包括时钟域同步单元5041、时序控制单元5042和偏差校正单元5043。时钟域同步单元5041用于先将多个数据信号同步到各自对应的字时钟信号的时钟域，然后再同步到OCLK_WORD0的时钟域。时序控制单元5042用于通过settledone_ext提供的数据输入约束对多个同步后的数据信号分别进行采样以得到多个采样信号。偏差校正单元5043用于分别将连续两个时钟周期的采样信号进行拼接以得到多个拼接信号，从多个拼接信号分别确定各自的有效数据的起点，并据此校正每个有效数据与OCLK_WORD0的相位偏差。
作为更具体的实施例，如图上所示，D触发器T41的Clk端接收时钟信号OCLK_WORD0，D端接收数据信号ODATA_HSRX0。D触发器T42的Clk端接收时钟信号OCLK_WORD0，D端接收D触发器T41输出的数据信号。门控单元G1的控制端接收settledone_ext,输入端接收D触发器T42的输出数据，输出端与D触发器T43的D端耦接。D触发器T43的Clk端接收OCLK_WORD0，输出端与对齐单元506耦接。对齐单元506将获取到的连续的8比特的有效数据拼接为16比特，通过移位操作对齐到有效数据的起点(例如为0001_1101，有效数据的起点)，然后纠偏单元507基于对齐后的有效数据对时钟信号OCLK_WORD0去除数据中的偏斜。
如图上所示，触发器T51的Clk端接收时钟信号OCLK_WORD1，D端接收数据信号ODATA_HSRX1。D触发器T52的Clk端接收时钟信号OCLK_WORD0，D端接收从D触发器T51输出的数据信号。门控单元G2用于根据settledone_ext控制数据传输，其控制端接收settledone_ext,输入端接收D触发器T52的输出数据，输出端与D触发器T53的D端耦接。D触发器T53的Clk端接收OCLK_WORD0，输出端与对齐单元505耦接。对齐单元505获取两个连续的有效数据拼接为16比特，通过移位操作对齐到有效数据的起点，然后纠偏单元507基于时钟信号OCLK_WORD0纠正所述对齐后的有效数据时钟信号的相位偏移。
为了使ODATA_HSRX0和ODATA_HSRX1的对齐后的有效数据同步到同一个时钟域(即由OCLK_WORD0确定的时钟域)，对齐单元506和505分别在各自完成对齐操作后，输出指示rx0_align_done和rx1_align_done给与门AND3，AND3进行与操作，输出指示Allalign_done，表示两个数据通道的对齐操作已经完成。纠偏单元507和纠偏单元508根据指示Allalign_done输出对齐后的有效数据odata_hs0和odata_hs1。odata_hs0和odata_hs1为在同一时钟域下(即由OCLK_WORD0确定的时钟域)的数据，可将数据和时钟信号一并提供给上层。
应该理解，G1和G2采用前面经过处理后的settledone_ext信号作为使能开关信号，以确保此时模拟电路已经由低速模式切换到高速模式，并且可以同时接收对应数据通道的数据信号。
为了更好地说明图5的电路设计理念，图7是示例性的存在数据时钟偏斜和不存在数据时钟偏斜的两组信号的时序对比图。
参考图7所示，首先，从OCLK_WORD1同步到OCLK_WORD0时钟域下，经过对glitch导致的word_clk相位偏差分析，发现其周期性，下面对同步过程详细分析。
下面以Lane1为例，其它情况类似：假设图中Lane0是没有毛刺的输出的正常的OCLK_WORD0以及对应的数据，Lane1是识别到一个毛刺的输出的OCLK_WORD1以及对应的数据，可以看出两个时钟相位偏差90。ODATA_HSRX1是对应OCLK_WORD1下降沿输出的数据，首先同步到本身对应的字时钟的上升沿，同步后的结果为图中阴影部分ODATA_HSRX_SYNC。最后再用OCLK_WORD0上升沿采样每条Lane上经过同步后的数据ODATA_HSRX_SYNC，采样结果为ODATA_HSRXX_SAMP。经过上面的分析可以发现，由毛刺带来的时钟和数据偏差据有周期性，即：一个毛刺产生90度相位偏差，两个毛刺产生180度相位偏差，三个毛刺产生270度相位偏差，四个毛刺不会导致相位偏差。
基于上述电路处理过程，不需要异步FIFO进行跨时钟域处理，通过数据输入约束就可以将多个数据通道的数据时钟偏斜校正。这样做的优势在于可以节省电路面积；防止数据不连续并能够减少同步过程的延迟。
图8示出了本公开实施例提供的一种在串行通信装置中去除数据时钟偏斜的方法的流程图。如图8所示，包括步骤S01至S03。
在步骤S01中，从MIPI D-PHY物理层的串行链路的第一通道接收模拟的时钟信号，并经过处理后得到数字的初始时钟信号。
在步骤S02中，从MIPI D-PHY物理层的串行链路的多个第二通道分别接收模拟的数据信号，从时钟接收装置获取初始时钟信号，分别处理多个数据信号以输出多个数字的数据信号及其对应的字时钟信号。
在步骤S03中，从接收到的多个数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差。
在一些实施例中，步骤S03包括以下子步骤：
步骤S0031：将第一控制信号同步到第一字时钟信号的时钟域以输出第二控制信号，其中，第一控制信号在时钟信号的时钟域产生；
步骤S0032：对第二控制信号进行展宽，以得到第三控制信号；
步骤S0033：从多个数据接收装置接收多个数据信号及其对应的字时钟信号，并基于第三控制信号对多个数据接收装置的数据接收进行数据输入约束，并从接收到的多个数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差。
其中步骤S0033的具体操作可包括：先将从多个数据接收装置接收到的多个数据信号同步到各自对应的字时钟信号的时钟域，然后再同步到第一字时钟信号的时钟域；基于第三控制信号提供的数据输入约束对多个同步后的数据信号分别进行采样以得到多个采样信号；分别将连续两个时钟周期的采样信号进行拼接以得到多个拼接信号，从多个拼接信号分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差。
该方法和上述装置对应，用于在串行通信装置中去除多个不同数据通道中的数据时钟偏斜，经过处理步骤，所有数据通道中的数据信号都对齐到一个特定时钟信号上，经过对齐后的数据信号将提供给MIPID-PHY物理层之上的其他层进行处理。
本实施方式涉及包含以上记载的电路装置的电子设备。另外，本实施方式涉及包含以上记载的电路装置的移动体。另外，虽然如上述那样对本实施方式进行了详细说明，但本领域技术人员可以容易地理解，在实质上不脱离本公开的新事项和效果的情况下，可以进行多种变形。因此，所有这样的变形例都包含在本公开的范围内。例如，在说明书或者附图中，至少一次与更加广义或者同义的不同用语一同记载的用语在说明书或者附图的任意部位都可以置换为该不同用语。另外，本实施方式及变形例的全部组合也包含在本公开的范围内。另外，电路装置、电子设备、移动体的结构或动作等也不限于本实施方式中说明的内容，可实施各种变形。
Claims (11)
1.一种串行通信装置，包括：MIPID-PHY物理层和其他层，所述MIPID-PHY物理层包括：
时钟接收装置，用于从MIPID-PHY物理层的串行链路的第一通道接收模拟的时钟信号，并经过处理后得到数字的初始时钟信号；
多个数据接收装置，每个数据接收装置从MIPID-PHY物理层的串行链路的一个第二通道接收模拟的数据信号，从所述时钟接收装置获取所述初始时钟信号，经过处理后输出数字的数据信号及其对应的字时钟信号；
同步处理装置，用于对从所述多个数据接收装置接收到的多个数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差，其中，多个校正后的有效数据和所述第一字时钟信号被提供给所述其他层，所述第一字时钟信号选自所述多个数据接收装置输出的多个字时钟信号，其中，所述同步处理装置包括：
控制信号生成电路，用于接收在所述初始时钟信号的时钟域产生的第一控制信号，并将第一控制信号同步到所述第一字时钟信号的时钟域以输出第二控制信号；
校准单元，用于从所述多个数据接收装置接收多个数据信号及其对应的字时钟信号，并基于所述第二控制信号对从所述多个数据接收装置的数据接收进行数据输入约束，并从接收到的多个数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。
2.根据权利要求1所述的串行通信装置，还包括：耦接在所述控制信号生成电路和所述校准单元之间的展宽电路，用于将所述第二控制信号展宽后输出给所述校准单元。
3.根据权利要求1所述的串行通信装置，其中，所述校准单元包括：
时钟域同步单元，用于先将从所述多个数据接收装置接收到的多个数据信号同步到各自对应的字时钟信号的时钟域，然后再同步到所述第一字时钟信号的时钟域；
时序控制单元，用于通过所述第二控制信号提供的数据输入约束对多个同步后的数据信号分别进行采样以得到多个采样信号；
偏差校正单元，用于分别将连续两个时钟周期的采样信号进行拼接以得到多个拼接信号，从多个拼接信号分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。
4.根据权利要求1所述的串行通信装置，其中，在所述串行通信装置从低功耗模式切换到高速模式并保持设定时间后所述第一控制信号被拉高。
5.根据权利要求1所述的串行通信装置，其中，所述控制信号生成电路包括：
反相器，用于将所述第一字时钟信号反相，以得到第一反相字时钟信号；
第一采样电路，包括串联的N个第一D触发器，用于基于所述第一字时钟信号和所述第一反相字时钟信号对所述第一控制信号进行采样，并输出一个或多个第一采样信号；
第二采样电路，包括串联的N个第二D触发器，用于基于所述第一字时钟信号和所述第一反相字时钟信号对所述第一控制信号进行采样，并输出一个或多个第二采样信号；
逻辑运算单元，用于将所述一个或多个第一采样信号和所述一个或多个第二采样信号进行逻辑运算，以得到所述第二控制信号，N为大于1的整数。
6.根据权利要求5所述的串行通信装置，其中，所述第一采样电路包括三个第一D触发器，所述第二采样电路包括三个第二D触发器，
所述逻辑运算单元包括第一与门、第二与门和第一或门，所述第一与门的第一输入端耦接到所述三个第一D触发器的第二个第一D触发器的输出端，所述第一与门的第二输入端耦接到所述三个第二D触发器的第二个第二D触发器的输出端，
所述第二与门的第一输入端耦接到所述三个第一D触发器的第三个第一D触发器的输出端，所述第二与门的第二输入端耦接到所述三个第二D触发器的第三个第二D触发器的输出端，所述第一或门的两个输入端分别耦接到所述第一与门和所述第二与门的输出端。
7.根据权利要求2所述的串行通信装置，其中，所述展宽电路包括：串联的两个D触发器和第二或门，所述第二或门的两个输入端分别耦接到所述两个D触发器的第一D触发器和第二D触发器的输出端。
8.根据权利要求3所述的串行通信装置，其中，所述时钟域同步单元包括：
第三采样电路，包括串联的第一D触发器和第二D触发器，所述第一D触发器的D端接收第一数据信号，CLK端接收所述第一字时钟信号，所述第二D触发器的D端接收第一D触发器输出的数据信号，CLK端接收所述第一字时钟信号；
至少一个第四采样电路，每个第四采样电路包括串联的第三D触发器和第四D触发器，所述第三D触发器的D端接收第二数据信号，CLK端接收第二字时钟信号，所述第四D触发器的D端接收第三D触发器输出的数据信号，CLK端接收所述第一字时钟信号。
9.根据权利要求3所述的串行通信装置，其中，所述时序控制单元包括：
多个门控单元，每个门控单元用于根据所述第二控制信号对数据接收进行数据输入约束；
多个D触发器，分别与所述多个门控单元耦接，每个D触发器接收与其耦接的门控单元输出的数据信号，并基于所述第一字时钟信号输出数据信号。
10.一种在串行通信装置中去除数据时钟偏斜的方法，包括：
从MIPID-PHY物理层的串行链路的第一通道接收模拟的时钟信号，并经过处理后得到数字的初始时钟信号；
从MIPID-PHY物理层的串行链路的多个第二通道分别接收模拟的数据信号，并基于所述初始时钟信号分别处理多个数据信号以输出多个数字的数据信号及其对应的字时钟信号；
从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差，其中，多个校正后的有效数据和所述第一字时钟信号将被提供给所述串行通信装置除MIPID-PHY物理层之外的其他层，所述第一字时钟信号选自多个字时钟信号，其中，所述从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与第一字时钟信号的相位偏差包括：
将第一控制信号同步到所述第一字时钟信号的时钟域以输出第二控制信号，所述第一控制信号在所述初始时钟信号的时钟域产生；
对所述第二控制信号进行展宽，以得到第三控制信号；
接收所述多个数字的数据信号及其对应的字时钟信号，并基于所述第三控制信号对所述多个数字的数据信号的接收进行数据输入约束，并从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。
11.根据权利要求10所述的方法，其中，所述接收所述多个数字的数据信号及其对应的字时钟信号，并基于所述第三控制信号对所述多个数字的数据信号的接收进行数据输入约束，并从所述多个数字的数据信号中分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差包括：
先将所述多个数字的数据信号同步到各自对应的字时钟信号的时钟域，然后再同步到所述第一字时钟信号的时钟域；
通过所述第三控制信号提供的数据输入约束对多个同步后的数据信号分别进行采样以得到多个采样信号；
分别将连续两个时钟周期的采样信号进行拼接以得到多个拼接信号，从多个拼接信号分别确定各自的有效数据的起点，并据此校正每个有效数据与所述第一字时钟信号的相位偏差。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111491613.6A CN114185828B (zh) | 2021-12-08 | 2021-12-08 | 串行通信装置及在其中去除数据时钟偏斜的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111491613.6A CN114185828B (zh) | 2021-12-08 | 2021-12-08 | 串行通信装置及在其中去除数据时钟偏斜的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114185828A CN114185828A (zh) | 2022-03-15 |
| CN114185828B true CN114185828B (zh) | 2024-02-06 |
Family
ID=80542724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111491613.6A Active CN114185828B (zh) | 2021-12-08 | 2021-12-08 | 串行通信装置及在其中去除数据时钟偏斜的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114185828B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023179654A1 (zh) * | 2022-03-24 | 2023-09-28 | 维沃移动通信有限公司 | 校准控制方法、装置及电子设备 |
| CN116684722B (zh) * | 2023-07-27 | 2023-10-20 | 武汉精立电子技术有限公司 | Mipi c-phy信号接收装置、方法及摄像头模组测试系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110094839A (ko) * | 2010-02-18 | 2011-08-24 | 엘지디스플레이 주식회사 | 데이터 신호와 클럭 신호 간의 스큐 보정 장치와 이를 이용한 표시장치 |
| CN107431614A (zh) * | 2015-04-22 | 2017-12-01 | 韩国以事美德有限公司 | 用于自动偏移补偿的方法和装置 |
| CN109076031A (zh) * | 2016-04-20 | 2018-12-21 | 索尼公司 | 接收装置、发送装置、通信系统、信号接收方法、信号发送方法和通信方法 |
| CN113114142A (zh) * | 2021-04-25 | 2021-07-13 | 联芸科技（杭州）有限公司 | 轨到轨运算放大器及接口电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9355054B2 (en) * | 2014-01-07 | 2016-05-31 | Omnivision Technologies, Inc. | Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links |
| KR102166908B1 (ko) * | 2014-02-13 | 2020-10-19 | 삼성전자주식회사 | 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법 |
-
2021
- 2021-12-08 CN CN202111491613.6A patent/CN114185828B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110094839A (ko) * | 2010-02-18 | 2011-08-24 | 엘지디스플레이 주식회사 | 데이터 신호와 클럭 신호 간의 스큐 보정 장치와 이를 이용한 표시장치 |
| CN107431614A (zh) * | 2015-04-22 | 2017-12-01 | 韩国以事美德有限公司 | 用于自动偏移补偿的方法和装置 |
| CN109076031A (zh) * | 2016-04-20 | 2018-12-21 | 索尼公司 | 接收装置、发送装置、通信系统、信号接收方法、信号发送方法和通信方法 |
| CN113114142A (zh) * | 2021-04-25 | 2021-07-13 | 联芸科技（杭州）有限公司 | 轨到轨运算放大器及接口电路 |
Non-Patent Citations (2)
| Title |
|---|
| Advanded Design Verification and Debugging Techniques Based on Optical Fault Isolation Method;Ghil-Geun Oh等;《2019 International SoC Design Conference (ISOCC)》;19432312页 * |
| MIPI DSI接口电路的研究与设计;陈阳;《中国优秀硕士学位论文全文数据库信息科技辑》(第01期);I137-176页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114185828A (zh) | 2022-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114185828B (zh) | 串行通信装置及在其中去除数据时钟偏斜的方法 | |
| US5818890A (en) | Method for synchronizing signals and structures therefor | |
| EP1670199B1 (en) | Design of channel alignment, error handling, and clock routing using hard-wired blocks for data transmission within programmable logic integrated circuits | |
| US10289600B2 (en) | Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols | |
| JP2018526889A (ja) | ２つの集積回路デバイス間での３ワイヤ通信リンクにおける３相信号スワップへの適合のための方法、装置、および記憶媒体 | |
| JP7471447B2 (ja) | マルチチャネル信号同期システム、回路及び方法 | |
| US6943595B2 (en) | Synchronization circuit | |
| JP5365132B2 (ja) | 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置 | |
| US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
| US8441292B1 (en) | Delaying data signals | |
| EP0666662A1 (en) | Serial data clock receiver circuit and method therefor | |
| JP2012205204A (ja) | 通信装置及び通信方法 | |
| CN115102682A (zh) | 一种用于超声系统的adc自动同步方法及设备 | |
| JP7358646B2 (ja) | 次世代ｃ－ｐｈｙインターフェースのための開ループ、超高速、ハーフレートのクロックおよびデータ復元 | |
| KR20190135275A (ko) | 타이밍 조절이 가능한 고속 멀티 레벨 신호 수신기를 포함하는 반도체 장치 및 상기 수신기를 포함하는 반도체 테스트 장치 | |
| US8222941B2 (en) | Phase selector | |
| JP2006109426A (ja) | 同期装置及び半導体装置 | |
| US20040202253A1 (en) | Asynchronous data transmitting apparatus | |
| CN114003530B (zh) | 一种基于fpga的串行差分通信数据采集系统及方法 | |
| CN113626355B (zh) | 实现串行接口全双工通信的从机芯片的电路结构 | |
| US20240168710A1 (en) | Method and apparatus for eliminating inter-link skew in high- speed serial data communications | |
| KR102265187B1 (ko) | 클럭 복구 회로 | |
| KR20100030303A (ko) | 데이터 처리 장치 및 이를 포함하는 데이터 처리 시스템 | |
| US11764733B2 (en) | C-PHY receiver with self-regulated common mode servo loop | |
| KR100220388B1 (ko) | 비동기식 데이터 인터페이스 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 310051 room c1-604, building C, No. 459, Qianmo Road, Xixing street, Binjiang District, Hangzhou, Zhejiang Province Applicant after: Lianyun Technology (Hangzhou) Co.,Ltd. Address before: 6 / F, block C1, spotlight center, 459 Qianmo Road, Binjiang District, Hangzhou City, Zhejiang Province, 310051 Applicant before: MAXIO TECHNOLOGY (HANGZHOU) Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |