JP4078557B2 - 通信装置及び方法 - Google Patents

Description

本発明は、通信装置に関し、特に高速なデータ通信に用いて好適な通信装置及び方法に関する。

複数の通信装置間でデータ通信を行う通信システムでは、伝送線路の特性、送受信部の性能、送受信用の基準クロックを生成する送信ＰＬＬ回路や受信ＰＬＬ回路の特性、あるいは伝送するデータのビット配列（パターン）等によって、伝送線路中に流れる信号波形が変動することが知られている。

そのため、通信装置の設計者は、送信信号波形の遅延量、送信信号の振幅（増幅度）、送信波形を整形するためのプリエンファシス量などの送信時に用いる各種送信パラメータを、経験的に最適と思われる値、あるいは通信エラーの発生率等を考慮して最適な値に設計する。

なお、通信制御に用いるパラメータとして、送信データを一時的に蓄積するバッファ長を調整することが、例えば特許文献１に記載されている。
特開平７−１４１２７３号公報

しかしながら上記したような従来の通信装置では、上記各種送信パラメータがそれぞれ固定値に設定されているため、上述した伝送線路中に流れる信号波形の変化によって受信側でデータを正しく受け取ることができないことがあった。

本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、各種送信パラメータを最適に調整して信頼性の高いデータ通信を可能にする通信装置及び方法を提供することを目的とする。

上記目的を達成するため本発明の通信装置は、送受信対象となるユーザデータである通常データを送信する前に、送信時に用いる送信パラメータをそれぞれ変化させながら、予め決められたビット配列からなるテスト用のデータであるテストパターンを複数種類送信する送信部と、
前記送信部で生成した前記テストパターンと該テストパターンを受信する通信相手の通信装置から返送されるテストパターンとを比較し、それらの違いを検証する受信部と、
前記受信部による前記検証結果に基づき、前記テストパターン毎に最も安定して受信できる最適な送信パラメータをそれぞれ決定し、前記通常データの所定のビット配列毎に最適な送信パラメータをそれぞれ選択し、該選択した送信パラメータを用いて前記送信部に前記通常データを送信させる上位回路と、
を有する構成である。

このとき、前記送信部は、
前記テストパターンに、前記通信相手の通信装置で該テストパターンの誤りを検証するために用いるチェックコードを付与して送信し、
前記上位回路は、
前記通信相手の通信装置から返送される前記検証結果に基づき、前記テストパターン毎に最も安定して受信できる最適な送信パラメータをそれぞれ決定し、前記通常データの所定のビット配列毎に最適な送信パラメータをそれぞれ選択し、該選択した送信パラメータを用いて前記送信部に前記通常データを送信させてもよい。

一方、本発明の通信方法は、複数の通信装置間でデータ通信を行うための通信方法であって、
前記データを送信する送信側の通信装置により、送受信対象となるユーザデータである通常データを送信する前に、送信時に用いる送信パラメータをそれぞれ変化させながら、予め決められたビット配列からなるテスト用のデータであるテストパターンを複数種類送信し、
前記送信側の通信装置により、生成したテストパターンと、該テストパターンを受信する通信相手の通信装置から返送されるテストパターンとを比較し、それらの違いを検証し、
該検証結果に基づき、前記テストパターン毎に最も安定して受信できる最適な送信パラメータをそれぞれ決定し、前記通常データの所定のビット配列毎に最適な送信パラメータをそれぞれ選択し、該選択した送信パラメータを用いて前記通常データを送信する方法である。

このとき、前記データを送信する送信側の通信装置により、前記テストパターンに、前記通信相手の通信装置で前記テストパターンの誤りを検証するために用いるチェックコードを付与して送信し、
前記通信相手の通信装置から返送される前記検証結果に基づき、前記テストパターン毎に最も安定して受信できる最適な送信パラメータをそれぞれ決定し、前記通常データの所定のビット配列毎に最適な送信パラメータをそれぞれ選択し、該選択した送信パラメータを用いて前記通常データを送信してもよい。

上記のような通信装置及び方法では、通常データを送信する前に、送信パラメータをそれぞれ変化させながら、予め決められたテストパターンを複数種類送信し、送信側で生成したテストパターンと該テストパターンを受信する通信相手の通信装置から返送されるテストパターンとの検証結果、あるいは通信相手の通信装置によるテストパターンの検証結果に基づき、通常データの所定のビット配列毎に最適な送信パラメータをそれぞれ選択し、該選択した送信パラメータを用いて通常データを送信することで、通常データがビット配列毎に最適な送信パラメータの下で送信されるため、通信装置間におけるデータ通信の信頼性が向上する。

次に本発明について図面を参照して説明する。

図１は本発明の通信装置の一構成例を示すブロック図である。

本発明の通信装置は、送受信対象のユーザデータ等から成る通常データを送信する前に、各種送信パラメータ（遅延量、増幅率、プリエンファシス量等）をそれぞれ変化させながら、予め決められたビット配列からなるテスト用のデータ（テストパターン）を複数種類送信する。また、通信相手から返送されるテストパターンに対する検証結果（通信エラーの検出結果）、あるいは通信相手からそのまま送り返されるテストパターンを検証し、該検証結果に基づき、テストパターン毎に最も安定して受信できる最適な送信パラメータをそれぞれ決定する。そして、通常データの所定のビット配列毎に最適な送信パラメータをそれぞれ選択し、該選択した送信パラメータを用いて通常データを送信する。このようなテストパターンを用いた各種送信パラメータの検証・選択処理は、例えば電源投入時や保守点検の終了後等に実施する。

図１に示すように、本発明の通信装置は、送受信データに対して上位プロトコルにしたがった処理を実行する上位回路１と、送信データに対して各種送信パラメータを設定する送信部２０１と、受信データを検証する受信部２０２とを有する構成である。

送信部２０１は、テストパターン／ＥＣＣ生成回路３、送信データ選択回路４、送信データ列デコード回路５、送信クロック遅延量決定回路６、送信ＰＬＬ発振回路７、送信データ遅延回路８、送信直列化回路９、送信増幅量決定回路１２、送信増幅回路１０、送信プリエンファシス量決定回路１３、及び送信プリエンファシス回路１１を有する構成である。また、受信部２０２は、受信イコライザ回路５１、受信増幅回路５２、受信ＰＬＬ回路５３、受信並列化回路５５、及び受信データ検証回路５７を有する構成である。

また、本発明の通信装置には、上記送信部２０１及び受信部２０２の各構成要素の動作をそれぞれ制御する共通の制御回路２を備えている。制御回路２は、上位回路１からの指示にしたがってテストパターンに対する各種送信パラメータの設定、通常データに対する各種送信パラメータの設定、及び受信データからの検証結果の取得処理、あるいは受信したテストパターンの検証処理を実行する。

なお、上位回路１で実行する上位プロトコルには、例えば、イーサネット、ＰＰＰ（Point to Point Protocol）、ファイバチャネル、ＳＢＣＯＮ（Single-Byte Command Code Sets CONection）、ＤＶＢ−ＡＳＩ（Digital Video Asynchronous Serial Interface）等がある。上位プロトコルは、これらに限定されるものではなく、どのようなものであってもよい。

上位回路１は、例えば、送信対象であるＮＲＺ（Non Return to Zero）データ（送信データ）を並列コード（８Ｂ／１０Ｂコード等）に変換し、コード変換後の送信データを送信部２０１の送信データ選択回路４へ出力する。また、コード変換によって並列化された受信データを受信部２０２の受信並列化回路５５から受け取る。また、上位回路１は、テストパターンの送信指示、通常データの送信指示、あるいはテストパターンの検証結果の取得指示等を制御回路２に出力する。

テストパターン／ＥＣＣ生成回路３は、制御回路２からの指示にしたがって送信クロックに同期したテストパターンを生成し、送信データ選択回路４に出力する。また、テストパターン／ＥＣＣ生成回路３は、制御回路２からの指示にしたがい、受信側でデータの誤りのチェック（検証）に用いるＣＲＣ（Cyclic Redundancy Check）コードやＥＣＣ（Error Correcting Code）等のチェックコードを生成し、それらをテストパターンに付加して送信データ選択回路４に出力する。また、受信したテストパターンの検証時に用いる受信クロックに同期したテストパターンを受信データ検証回路５７に出力する。

送信データ選択回路４は、制御回路２からの指示にしたがって上位回路１から出力された送信データ、またはテストパターン／ＥＣＣ生成回路３で生成されたテストパターンのいずれか一方を選択し、送信データ遅延回路８に出力する。また、送信データ列デコード回路５に選択したデータ（テストパターンまたは通常データ）を出力する。

送信データ列デコード回路５は、制御回路２からの指示にしたがって送信データ選択回路４で選択された送信データのデコードを開始し、デコード結果を送信クロック遅延量決定回路６、送信増幅量決定回路１２及び送信プリエンファシス量決定回路１３にそれぞれ出力する。

送信データ遅延回路８は、制御回路２からの指示にしたがって、送信データ列デコード回路５による処理の遅延量（クロック量）に合わせて送信データ選択回路４から出力された送信データを遅延させ、送信直列化回路９に出力する。

送信クロック遅延量決定回路６は、制御回路２からの指示、または送信データ列デコード回路５のデコード結果（データパターン配列及び遅延対象のビット位置）に基づいて送信クロックの遅延量を決定し、送信ＰＬＬ発振回路７に該遅延量を指示する。

送信ＰＬＬ発振回路７は、制御回路２からの指示にしたがって基本周波数の送信クロックを発振すると共に、送信クロック遅延量決定回路６で決定した遅延量にしたがって該送信クロックを遅らせ、送信直列化回路９に出力する。

送信直列化回路９は、送信ＰＬＬ発振回路７で生成された遅延後の送信クロックを用いて送信データ遅延回路８から出力される並列化された通常データまたはテストパターンを直列化し、送信増幅回路１０に出力する。

送信増幅量決定回路１２は、制御回路２からの指示、または送信データ列デコード回路５のデコード結果に基づいて送信信号の増幅率を決定し、送信増幅回路１０に該増幅率を指示する。

送信増幅回路１０は、送信増幅量決定回路１２で決定された増幅率で送信直列化回路９から受け取った通常データまたはテストパターンから成る送信信号を増幅し、送信プリエンファシス回路１１に出力する。

送信プリエンファシス量決定回路１３は、制御回路２からの指示、または送信データ列デコード回路５からのデコード結果に基づいて送信信号の立上がり時のプリエンファシス量及び立ち下がり時のプリエンファシス量をそれぞれ決定し、それらの値を送信プリエンファシス回路１１に出力する。

送信プリエンファシス回路１１は、送信信号の変化点（１から０または０から１）の速度を、送信プリエンファシス量決定回路１３で決定された送信信号の立上がり時のプリエンファシス量及び立ち下がり時のプリエンファシス量にしたがってそれぞれ変化させ、通信相手である不図示の通信装置へ送信する。

受信イコライザ回路５１は、通信相手である不図示の通信装置から返送されるテストパターンあるいはその検証結果を含むデータ、または通常データを受信すると、制御回路２から指示されたパラメータを用いて等価動作を行い、受信データを受信増幅回路５２に出力する。

受信増幅回路５２は、受信イコライザ回路５１から受け取った受信データを、制御回路２から指示された増幅率で増幅し、受信ＰＬＬ発振回路５３及び受信並列化回路５５にそれぞれ出力する。

受信ＰＬＬ発振回路５３は、受信増幅回路５２から受け取った受信データに同期した、制御回路２から指示された基本周波数の受信クロックを生成し、受信並列化回路５５に出力する。

受信並列化回路５５は、受信増幅回路５２から受け取った受信データを受信ＰＬＬ発振回路５３で生成された受信クロックを用いて並列化し、受信したテストパターンを検証する場合は受信データ検証回路５７に出力する。また、受信データを読み取る場合は上位回路１へ出力する。

受信データ検証回路５７は、制御回路２の指示にしたがってテストパターン／ＥＣＣ生成回路３で生成されたテストパターンと受信したテストパターンとを比較し、検証結果（誤ったビット位置の情報等）を制御回路２に出力する。また、必要に応じてチェックコードを用いて受信データを検証する。なお、受信クロックとテストパターン／ＥＣＣ生成回路３で生成するテストパターンのクロック（送信クロック）とが異なる場合、受信データ検証回路５７は、ＦＩＦＯバッファ等を用いてこれらのクロックを同期させた後に受信したテストパターンの検証を行う。

次に、図１に示した本発明の通信装置の動作について図２〜図５を用いて説明する。

図２〜図５は通信装置間で送受信するテストパターンに対応する伝送信号波形の様子を示す模式図である。なお、図２〜５は、後述する低周波数パターン送信時の送信信号の振幅（低周波の振幅）に対する各種のテストパターンの送信信号振幅を示している。以下では、本発明の通信装置間でテストパターンや通常データを送受信する場合を例にして説明する。

まず、図１に示す送信部２０１の動作について説明する。

制御回路２は、上位回路１からテストパターンの送信開始の指示を受け取ると、テストパターン／ＥＣＣ生成回路３にテストパターンの生成を指示する。また、必要に応じてテストパターン／ＥＣＣ生成回路３にチェックコードを生成させ、それらを付加したテストパターンを生成させる。

送信データ選択回路４は、制御回路２の指示にしたがって、ここではテストパターン／ＥＣＣ生成回路３で生成されたテストパターンを選択し、出力する。

送信データ列デコード回路５は、送信データ選択回路４から出力されたテストパターンをデコードする。このデコード結果によりテストパターンや通常データのビット配列が判別される。

送信データ遅延回路８は、送信データ列デコード回路５によるデコード処理で発生する、テストパターン（あるいは通常データ）とデコード結果の時間差を吸収するためにテストパターンを遅延させる。

送信クロック遅延量決定回路６は、デコード結果によって判別されたテストパターンのビット配列からその遅延量を決定し、送信ＰＬＬ発振回路７は送信クロック遅延量決定回路６で決定した遅延量を持つ送信クロックを生成する。

送信直列化回路９は、送信ＰＬＬ発振回路７から出力される送信クロックを用いて送信データ遅延回路８から出力されるテストパターンを直列化する。

送信増幅量決定回路１２は、送信データ列デコード回路５によるデコード結果で判別したテストパターンのビット配列から送信増幅回路１０の増幅率（電圧振幅）を決定し、送信増幅回路１０は、送信増幅量決定回路１２で決定した増幅率でテストパターンを増幅する。

送信プリエンファシス量決定回路１３は、送信データ列デコード回路５によるデコード結果で判別したテストパターンのビット配列から、送信信号の立ち上がり時及び立ち下がり時のプリエンファシス量（電圧変位速度）をそれぞれ決定する。送信プリエンファシス回路１１は、送信プリエンファシス量決定回路１３で決定したプリエンファシス量で送信信号を波形整形し、通信相手である不図示の通信装置へ出力する。

ここで、本発明の通信装置で用いるテストパターンには、以下の（１）〜（６）がある。
（１）高周波数パターン
高周波数パターンには、例えば送信クロックの周期２Ｔに同期して「１」と「０」が繰り返し現れるビット配列（１０１０１０１０・・・）が考えられる（周期２Ｔの高周波数パターン）。

このようなビット配列はデータの変動周期が短いため、送信増幅回路１０の増幅率をデータの変動周期が長い後述する低周波数パターンを送信する場合と同じにすると、送信増幅回路１０がデータの変動に追従できずに送信データの振幅が小さくなる（図２参照）。

送信データの振幅が小さくなると、通信相手の受信部では、電源ノイズや受信信号のノイズ等で受信増幅回路が動作し、受信データのジッタが増大することがある。このような問題を防止するためにも、最適な増幅率を求める必要がある。

一方、送信増幅回路１０の増幅率が大き過ぎると、送信データの振幅値が大きくなり、最大振幅が制限されている通信インターフェースの規定から外れてしまう。また、リンギング等も発生しやすくなるため伝送線路に流れる信号波形が乱れて通信エラーが増大する。したがって、高周波数パターンを送信する場合は基本的に増幅率を上げる必要があるが、伝送線路に流れる信号波形が乱れないように増幅率に所定の上限を設ける必要がある。

また、高周波数パターンは、信号伝送路に存在するキャパシタンス成分により高周波成分が減衰して送信信号の立ち上がり時（「０」から「１」への変化）及び立下り時（「１」から「０」への変化）の時間が増大する（立ち上がり速度や立下り速度が遅くなる）。この高周波成分の減衰を補うためにプリエンファシス量を増大させる必要がある。しかしながら、プリエンファシス量が大き過ぎると信号波形にリンギング等が発生しやすくなるため伝送線路に流れる信号波形が乱れて通信エラーが増大する。また、送信部及び受信部を構成する回路に立ち上がり特性と立ち下がり特性で差がある場合、送信信号の立ち上がり時及び立ち下がり時に同じプリエンアファシス量に設定すると、例えば立ち上がり時のプリエンファシス量が大きすぎて波形が乱れ、逆に立ち下がり時のプリエンファシス量が少なすぎて波形が鈍ってしまう。したがって、このような問題を防止するためにプリエンファシス量の最適値を求める必要がある。

よって、上記高周波数パターンを用いて、高周波数の通常データの送信に最適な増幅率及びプリエンファシス量の値をそれぞれ求める。なお、高周波数パターンは、受信部ＰＬＬ発振回路５３の追従特性である「ロックレンジ帯域の高周波側性能」を評価する場合にも用いる。
（２）低周波数パターン
低周波数パターンには、例えば送信クロックの周期１０Ｔに同期して連続する「１」と連続する「０」が繰り返し現れるビット配列（１１１１１０００００１１１１１０００００・・・）が考えられる（周期１０Ｔの低周波数パターン）。

上記（１）で説明したように、高周波数パターンに合わせて送信増幅回路１０の増幅率を決定すると、低周波数パターンの送信時に送信信号の振幅が大きくなり、最大振幅が制限されている通信インターフェースの規定から外れてしまう（図３参照）。また、リンギング等も発生しやすくなるため伝送線路に流れる信号波形が乱れて通信エラーが増大する。

また、プリエンファシス量が大き過ぎると信号波形にリンギング等が発生しやすくなるため伝送線路に流れる信号波形が乱れて通信エラーが増大する。さらに、送信部及び受信部を構成する回路に立ち上がり特性と立ち下がり特性で差がある場合、送信信号の立ち上がり時及び立ち下がり時に同じプリエンアファシス量に設定すると、例えば立ち上がり時のプリエンファシス量が大きすぎて波形が乱れ、逆に立ち下がり時のプリエンファシス量が少なすぎて波形が鈍ってしまう。したがって、このような問題を防止するためにプリエンファシス量の最適値を求める必要がある。

よって、上記高周波数パターンと同様に、上記低周波数パターンを用いて、低周波数の通常データの送信に最適な増幅率及びプリエンファシス量の値をそれぞれ求める。なお、低周波数パターンは、受信部ＰＬＬ発振回路５３の追従特性である「ロックレンジ帯域の低周波側性能」を評価する場合にも用いる。

ところで、上記低周波数パターンのように、連続する「１」と連続する「０」から構成されたビット配列では、信号伝送路に存在するキャパシタンス成分に正（＋）の直流（ＤＣ）成分が充電され、「１」から「０」への変化が遅れてしまう（図４参照）。そのため、「１」から「０」への変化時における遅延量を「０」から「１」への変化時よりも少なく設定する必要がある。すなわち、低周波数パターンを送信する場合は、遅延量も最適な値に設定する必要がある。

なお、この「１」から「０」への変化時における遅延量の増加を防止するためには、「１」から「０」への変化時における遅延量を少なくするだけでなく、連続する「１」の後半の増幅率を低く設定する処理、あるいは「１」から「０」への変化時におけるプリエンファシス量を大きく設定する処理も考えられる。
（３）第１の直流パターン
第１の直流パターンには、例えば長く連続する「１」と「０」が繰り返し現れるビット配列（１１１１１０１１１１１０１１１１１０・・・・）が考えられる。

上記（２）で説明したように、このようなビット配列では信号伝送路に存在するキャパシタンス成分に正（＋）の直流（ＤＣ）成分が充電され、「１」から「０」への変化が遅れてしまう（図４参照）。

したがって、このような第１の直流パターンの送信時には、低周波数パターンの送信時と同様に、「１」から「０」への変化時における遅延量を少なく設定する処理、連続する「１」の後半の増幅率を低く設定する処理、あるいは「１」から「０」への変化時におけるプリエンファシス量を大きく設定する処理が必要となる。
（４）第２の直流パターン
第２の直流パターンには、例えば長く連続する「０」と「１」が繰り返し現れるビット配列（０００００１０００００１０００００１・・・・）が考えられる。

このようなビット配列では伝送路に存在するキャパシタンスに負（−）の直流（ＤＣ）成分が充電され、「０」から「１」への変化が遅れてしまう。

したがって、このような第２の直流パターンの送信時には、上記（３）の処理とは逆に、「０」から「１」への変化時における遅延量を少なく設定する処理、連続する「０」の後半の増幅率を低く設定する処理、あるいは「０」から「１」への変化時におけるプリエンファシス量を大きく設定する処理が必要となる。
（５）高周波と低周波の混合パターン
高周波と低周波の混合パターンには、例えば上記周期２Ｔの高周波数パターンの直後に周期１０Ｔの低周波数パターンが現れる第１のビット配列（２つのパターンの変化点が０から１：０１０１０１０１１１１１０００００１１１１１０００００・・・）が考えられる（図５参照）。

また、周期２Ｔの高周波数パターンの直後に周期１０Ｔの低周波数パターンが現れる第２のビット配列（２つのパターンの変化点が１から０：１０１０１０１０００００１１１１１０００００１１１１１・・・）、周期１０Ｔの低周波数パターンの直後に周期２Ｔの高周波数パターンが現れる第３のビット配列（２つのパターンの変化点が０から１：１１１１１０００００１１１１１０００００１０１０１０１・・・）、周期１０Ｔの低周波数パターンの直後に周期２Ｔの高周波数パターンが現れる第４のビット配列（２つのパターンの変化点が１から０：０００００１１１１１０００００１１１１１０１０１０１０・・・）等もある。

このような高周波と低周波の混合パターンは、受信部ＰＬＬ発振回路５３の「高周波から低周波への変化時における追従特性」を評価する場合に用いる。
（６）中間周波数パターン
高周波数パターン及び低周波数パターンのいずれにも属さない中間周波数パターンとして、例えば、送信クロックの周期４Ｔに同期して連続する「１」と連続する「０」が繰り返し現れるビット配列（１１００１１００１１００・・・）（周期４Ｔの中間周波数パターン）、送信クロックの周期６Ｔに同期して連続する「１」と連続する「０」が繰り返し現れるビット配列（１１１０００１１１０００１１１０００・・・）（周期６Ｔの中間周波数パターン）、送信クロックの周期８Ｔに同期して連続する「１」と連続する「０」が繰り返し現れるビット配列（１１１１００００１１１１００００１１１１・・・）（周期８Ｔの中間周波数パターン）等が考えられる。

また、上記第１の直流パターン及び第２の直流パターンのいずれにも属さない中間周波数パターンとして、例えば、長く連続する「１」と「０」が繰り返し現れるビット配列（１１１１１００１１１１１００１１１１１００・・・）、長く連続する「０」と「１」が繰り返し現れるビット配列（０００００１１０００００１１０００００１１・・・）等がある。

さらに、高周波数パターン、低周波数パターン、及び中間周波数パターンの混合パターンとして、周期２Ｔの高周波パターンと周期４Ｔの中間周波数パターンを組み合わせた混合パターン（２つのパターンの変化点が０から１：０１０１０１０１１００１１００・・・）、周期２Ｔの高周波パターンと周期４Ｔの中間周波パターンを組み合わせた混合パターン（２つのパターンの変化点が１から０：１０１０１０１００１１００１１・・・）、周期１０Ｔの低周数パターンと周期４Ｔの中間周波パターンを組み合わせた混合パターン（２つのパターンの変化点が０から１：１１１１１０００００１１１１１０００００１１００１１００・・・）、周期１０Ｔの低周数パターンと周期４Ｔの中間周波パターンを組み合わせた混合パターン（２つのパターンの変化点が１から０：０００００１１１１１０００００１１１１１００１１００１１・・・）等がある。

このような中間周波数パターンは、例えば、特定の周波数成分に対する共振等により、あるビット配列時に通信エラーが発生するか否か等を検証する場合に用いる。

なお、中間周波数パターンには、周期２Ｔと周期３Ｔ、周期２Ｔと周期４Ｔなどの中間周波数パターンを組み合わせた各種混合パターン、ＰＲＢＳ７（１２７ビット反復性疑似乱数２進数列）等のランダムパターン、ＣＪＴＰＡＴ（Compliant jitter tolerance pattern in a valid FC frame）、ＣＲＰＡＴ（Compliant random data pattern in a valid FC frame）、ＣＳＰＡＴ（Supply noise test sequence in a valid FC frame）等も考えられる。

次に本発明の通信装置が有する受信部２０２の動作について説明する。

受信部２０２では、受信イコライザ回路５１により受信データに対して周知のイコライジング処理を実施し、受信増幅回路５２は制御回路２からの指示にしたがった増幅率で該イコライジング処理後の受信データを増幅する。

一方、受信ＰＬＬ発振回路５３は、制御回路２からの指示にしたがって受信データに同期した受信クロックを生成する。

受信並列化回路５５は、受信ＰＬＬ発振回路５３で生成された受信クロックを用いて受信データを並列化し、上位回路１へ出力する。

受信データ検証回路５７は、受信並列化回路５５から出力されたデータがデータと一致するか否かを検証し、制御回路２を通して上位回路１へ検証結果を報告する。上位回路１は、制御回路２から受け取った検証結果（間違えたビット位置など）を含むデータを、テストパターンを送信した通信相手へ返送する。また、上位回路１は、受信並列化回路５５から受け取った受信データから、通信相手から返送されるテストパターンの検証結果を抽出する。

上位回路１は、以上の処理を、送信クロックの遅延量、増幅率、プリエンファシス量を変化させながら数種類検証し、最も安定して通信できる最適な値を見つけ、この最適値を用いて通常データの送信を行う。

なお、通信相手の通信装置が図１に示した受信部２０２を持たない構成の場合、送信側となる本発明の通信装置は、テストパターンにチェックコードを付加して送信し、受信側の通信装置にテストパターンの誤りを検出させ、その結果を受け取ることでテストパターンが正常に受信できたか否かを検証することが可能である。また、通信相手から受信したテストパターンをそのまま返送させ（ループバック動作）、返送された受信データを受信部２０２で検証することでテストパターンが正常に受信できたか否かを判定することも可能である。

また、テストパターンの受信側からテストパターンの検証結果（間違えたビット位置など）を送信側に返送する場合、信頼性を上げるために返送するデータにチェックコードを付加して送信してもよい。

さらに、通信環境が悪く、通常の送信では検証結果を返送できない場合は、データの周波数を落として（例えば、「１」を送信するとき、「１」が複数個連続するデータに変換する）送信してもよい。

本発明の通信装置の一構成例を示すブロック図である。 通信装置間で送受信するテストパターンに対応する伝送信号波形の様子を示す模式図である。 通信装置間で送受信するテストパターンに対応する伝送信号波形の様子を示す模式図である。 通信装置間で送受信するテストパターンに対応する伝送信号波形の様子を示す模式図である。 通信装置間で送受信するテストパターンに対応する伝送信号波形の様子を示す模式図である。

符号の説明

１ 上位回路
２ 制御回路
３ テストパターン／ＥＣＣ生成回路
４ 送信データ選択回路
５ 送信データ列デコード回路
６ 送信クロック遅延量決定回路
７ 送信ＰＬＬ発振回路
８ 送信データ遅延回路
９ 送信直列化回路
１０ 送信増幅回路
１１ 送信プリエンファシス回路
１２ 送信増幅量決定回路
１３ 送信プリエンファシス量決定回路
５１ 受信イコライザ回路
５２ 受信増幅回路
５３ 受信ＰＬＬ発振回路
５５ 受信並列化回路
５７ 受信データ検証回路
２０１ 送信部
２０２ 受信部

Claims (6)

1. 送受信対象となるユーザデータである通常データを送信する前に、送信時に用いる送信パラメータをそれぞれ変化させながら、予め決められたビット配列からなるテスト用のデータであるテストパターンを複数種類送信する送信部と、
   前記送信部で生成した前記テストパターンと該テストパターンを受信する通信相手の通信装置から返送されるテストパターンとを比較し、それらの違いを検証する受信部と、
   前記受信部による前記検証結果に基づき、前記テストパターン毎に最も安定して受信できる最適な送信パラメータをそれぞれ決定し、前記通常データの所定のビット配列毎に最適な送信パラメータをそれぞれ選択し、該選択した送信パラメータを用いて前記送信部に前記通常データを送信させる上位回路と、
   を有する通信装置。
2. 前記送信部は、
   前記テストパターンに、前記通信相手の通信装置で該テストパターンの誤りを検証するために用いるチェックコードを付与して送信し、
   前記上位回路は、
   前記通信相手の通信装置から返送される前記検証結果に基づき、前記テストパターン毎に最も安定して受信できる最適な送信パラメータをそれぞれ決定し、前記通常データの所定のビット配列毎に最適な送信パラメータをそれぞれ選択し、該選択した送信パラメータを用いて前記送信部に前記通常データを送信させる請求項１記載の通信装置。
3. 前記送信パラメータは、
   送信するデータの遅延量、送信信号の振幅、送信信号の波形を整形するためのプリエンファシス量である請求項１または２記載の通信装置。
4. 複数の通信装置間でデータ通信を行うための通信方法であって、
   前記データを送信する送信側の通信装置により、送受信対象となるユーザデータである通常データを送信する前に、送信時に用いる送信パラメータをそれぞれ変化させながら、予め決められたビット配列からなるテスト用のデータであるテストパターンを複数種類送信し、
   前記送信側の通信装置により、生成したテストパターンと、該テストパターンを受信する通信相手の通信装置から返送されるテストパターンとを比較し、それらの違いを検証し、
   該検証結果に基づき、前記テストパターン毎に最も安定して受信できる最適な送信パラメータをそれぞれ決定し、前記通常データの所定のビット配列毎に最適な送信パラメータをそれぞれ選択し、該選択した送信パラメータを用いて前記通常データを送信する通信方法。
5. 前記データを送信する送信側の通信装置により、前記テストパターンに、前記通信相手の通信装置で前記テストパターンの誤りを検証するために用いるチェックコードを付与して送信し、
   前記通信相手の通信装置から返送される前記検証結果に基づき、前記テストパターン毎に最も安定して受信できる最適な送信パラメータをそれぞれ決定し、前記通常データの所定のビット配列毎に最適な送信パラメータをそれぞれ選択し、該選択した送信パラメータを用いて前記通常データを送信する請求項４記載の通信方法。
6. 前記送信パラメータは、
   送信するデータの遅延量、送信信号の振幅、送信信号の波形を整形するためのプリエンファシス量である請求項４または５記載の通信方法。

Images