JP2012124642A - 受信装置、データ転送装置、及びプログラム - Google Patents

受信装置、データ転送装置、及びプログラム Download PDF

Info

Publication number
JP2012124642A
JP2012124642A JP2010272420A JP2010272420A JP2012124642A JP 2012124642 A JP2012124642 A JP 2012124642A JP 2010272420 A JP2010272420 A JP 2010272420A JP 2010272420 A JP2010272420 A JP 2010272420A JP 2012124642 A JP2012124642 A JP 2012124642A
Authority
JP
Japan
Prior art keywords
data
error
bits
error detection
inverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010272420A
Other languages
English (en)
Inventor
Tsutomu Hamada
勉 浜田
Manabu Akamatsu
学 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2010272420A priority Critical patent/JP2012124642A/ja
Priority to US13/104,447 priority patent/US8750423B2/en
Priority to CN2011101657799A priority patent/CN102571267A/zh
Publication of JP2012124642A publication Critical patent/JP2012124642A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0763Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/21Non-linear codes, e.g. m-bit data word to n-bit code word [mBnB] conversion with error detection or error correction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

【課題】転送すべきデータに誤り検出及び誤り訂正が可能な符号を付加した場合に比較して、データ長を短縮することが可能な受信装置、データ転送装置、及びプログラムを提供する。
【解決手段】受信装置3は、複数のビットからなる転送データと転送データの誤り検出のための誤り検出符号とを含むデータがDCバランス変換された変換データを受信する受信部31と、受信部31が受信したデータをDCバランス逆変換するDCバランス逆変換手段321aと、DCバランス逆変換手段321aによる逆変換が不可能であった場合、受信部31が受信したデータの一部のビットを反転して得られた反転データが逆変換可能であり、かつ誤り検出符号に基づき誤りが検出されなかったとき、その反転データの逆変換によって受信データの誤りを訂正する誤り訂正手段321cとを有する。
【選択図】図5

Description

本発明は、受信装置、データ転送装置、及びプログラムに関する。
従来、通信線を介して送信される送信データに対して、ビット信号の「0」と「1」の数を均等化してDCバランスを改善する8B/10B変換を行うデータ転送装置が知られている(例えば、特許文献1参照)。
特許文献1に記載のデータ転送装置は、データを送信する送信部と、伝送路を介して送信部が送信したデータを受信する受信部とを備えている。送信部は、予め定められた長さのフレームを形成し、このフレームにDCバランス変換を施し、さらに誤り検出及び誤り訂正が可能な誤り訂正符号を付加して受信部側に送信する。一方、受信部は、受信したデータに対してDCバランス逆変換を施すとともに誤り検出処理を行い、誤りが検出された場合には誤り訂正処理を行うように構成されている。
なお、このような1ビット誤り訂正および2ビット誤り検出が可能な誤り訂正符号は、誤りの検出のみが可能な誤り検出符号に比較して、符号化効率が悪くなることが知られている。
特開2008−294757号公報
本発明は、転送すべきデータに誤り検出及び誤り訂正が可能な符号を付加した場合に比較して、符号化効率を良くすることが可能な受信装置、データ転送装置、及びプログラムを提供することにある。
[1]複数のビットからなる転送データと前記転送データの誤り検出のための誤り検出符号とを含むデータが予め定められた手順に基づいて変換された変換データを受信する受信部と、前記受信部が受信した変換データを予め定められた手順に基づいて逆変換する逆変換手段と、前記逆変換手段による逆変換が不可能であった場合に、前記受信した変換データの一部のビットを反転して得られた反転データが逆変換可能であり、かつ前記誤り検出符号に基づいて誤りが検出されなかったとき、当該反転データの逆変換によって誤りを訂正する誤り訂正手段とを備えた受信装置。
[2]前記逆変換手段は、前記受信部が受信した変換データを複数のビットからなるデータ単位で逆変換し、前記誤り訂正手段は、前記逆変換が不可能であったデータ単位の複数のビットのうち一部のビットを反転した反転データを生成し、前記反転データが逆変換可能であり、かつ前記誤り検出符号に基づいて誤りが検出されなかったとき、当該反転データの逆変換によって誤りを訂正する前記[1]に記載の受信装置。
[3]前記誤り訂正手段は、前記逆変換が不可能であったデータ単位の複数のビットのうち各1ビットを反転した反転データを生成し、前記1ビットを反転した反転データが逆変換可能であり、かつ前記誤り検出符号に基づく誤りが検出されるかを判定する第1の判定処理を行い、前記第1の判定処理で逆変換可能であり、かつ誤りが検出されない反転データが得られなかった場合に、前記逆変換が不可能であったデータ単位の複数のビットを反転した反転データを生成し、前記複数のビットを反転した反転データが逆変換可能であり、かつ前記誤り検出符号に基づく誤りが検出されるかを判定する第2の判定処理を行う前記[2]に記載の受信装置。
[4]前記[1]から[3]の何れか1つに記載の受信装置と、複数ビットからなる転送データと前記転送データの誤り検出のための誤り検出符号とを含むデータを生成し、前記生成したデータを予め定められた手順に基づいて変換した変換データを送信する送信装置とを備えたデータ転送装置。
[5]予め定められた手順に基づいて変換された複数のビットからなる転送データ及び前記転送データの誤り検出のための誤り検出符号を含む受信データを取得するステップと、前記受信データを予め定められた手順に基づいて逆変換するステップと、前記逆変換が不可能であったとき、前記受信データの一部のビットを反転するステップと、前記一部のビットを反転したデータが逆変換可能で、かつ前記誤り検出符号に基づく誤り検出で誤りが検出されなかった場合に、前記一部のビットを反転したデータの逆変換によって誤りを訂正するステップとを有する処理を受信装置に実行させるプログラム。
請求項1,4,5に記載の発明によれば、転送すべきデータに誤り検出及び誤り訂正が可能な符号を付加した場合に比較して、符号化効率を良くすることが可能となる。
請求項2に記載の発明によれば、誤りが発生した箇所を絞り込んで誤りの訂正を行うことが可能となる。
請求項3に記載の発明によれば、誤りが複数ビットである場合にも誤りの訂正を行うことが可能となる。
本発明の第1の実施の形態に係るデータ転送装置の構成例を示すブロック図である。 DCバランス変換前後のデータの一例を示す図である。 デコード部の構成例を示すブロック図である。 DCバランス逆変換手段、誤り検出手段、及び誤り訂正手段が実行する処理の一例を示すフローチャートである。 誤り訂正手段が実行する誤り訂正処理の一例を示すフローチャートである。 誤り訂正手段による誤り訂正の具体例を示す図である。 本実施の第2の実施の形態に係る誤り訂正手段が実行する誤り訂正処理の一例を示すフローチャートである。
[第1の実施の形態]
本発明の第1の実施の形態について、図1〜図6を参照して説明する。
(データ転送装置の構成)
図1は、本発明の第1の実施の形態に係るデータ転送装置の構成例を示すブロック図である。このデータ転送装置1は、送信装置2と、受信装置3と、送信装置2と受信装置3とを接続する通信線4とを有して構成されている。この通信線4としては、例えば互いに極性が反転した差動信号を伝送する一対の信号線からなる差動信号線を用いることができる。
(送信装置の構成)
送信装置2は、メモリインタフェース21と、メモリインタフェース21に接続されたメモリ22と、誤り検出符号付加部23と、DCバランス変換部24と、送信部25とを有している。
メモリインタフェース21は、外部の装置からの転送データを受け付け、RAM(Random Access Memory)等の記憶装置からなるメモリ22に一旦記憶する。また、メモリインタフェース21は、メモリ22に記憶された転送データを読み出して後段の誤り検出符号付加部23に出力する。
誤り検出符号付加部23は、メモリインタフェース21から出力された転送データに基づいて、この転送データの誤り検出のための誤り検出符号を生成する。また、誤り検出符号付加部23は、生成した誤り検出符号と、ヘッダ及びフッタとを転送データに転送データに付加し、後段のDCバランス変換部24に出力する。
誤り検出符号付加部23が生成及び付加する誤り検出符号は、例えばノイズ等の要因によるデータ転送時における誤りを検出することができるが、誤りの訂正は行うことができない符号である。この誤り検出符号としては、例えばCRC(Cyclic Redundancy Check:巡回冗長検査)符号を用いることができる。
DCバランス変換部24は、誤り検出符号付加部23から出力された転送データ及び誤り検出符号を対象データとし、通信線4を介する送信時において「0」又は「1」の信号が長く連続しないよう、DCバランスを改善するためのDCバランス変換を行う。
本実施の形態では、このDCバランス変換として8B/10B変換を適用した場合について説明する。8B/10B変換は、予め登録された変換テーブルを参照して8ビットのバイトデータを10ビットのデータ単位のデータに変換するものである。8B/10B変換により、例えば「00000000」の8ビットデータは「1001110100」の10ビットデータに、「11111111」の8ビットデータは「1010110001」の10ビットデータに変換される。なお、この8B/10B変換により、20%のオーバーヘッドが生じるが、シリアル伝送されるビット列に受信側における同期のためのクロック信号を埋め込むことができ、データとクロックとを同じ信号線で同時に送信することが可能となる。
DCバランス変換部24は、変換テーブルを参照して対象データを8ビット毎に10ビットデータに変換した変換データを生成し、後段の送信部25に出力する。
送信部25は、DCバランス変換部24から出力された変換データをパラレル/シリアル変換し、差動トランシーバ等の送信回路によって通信線4を介して受信装置3に送信する。
図2(a)は、DCバランス変換部24によるDCバランス変換前のデータの一例を示し、図2(b)はDCバランス変換されたパケット(変換データ)の一例を示す。
図2(a)に示すように、DCバランス変換前のパケット10は、転送データ12に誤り検出符号としてのCRCコード13が付加され、この転送データ12及びCRCコード13の前後に、ヘッダ11及びフッタ14が付加されている。この図に示す例では、転送データ12が256バイト(2048ビット)、CRCコード13が2バイト(16ビット)、ヘッダ11及びフッタ14がそれぞれ2バイト(16ビット)である。
また、DCバランス変換後のパケット10Aは、転送データ12Aが2560ビット、CRCコード13Aが20ビット、ヘッダ11A及びフッタ14Aがそれぞれ20ビットである。このパケット10Aは、DCバランス変換された変換データの一例である。
(受信装置の構成)
受信装置3は、通信線4に接続された受信部31と、受信部31によって受信したデータをデコードするデコード部32と、メモリインタフェース33と、メモリインタフェース33に接続されたメモリ34とを有している。
受信部31は、通信線4を介して送信装置2から送信されたシリアルデータを受信し、シリアル/パラレル変換を行って後段のデコード部32に出力する。
デコード部32は、受信部31から出力された受信データをデコードし、転送データを抽出してメモリインタフェース33に出力する。デコード部32の詳細については後述する。
メモリインタフェース33は、デコード部32から出力された転送データをRAM等の記憶装置からなるメモリ34に記憶する。また、メモリインタフェース33は、外部からの読み出し信号に応じて、メモリ34に記憶した転送データを出力する。
(デコード部の構成)
図3は、デコード部32の構成例を示すブロック図である。デコード部32は、CPU(Central Processing Unit:中央演算処理装置)等により構成される制御部321と、ROM(Read Only Memory)やRAM等により構成される記憶部322とを有している。
制御部321は、記憶部322に記憶されたプログラム322aに基づいて動作することにより、DCバランス逆変換手段321a、誤り検出手段321b、及び誤り訂正手段321cとして機能する。
記憶部322は、制御部を動作させるためのプログラム322a、及びDCバランス変換テーブル322b等を記憶する。
DCバランス逆変換手段321aは、記憶部322に予め記憶されたDCバランス変換テーブル322bを参照し、受信部31で受信した受信データに対してDCバランス逆変換を行う。DCバランス変換テーブル322bには、送信装置2のDCバランス変換部24が参照する変換テーブルに対応する内容が予め設定されている。
誤り検出手段321bは、DCバランス逆変換手段321aでDCバランス逆変換されたデータから転送データ及び誤り検出符号を抽出し、この転送データに誤りがないかを誤り検出符号を用いて検査する。
誤り訂正手段321cは、DCバランス逆変換手段321aにおけるDCバランス逆変換が不可能であったとき、受信部31で受信した受信データ一部のビットを反転した反転データを生成し、この反転データがDCバランス逆変換可能であり、かつ誤り検出符号に基づく誤り検出で誤りが検出されなかった場合に、その反転データをDCバランス逆変換した訂正データをメモリインタフェース33に出力する。
(デコード部の動作)
図4は、デコード部32の制御部321が、DCバランス逆変換手段321a、誤り検出手段321b、及び誤り訂正手段321cとして実行する処理の一例を示すフローチャートである。
DCバランス逆変換手段321aは、受信部31からパラレルデータに変換された受信データを10ビットずつのデータ単位で取得し(ステップS1)、DCバランス変換テーブル322bを参照して取得した10ビットのデータ単位のデータを8ビットのデータに逆変換する(ステップS2)。
この際、受信データに誤りがなければ、取得した10ビットのデータに対応する8ビットのデータを得ることができるが、例えばノイズ等の要因によって受信データに誤りが発生すると、DCバランス変換テーブル322bに参照可能な10ビットデータが存在せず、逆変換エラーが発生する場合がある(ステップS3:Yes)。
この場合、DCバランス逆変換手段321aは、逆変換エラーとなった10ビットのデータ単位のデータ、及びそのデータの受信データにおける位置(エラー発生箇所)を記憶部322に記憶し(ステップS4)、そのデータ単位のデータを予め定められた8ビットのデータ(例えば「00000000」)に変換したものとし(ステップS5)、エラーカウンタをインクリメントする(ステップS6)。なお、このエラーカウンタは予め0に初期化されているものとする。
次にDCバランス逆変換手段321aは、受信部31が受信した1パケット分のデータの全てについてステップS2の逆変換処理を行ったかを判定し(ステップS7)、受信データの全てについて逆変換処理を行っていない場合(ステップS7:No)には、ステップS1以降の処理を再度実行する。
一方、受信データの全てについてDCバランス逆変換処理が行われた場合(ステップS7:Yes)、誤り検出手段321bは、DCバランス逆変換が行われた転送データに対して誤り検出符号に基づく誤り検出処理を実行する(ステップS8)。この誤り検出処理で誤りが検出されなかった場合には(ステップS9:Yes)、その転送データをメモリインタフェース33に出力する(ステップS10)。
また、ステップS8の誤り検出処理で誤りが検出された場合には(ステップS9:No)、エラーカウンタが1であるか否かを判定し、エラーカウンタが1でない場合には(ステップS11:No)、送信装置2にパケットの再送要求を行う(ステップS12)。
一方、エラーカウンタが1である場合(ステップS11:Yes)には、誤り訂正手段321cが後述する誤り訂正処理(ステップS13)を実行する。なお、DCバランス逆変換手段321aによる逆変換不能なデータがあった場合には、前述のように予め定められた値に変換したものとして処理されるので、ステップS8の誤り検出処理で誤りが検出されることとなる。
図5は、誤り訂正手段321cが実行する誤り訂正処理の一例を示すフローチャートである。
誤り訂正手段321cは、DCバランス逆変換手段321aがステップS4で記憶部322に記憶したエラー発生箇所の10ビットのデータ(以下、このデータを「エラーデータ」という)を取得し(ステップS21)、変数nを1に初期化する(ステップS22)。
次に、誤り訂正手段321cは、ステップS21で取得したエラーデータの最下位ビットからn番目のビットである第nビットの「0」又は「1」を反転する(ステップS23)。
次に、誤り訂正手段321cは、DCバランス変換テーブル322bを参照し、ステップS23で第nビットのビットを反転した10ビットのデータに対応する8ビットのデータが存在するか、即ちこの10ビットのデータがDCバランス逆変換可能かを判定する(ステップS24)。
次に、誤り訂正手段321cは、DCバランス逆変換が可能である場合(ステップS24:Yes)、第nビットを反転した10ビットのデータに対応する8ビットのデータを、DCバランス逆変換手段321aがステップS2の処理で逆変換したデータのエラー発生箇所に代入し、誤り検出符号に基づく誤り検出処理で誤りが検出されるか否かを判定する(ステップS25)。誤りが検出されなかった場合(ステップS25:Yes)には、そのデータを送信装置2から受信した転送データとしてメモリインタフェース33に出力する(ステップS26)。
一方、ステップS24でDCバランス逆変換が不可能であった場合(ステップS24:No)、又は誤り検出処理で誤りが検出された場合(ステップS25:No)には、誤り訂正手段321cは、変数nが10であるか(エラーデータの全てのビットに対してステップS23〜S25の判定処理を行ったか)を判定する(ステップS27)。
この判定の結果、変数nが10でない場合には(ステップS28:No)、変数nに1を加算し(ステップS28)、ステップS23以降の処理を再度実行する。一方、変数nが10である場合には(ステップS27:Yes)、送信装置2にパケットの再送要求を行う(ステップS29)。
図6は、誤り訂正手段321cによる誤り訂正の具体例を示す図であり、(a)は送信装置2が送信した送信データ及び受信装置3で受信した受信データのうちの10ビットを、(b)はDCバランス逆変換(以下、単に「逆変換」という)でエラーが発生した10ビットデータの各1ビットを反転したデータ及びそれに対応する8ビットデータを示す。
図6(a)に示すように、送信データは「0010111011」であるのに対し、受信データは「0010110011」であり、第4ビットに誤りが発生している。この場合には、誤り検出符号に基づく誤り検出処理で誤りが検出され、誤り訂正手段321cによる誤り訂正処理が実行される。
誤り訂正手段321cは、上記ステップS23〜S28の処理により、図6(b)に示すように、受信したデータのうちの1ビットを反転した反転データを順次生成し、これらの反転データが逆変換可能、かつ誤り検出符号に基づく誤り検出で誤りが検出されないかを判定する。
図6(b)では、受信装置3が受信した1ビットの誤りを含むエラーデータの第nビット(n=1〜10)を反転した反転データを左側に示し、この反転データについてDCバランス変換テーブル322bを参照して得られる8ビットのデータを右側に示している。また、図6(b)では、DCバランス変換テーブル322bに、その反転データに対応する8ビットデータが存在しない場合(逆変換不可能な場合)を「―――」で示している。
図6(b)に示す例では、第1ビット(最下位ビット)、第2ビットを反転した場合には逆変換不可能であるので、上記ステップS24の判定結果がNoとなる。第3ビットを反転した場合には、対応する8ビットデータ(10進数表記で「244」)が存在するので、ステップS24の判定結果はYesとなるが、ステップS25の誤り検出では誤りが検出される。
第4ビットを反転した場合には、対応する8ビットデータ(10進数表記で「20」)が得られ、このデータは送信データと一致するので、ステップS25の誤り検出でも誤りが検出されない。従って、この第4ビットを反転したデータを誤り訂正済みのデータとして採用し、この8ビットデータ含むデータを送信装置2から転送された転送データとしてメモリインタフェース33に出力する。
メモリインタフェース33は、この転送データをメモリ34に記憶する。また、メモリインタフェース33は、外部からの読み出し信号に応じて、メモリ34に記憶した転送データを出力する。
[第2の実施の形態]
次に、本発明の第2の実施の形態について、図7を参照して説明する。本実施の形態では、誤り訂正手段321cの処理内容が第1の実施の形態とは異なり、その他の処理内容及びデータ転送装置1の構成は第1の実施の形態と共通である。
より詳細には、第1の実施の形態では、エラーデータの各1ビットを反転した反転データで逆変換可能かつ誤りが検出されないものが得られなかった場合に、送信装置2にデータの再送信を要求した。しかし、本実施の形態では、各1ビットを反転した反転データで逆変換可能かつ誤りが検出されないものが得られなかった場合には、エラーデータの複数のビットを反転した反転データを生成し、これら複数のビットを反転した反転データが逆変換可能で、かつ誤り検出符号に基づく誤り検出で誤りが検出されないかを判定し、逆変換可能かつ誤りのない反転データがあれば、その反転データを誤り訂正後のデータとして出力する。
図7は、本実施の形態に係る誤り訂正手段321cが実行する誤り訂正処理の一例を示すフローチャートである。このフローチャートにおけるステップS21〜S28の処理は、第1の実施の形態について図4を参照して説明したものと同じ処理であるので、説明を省略する。
本実施の形態に係る誤り訂正手段321cは、ステップS21〜28に示す第1の判定処理に続き、ステップS30〜38の第2の判定処理を実行する。
誤り訂正手段321cは、ステップS27でn=10であった場合(ステップS27:Yes)、変数mに2を、変数nに1を代入し(ステップS30)、エラーデータの第mビットと第nビットを反転する(ステップS31)。
次に、誤り訂正手段321cは、ステップS31で生成した反転データが逆変換可能であり(ステップS32)、かつ誤り検出符号による誤り検出処理で誤りが検出されないか(ステップS33)を判定する。この判定の結果、逆変換可能かつ誤りが検出されなければ(ステップS32:Yes&ステップS33:Yes)、そのデータを送信装置2から受信した転送データとしてメモリインタフェース33に出力する(ステップS26)。
一方、逆変換不能の場合(ステップS32:No)、又は誤り検出処理で誤りが検出された場合(ステップS33:No)、誤り訂正手段321cは、変数m=10かつ変数n=9であるか、即ちエラーデータの10ビットのうち、全ての2ビットの組み合わせ(45通り)についてステップS32及びS33の判定を行ったかを判定する(ステップS34)。この判定の結果、各2ビットを反転した反転データについても逆変換可能かつ誤りが検出されないデータが得られなかった場合(ステップS34:Yes)には、送信装置2にパケットの再送要求を行う(ステップS35)。
一方、変数m=10かつ変数n=9でなかった場合(ステップS34:No)、誤り訂正手段321cは、変数nに1を加算し(ステップS36)、この加算の結果、変数nが変数mと等しくなった場合(ステップS37:Yes)には、変数mに1を加算すると共に変数nに1を代入する(ステップS38)。このように変数m,nを変更した後、ステップS31以降の処理を繰り返し実行する。
[他の実施の形態]
なお、本発明は、上記各実施の形態に限定されず、その要旨を変更しない範囲内で種々な変形が可能である。
例えば、上記第1及び第2の実施の形態では、反転データの逆変換が可能であった場合に、その都度、誤り検出処理で誤りがあるかを判定したが、エラーデータの各1ビット又は2ビットを反転した反転データのうち、逆変換が可能なものの8ビットデータを記憶しておき、各反転データの逆変換を終えた後、記憶された各8ビットデータについて誤り検出処理で誤りが検出されるかを判定してもよい。
また、上記第2の実施の形態では、各2ビットを反転した反転データで逆変換可能かつ誤りのないデータが得られなかった場合に再送要求を行うこととしたが、これに限らず、さらに3ビットを反転した反転データについて逆変換可能かつ誤り検出処理で誤りが検出されないかを判定してもよい。
また、上記第1及び第2の実施の形態では、受信データのうち逆変換できない10ビットデータが1つの場合(ステップS11でエラーカウントが1の場合)に誤り訂正処理を行うこととしたが、これに限らず、エラーカウントが複数の場合に、複数のエラーデータのそれぞれに対して1ビット又は複数ビットを反転してDCバランス逆変換を行い、誤り検出処理で誤りが検出されないデータを抽出してもよい。
また、上記第1及び第2の実施の形態では、送信装置2で8B/10B変換を行い、受信装置3で8B/10B逆変換を行う場合について説明したが、これに限らず、例えば送信装置2で予め定められた手順に基づく暗号化する変換処理を行い、受信装置3では、送信装置2における暗号化手順に対応して予め定められた復号化手順によって逆変換を行うようにしてもよい。
また、上記第1及び第2の実施の形態では、DCバランス逆変換手段、誤り検出手段、及び誤り訂正手段の処理をプログラムによって実現したが、ASIC(Application Specific Integrated Circuit:特定用途向け集積回路)等のハードウェアを用いて実現してもよい。
また、上記プログラム322aをCD−ROM等のコンピュータ読取り可能な記録媒体に記録して提供してもよい。
1…データ転送装置、2…送信装置、3…受信装置、4…通信線、10,10A…パケット、11,11A…ヘッダ、12,12A…転送データ、13,13A…CRCコード、14,14A…フッタ、21…メモリインタフェース、22…メモリ、23…誤り検出符号付加部、24…DCバランス変換部、25…送信部、31…受信部、32…デコード部、33…メモリインタフェース、34…メモリ、321…制御部、321a…DCバランス逆変換手段、321b…検出手段、321c…訂正手段、322…記憶部、322a…プログラム、322b…DCバランス変換テーブル

Claims (5)

  1. 複数のビットからなる転送データと前記転送データの誤り検出のための誤り検出符号とを含むデータが予め定められた手順に基づいて変換された変換データを受信する受信部と、
    前記受信部が受信した変換データを予め定められた手順に基づいて逆変換する逆変換手段と、
    前記逆変換手段による逆変換が不可能であった場合に、前記受信した変換データの一部のビットを反転して得られた反転データが逆変換可能であり、かつ前記誤り検出符号に基づいて誤りが検出されなかったとき、当該反転データの逆変換によって誤りを訂正する誤り訂正手段とを備えた受信装置。
  2. 前記逆変換手段は、前記受信部が受信した変換データを複数のビットからなるデータ単位で逆変換し、
    前記誤り訂正手段は、前記逆変換が不可能であったデータ単位の複数のビットのうち一部のビットを反転した反転データを生成し、前記反転データが逆変換可能であり、かつ前記誤り検出符号に基づいて誤りが検出されなかったとき、当該反転データの逆変換によって誤りを訂正する請求項1に記載の受信装置。
  3. 前記誤り訂正手段は、前記逆変換が不可能であったデータ単位の複数のビットのうち各1ビットを反転した反転データを生成し、前記1ビットを反転した反転データが逆変換可能であり、かつ前記誤り検出符号に基づく誤りが検出されるかを判定する第1の判定処理を行い、前記第1の判定処理で逆変換可能であり、かつ誤りが検出されない反転データが得られなかった場合に、前記逆変換が不可能であったデータ単位の複数のビットを反転した反転データを生成し、前記複数のビットを反転した反転データが逆変換可能であり、かつ前記誤り検出符号に基づく誤りが検出されるかを判定する第2の判定処理を行う請求項2に記載の受信装置。
  4. 請求項1乃至3の何れか1項に記載の受信装置と、
    複数ビットからなる転送データと前記転送データの誤り検出のための誤り検出符号とを含むデータを生成し、前記生成したデータを予め定められた手順に基づいて変換した変換データを送信する送信装置とを備えたデータ転送装置。
  5. 予め定められた手順に基づいて変換された複数のビットからなる転送データ及び前記転送データの誤り検出のための誤り検出符号を含む受信データを取得するステップと、
    前記受信データを予め定められた手順に基づいて逆変換するステップと、
    前記逆変換が不可能であったとき、前記受信データの一部のビットを反転するステップと、
    前記一部のビットを反転したデータが逆変換可能で、かつ前記誤り検出符号に基づく誤り検出で誤りが検出されなかった場合に、前記一部のビットを反転したデータの逆変換によって誤りを訂正するステップとを有する処理を受信装置に実行させるプログラム。

JP2010272420A 2010-12-07 2010-12-07 受信装置、データ転送装置、及びプログラム Pending JP2012124642A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010272420A JP2012124642A (ja) 2010-12-07 2010-12-07 受信装置、データ転送装置、及びプログラム
US13/104,447 US8750423B2 (en) 2010-12-07 2011-05-10 Receiving apparatus, data transfer apparatus, data receiving method and non-transitory computer readable recording medium
CN2011101657799A CN102571267A (zh) 2010-12-07 2011-06-16 数据接收装置、数据传送设备以及数据接收方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010272420A JP2012124642A (ja) 2010-12-07 2010-12-07 受信装置、データ転送装置、及びプログラム

Publications (1)

Publication Number Publication Date
JP2012124642A true JP2012124642A (ja) 2012-06-28

Family

ID=46163417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010272420A Pending JP2012124642A (ja) 2010-12-07 2010-12-07 受信装置、データ転送装置、及びプログラム

Country Status (3)

Country Link
US (1) US8750423B2 (ja)
JP (1) JP2012124642A (ja)
CN (1) CN102571267A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5982869B2 (ja) * 2012-02-28 2016-08-31 富士ゼロックス株式会社 送受信システム及びプログラム
US20160112723A1 (en) * 2014-10-17 2016-04-21 Ross Video Limited Transfer of video and related data over serial data interface (sdi) links
US9967476B2 (en) 2014-10-17 2018-05-08 Ross Video Limited Parallel video effects, mix trees, and related methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022839A (ja) * 1996-07-02 1998-01-23 Saitama Nippon Denki Kk 軟判定誤り訂正復号方法
JPH11298335A (ja) * 1998-04-06 1999-10-29 Casio Comput Co Ltd 誤り訂正回路
JP2000092033A (ja) * 1998-09-14 2000-03-31 Nec Corp 高速データ送受信方式
JP2000165260A (ja) * 1998-11-27 2000-06-16 Yrp Ido Tsushin Kiban Gijutsu Kenkyusho:Kk 復号装置
JP2001186108A (ja) * 1999-12-22 2001-07-06 Nec Corp 通信端末

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4434459A (en) * 1980-04-25 1984-02-28 Data General Corporation Data processing system having instruction responsive apparatus for both a basic and an extended instruction set
JP3279624B2 (ja) * 1992-02-13 2002-04-30 富士通株式会社 Crc演算に基づく1ビット誤り訂正回路
US5387911A (en) * 1992-02-21 1995-02-07 Gleichert; Marc C. Method and apparatus for transmitting and receiving both 8B/10B code and 10B/12B code in a switchable 8B/10B transmitter and receiver
JP2715900B2 (ja) 1994-03-30 1998-02-18 日本電気株式会社 並列データ伝送装置
JPH08251143A (ja) 1995-03-09 1996-09-27 Fujitsu Ltd ブロック符号の復号装置
JP3263706B2 (ja) 1995-09-29 2002-03-11 株式会社エヌ・ティ・ティ・ドコモ 誤り訂正復号方法
JPH1013251A (ja) 1996-06-25 1998-01-16 Saitama Nippon Denki Kk 符号誤り訂正回路
JP3239795B2 (ja) * 1997-04-23 2001-12-17 三菱電機株式会社 誤り訂正復号装置および誤り訂正復号方式
US6389572B1 (en) * 1999-05-28 2002-05-14 Palm, Inc. Method of extracting bits from modulated waveforms
US6956852B1 (en) * 1999-06-25 2005-10-18 Cisco Technology Inc. Multi-function high-speed network interface
JP3839215B2 (ja) * 2000-03-14 2006-11-01 株式会社日立製作所 誤り検出・訂正方法、計算機システムの主記憶制御装置、及び計算機システム
US20030016758A1 (en) * 2001-07-05 2003-01-23 David Wu Universal interface to external transceiver
JP2003204363A (ja) 2002-01-04 2003-07-18 Hitachi Ltd シリアル伝送方式
JP3879836B2 (ja) * 2002-03-28 2007-02-14 日本電気株式会社 多重変換装置、逆多重変換装置および多重伝送システム
US20030235298A1 (en) * 2002-06-25 2003-12-25 Bedros Hanounik Shifting an encryption key in either a first or second direction via a uni-directional shifting unit
JP2004147041A (ja) * 2002-10-24 2004-05-20 Mitsubishi Electric Corp 検出回路及び復号回路
US8385188B2 (en) * 2002-10-29 2013-02-26 Broadcom Corporation Multi-port, gigabit serdes transceiver capable of automatic fail switchover
US7103830B1 (en) * 2002-12-18 2006-09-05 Applied Micro Circuits Corporation DC balanced error correction coding
US7047475B2 (en) * 2003-02-04 2006-05-16 Hewlett-Packard Development Company, L.P. CRC encoding scheme for conveying status information
ES2545905T3 (es) * 2004-04-16 2015-09-16 Thine Electronics, Inc. Circuito de transmisión, circuito de recepción, método y sistema de transmisión de datos
US7183797B2 (en) * 2004-10-29 2007-02-27 Altera Corporation Next generation 8B10B architecture
FI117780B (fi) * 2005-03-15 2007-02-15 Elektrobit Testing Oy Menetelmä ja testausjärjestely 8B/10B-koodausta käyttävän laitteen testaamiseksi sekä 8B/10B-kooderi ja -dekooderi
JP4612864B2 (ja) * 2005-05-19 2011-01-12 キヤノン株式会社 通信装置、当該装置における受信方法、コーデック、デコーダ、通信モジュール、通信部及びデコード方法
US8867683B2 (en) * 2006-01-27 2014-10-21 Ati Technologies Ulc Receiver and method for synchronizing and aligning serial streams
JP2007207325A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 誤り訂正処理装置及び誤り訂正処理方法
US7802167B1 (en) * 2006-02-08 2010-09-21 Pmc-Sierra Us, Inc. Apparatus and method for detecting extended error bursts
JP4684185B2 (ja) * 2006-08-15 2011-05-18 富士通株式会社 通信システム
WO2008040393A1 (en) * 2006-10-05 2008-04-10 Freescale Semiconductor, Inc. Error correction apparatus, method of correcting an error and method of generating error location data
US8103942B2 (en) 2007-05-24 2012-01-24 Fuji Xerox Co., Ltd. Data transmission apparatus, data transmission device, data reception device and data transmission system
JP5233165B2 (ja) 2007-05-24 2013-07-10 富士ゼロックス株式会社 データ伝送装置
US8199772B2 (en) * 2008-06-25 2012-06-12 Ciena Corporation Systems and methods for synchronous generic framing protocol mapping
WO2010027136A1 (en) * 2008-09-03 2010-03-11 Lg Electronics Inc. Realy station and method of operating the same
US8514955B2 (en) * 2009-03-24 2013-08-20 Megachips Corporation Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data
JP2010225239A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体集積回路およびメモリの機能検証方法
JP2011052987A (ja) * 2009-08-31 2011-03-17 Casio Computer Co Ltd 測位データ受信機、エラー訂正装置およびプログラム
US8432729B2 (en) * 2010-04-13 2013-04-30 Mosaid Technologies Incorporated Phase-change memory with multiple polarity bits having enhanced endurance and error tolerance
US8291254B2 (en) * 2010-06-22 2012-10-16 Texas Instruments Incorporated High speed digital bit stream automatic rate sense detection
JP5982869B2 (ja) * 2012-02-28 2016-08-31 富士ゼロックス株式会社 送受信システム及びプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022839A (ja) * 1996-07-02 1998-01-23 Saitama Nippon Denki Kk 軟判定誤り訂正復号方法
JPH11298335A (ja) * 1998-04-06 1999-10-29 Casio Comput Co Ltd 誤り訂正回路
JP2000092033A (ja) * 1998-09-14 2000-03-31 Nec Corp 高速データ送受信方式
JP2000165260A (ja) * 1998-11-27 2000-06-16 Yrp Ido Tsushin Kiban Gijutsu Kenkyusho:Kk 復号装置
JP2001186108A (ja) * 1999-12-22 2001-07-06 Nec Corp 通信端末

Also Published As

Publication number Publication date
US8750423B2 (en) 2014-06-10
CN102571267A (zh) 2012-07-11
US20120144257A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
JP5233165B2 (ja) データ伝送装置
JP2009510875A (ja) エラー管理用の方法及び装置
JP2715900B2 (ja) 並列データ伝送装置
JP2006074335A (ja) 伝送方法、伝送システム及び伝送装置
JP6417937B2 (ja) 復号化装置、プログラム及び情報伝送システム
JP4260688B2 (ja) データ送信装置、データ送受信システム、データ送信装置の制御方法およびデータ送受信システムの制御方法
JP2012124642A (ja) 受信装置、データ転送装置、及びプログラム
US20170222752A1 (en) Decoding device, information transmission system, decoding method, and non-transitory computer readable medium
JP5618143B2 (ja) 符号化装置、符号化方法、復号装置、復号方法、プログラム、および伝送システム
US8621314B2 (en) Transmitting and receiving system and method, and non-transitory computer readable medium
JP3217716B2 (ja) 無線パケット通信装置
JP2012124643A (ja) 受信装置及びデータ転送装置
JPH07297817A (ja) データ伝送方式
JP2017175495A (ja) 送信装置、受信装置、通信システム、方法およびプログラム
JP6412785B2 (ja) データ送信装置、データ受信装置、およびデータ通信システム
EP2285003A1 (en) Correction of errors in a codeword
JP5900850B2 (ja) ディジタル通信の伝送路符号の送受信装置、ディジタル通信の伝送路符号の送受信方法、及びこの送受信装置又は送受信方法に用いる符号の生成方法
JP2006345475A (ja) ネットワークのデータ伝送用エラー検出・訂正アーキテクチャ及び方法
JP5724877B2 (ja) パリティ制御システム及び方法、並びに通信システム及び方法
RU2239941C2 (ru) Способ передачи дискретной информации
JP2021141489A (ja) 送信装置、受信装置、送信方法、および、受信方法
KR0128847B1 (ko) 에이에이엘 타입5 (AA Type 5)서비스를 위한 순방향에러제어의 병렬처리장치
CN113938242A (zh) 重传方法及通信装置
US20190303592A1 (en) Signal patern checksum
JPH11298335A (ja) 誤り訂正回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150310