CN102571267A - 数据接收装置、数据传送设备以及数据接收方法 - Google Patents

数据接收装置、数据传送设备以及数据接收方法 Download PDF

Info

Publication number
CN102571267A
CN102571267A CN2011101657799A CN201110165779A CN102571267A CN 102571267 A CN102571267 A CN 102571267A CN 2011101657799 A CN2011101657799 A CN 2011101657799A CN 201110165779 A CN201110165779 A CN 201110165779A CN 102571267 A CN102571267 A CN 102571267A
Authority
CN
China
Prior art keywords
data
inverse transformation
error
carried out
reversal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101657799A
Other languages
English (en)
Inventor
浜田勉
赤松学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN102571267A publication Critical patent/CN102571267A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/21—Non-linear codes, e.g. m-bit data word to n-bit code word [mBnB] conversion with error detection or error correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开了数据接收装置、数据传送设备和数据接收方法。所述数据接收装置包括接收单元、逆变换单元和差错校正单元。接收单元根据预定的第一程序接收通过对包括多个位的传送数据和用于该传送数据的差错检测的差错检测码的数据进行变换所获得的变换数据。逆变换单元根据预定的第二程序对所接收到的变换数据执行逆变换。如果逆变换单元不能对变换数据执行逆变换、如果逆变换单元能够对通过使变换数据的一部分位反转而获得的反转数据执行逆变换、以及如果基于差错检测码在通过对反转数据执行逆变换所获得的数据中没有检测到差错，则差错校正单元通过对反转数据执行逆变换来执行差错校正。

Description

数据接收装置、数据传送设备以及数据接收方法
技术领域
本公开涉及数据接收装置、数据传送设备以及数据接收方法。
背景技术
例如，JP 2008-294757A(对应于US 2008/0294966A和CN101312387A)描述了一种数据传送设备，其针对通过通信线路传输的发送数据，通过对位信号中的‘0’和‘1’的数量执行均衡处理来执行8B/10B变换，从而改进DC平衡。
JP 2008-294757A中所描述的数据传送设备包括发送数据的发送部分、和对发送部分通过发送信道所发送的数据进行接收的接收部分。发送部分形成具有预定长度的帧，对所述帧执行DC平衡变换，并且添加使得能够进行差错检测和差错校正的差错校正码，以用于向接收部分进行发送。接收部分被配置来对接收到的数据执行逆DC平衡变换和差错检测处理，并且当检测到差错时，接收部分执行差错校正处理。
已知使得能够进行1位差错校正和2位差错检测的差错校正码与仅使得能够进行差错检测的差错检测码相比，降低了编码效率。
发明内容
本发明提供了一种数据接收装置和数据发送装置，与对要发送数据添加了使得能够进行差错检测和差错校正的代码的情况相比，其可以提高编码效率。
(1)根据本发明的一方面，一种数据接收装置包括接收单元、逆变换单元和差错校正单元。接收单元根据预定的第一程序接收通过对包括多个位的传送数据和用于该传送数据的差错检测的差错检测码的数据进行变换所获得的变换数据。逆变换单元根据预定的第二程序对接收单元所接收到的变换数据执行逆变换。如果逆变换单元不能对变换数据执行逆变换、如果逆变换单元可以对通过使变换数据的一部分位反转而获得的反转数据执行逆变换、以及如果基于差错检测码在通过对反转数据执行逆变换所获得的数据中没有检测到差错，则差错校正单元通过对反转数据执行逆变换来执行差错校正。
使用(1)的配置，与对要传输数据添加使得能够进行差错检测和差错校正的码的情况相比，可以提高编码效率。
(2)在(1)的数据接收装置中，逆变换单元可以以多位的数据单位对数据接收部分所接收到的变换数据执行逆变换。差错校正单元可以通过对逆变换单元不能对其进行逆变换的数据单位的多个位中的一部分进行反转来产生反转数据。如果逆变换单元可以对反转数据执行逆变换、并且如果基于差错检测码在通过对反转数据执行逆变换所获得的数据中没有检测到差错，则差错校正单元可以通过对反转数据执行逆变换来执行差错校正。
使用(2)的配置，可以利用缩小差错发生部分来执行差错校正。
(3)在(2)的数据接收装置中，差错校正单元可以通过对逆变换单元不能对其执行逆变换的数据单位的多个位中的每一位执行反转来产生反转数据。差错校正单元可以执行第一确定处理，以确定逆变换单元是否可以对其一位被反转的每个反转数据执行逆变换，以及确定是否没有在通过对其一位被反转的每个反转数据执行逆变换所获得的数据中检测到差错。如果在第一确定处理中没有获得逆变换单元可以对其执行逆变换并且在通过对其执行逆变换所获得的数据中没有检测到差错的这种数据单位，则差错校正单元可以通过对逆变换单元不能对其执行逆变换的数据单位的两位或更多位进行反转来产生反转数据，并且执行第二确定处理，以确定逆变换单元是否可以对其两位或更多位被反转的数据单位执行逆变换，以及确定是否没有在通过对其两位或多位被反转的数据单位执行逆变换所获得的数据中检测到差错。
使用(3)的结构，即使在多位中发生差错，也可以执行差错校正。
(4)根据本发明的另一方面，一种数据传送设备包括(1)至(3)中任一项的数据接收装置，以及发送装置。发送装置根据预定的第一程序产生包括多个位的传送数据和用于该传送数据的差错检测的差错检测码的数据。发送装置发送通过对所产生数据进行变换所获得的变换数据。
使用(4)的配置，与对要传送的数据添加了使得能够进行差错检测和差错校正的码的情况相比，可以提高编码效率。
(5)根据本发明的再一方面，一种数据接收方法包括：根据预定的第一程序接收通过对包括多位的传送数据和用于该传送数据的差错检测的差错检测码的数据进行变换所获得的变换数据；根据预定的第二程序对所接收到的变换数据执行逆变换；以及如果不能对变换数据执行逆变换、如果可以对通过对变换数据的一部分位进行反转而获得的反转数据执行逆变换、以及如果基于差错检测码在通过对反转数据执行逆变换所获得的数据中没有检测到差错，则通过对反转数据执行逆变换来执行差错校正。
使用(5)的方法，与对要传送的数据添加了使能能够进行差错检测和差错校正的码的情况相比，可以提高编码效率。
(6)根据本发明的再一方面，一种非暂时的计算机可读记录介质存储使计算机执行接收处理的程序。所述接收处理包括：根据预定的第一程序接收通过对包括多位的传送数据和用于该传送数据的差错检测的差错检测码的数据进行变换所获得的变换数据；根据预定的第二程序对所接收到的变换数据执行逆变换；以及如果不能对变换数据执行逆变换、如果可以对通过对变换数据的一部分位进行反转而获得的反转数据执行逆变换、以及如果基于差错检测码在通过对反转数据执行逆变换所获得的数据中没有检测到差错，则通过对反转数据执行逆变换来执行差错校正。
使用(6)的介质，与对要传送的数据添加使得能够进行差错检测和差错校正的码的情况相比，可以提高编码效率。
附图说明
以下将基于附图来详细描述本发明的示例实施例，附图中：
图1是示出根据本发明的第一示例实施例的数据传送设备的构造的方框图；
图2A和图2B是示出DC平衡变换之前和之后的数据的示例的示图；
图3是示出解码部分的配置的方框图；
图4是示出由DC平衡逆变换部分、差错检测部分、和差错校正部分所执行的处理的示例的流程图；
图5是示出由差错校正部分所执行的差错校正处理的示例的流程图；
图6A和图6B是示出由差错校正部分所执行差错校正的具体示例的示图；以及
图7是示出根据本发明的第二示例实施例的由差错校正部分所执行的差错校正处理的示例的流程图。
具体实施方式
[第一示例实施例]
以下将参考图1至图6来描述本发明的第一示例实施例。
(数据传送设备的构造)
图1是示出根据本发明的第一示例实施例的数据传送设备的构造的方框图。数据传送设备1包括发送装置2、接收装置3以及连接发送装置2和接收装置3的通信线路4。通信线路4的示例包括传输极性彼此相反的差分信号的一对信号线的差分信号线。
(发送装置的构造)
发送装置2包括存储器接口21、连接到存储器接口21的存储器22、差错检测码添加部分23、DC平衡变换部分24、以及发送部分25。
存储器接口21接收从外部设备传送的数据，并且将所接收到的传送数据临时存储在存储器22中，存储器22由诸如随机存取存储器(RAM)之类的存储装置实现。此外，存储器接口21读取存储在存储器22中的传送数据，并且将所读取的传送数据输出到下一级的差错检测码添加部分23。
差错检测码添加部分23基于从存储器接口21输出的传送数据来产生用于传送数据的差错检测的差错检测码。同时，差错检测码添加部分23将所产生的差错检测码、包头和脚注添加至传送数据，并且将结果数据输出到下一级的DC平衡变换部分24。
差错检测码添加部分23所产生和添加的差错检测码是使得能够对数据传送期间由作为噪声的因素所引起的差错进行检测的代码，但是该代码不能执行差错校正。作为差错检测码，例如，可以使用循环冗余校验(CRC)码。
DC平衡变换部分24执行DC平衡变换以改进从差错检测码添加部分23输出的传送数据和差错检测码的DC平衡，从而使得在通过通信线路4进行的传输中不出现长串的信号‘0’或长串的信号‘1’。
在第一示例实施例中，将描述作为DC平衡变换的示例的应用8B/10B变换的情况。8B/10B变换通过参考事先记录的变换表将8位的字节数据变换为10位的数据单位。通过8B/10B变换，例如，8位数据‘00000000’被变换为10位数据‘1001110100’，而8位数据‘11111111’被变换为10位数据‘1010110001’。同时，通过8B/10B变换，发生20％的系统开销。但是，可以将用于在接收侧同步的时钟信号嵌入到串行传输的位流中，并且可以通过同一信号线来传输数据和时钟。
DC平衡变换部分24通过参考变换表将要处理的数据的每8位变换为10位数据来产生变换数据，并且将所产生的数据输出到下一级的发送部分25。
发送部分25对从DC平衡变换部分24输出的变换数据执行并行/串行变换，并且利用诸如差分收发器之类的发送电路，通过通信线路4将串行数据发送到接收装置3。
图2A示出了DC平衡变换部分24执行DC平衡变换之前的数据的示例，图2B示出了已对其执行了DC平衡变换的数据包(变换数据)的示例。
如图2A所示，在DC平衡变换之前的数据包10中，CRC码13作为差错检测码被添加到传送数据12，并且在传送数据12之前和CRC码13之后添加包头11和脚注14。在图中所示示例中，传送数据12为256字节(即，2048位)，CRC码13为2字节(即，16位)，并且包部11和脚注14中的每一个都为2字节(即，16位)。
同时，在DC平衡变换之后的数据包10A中，传送数据12A为2560位，CRC码13A为20位，并且包头11A和脚注14A中的每一个都为20位。数据包10A是由DC平衡变换进行变换了的数据的示例。
(接收装置的构造)
接收装置3包括连接到通信线路4的接收部分31、对接收部分31所接收到的数据进行解码的解码部分32、存储器接口33、和连接到存储器接口33的存储器34。
接收部分31通过通信线路4接收由发送装置2发送的串行数据，对所接收到的数据执行串行/并行变换，并且将并行数据输出到下一级的解码部分32。
解码部分32对所接收到的从接收部分31输出的数据进行解码，并且提取传送数据，以将所提取的传送数据输出到存储器接口33。稍后将详细描述解码部分32。
存储器接口33将从解码部分32输出的传送数据存储在由诸如RAM之类的存储装置实现的存储器34中。并且，存储器接口33响应于来自外部的读取信号来输出存储在存储器34中的传送数据。
(解码部分的构造)
图3是示出解码部分32的构造的方框图。解码部分32包括由中央处理单元(CPU)实现的控制部分321和由只读存储器(ROM)或RAM实现的存储部分322。
控制部分321基于存储在存储部分322中的程序322a进行操作，从而用作DC平衡逆变换部分321a、差错检测部分321b、和差错校正部分321c。
存储部分322存储用于操作控制部分321的程序322a和DC平衡变换表322b。
DC平衡逆变换部分321a参考事先存储在存储部分322中的DC平衡变换表322b，对接收部分31所接收到的接收数据执行DC平衡逆变换。在DC平衡变换表322b中，事先设置了对应于发送装置2的DC平衡变换部分24所参考的变换表的内容。
差错检测部分321b从已经由DC平衡逆变换部分321a执行了DC平衡逆变换的结果数据中提取传送数据和差错检测码，并且通过使用差错检测码来检验在传送数据中是否存在任何差错。
当DC平衡逆变换部分321a不能执行DC平衡逆变换时，差错校正部分321c产生通过反转由接收部分31接收到的数据的一部分位获得的反转数据。如果可以对反转数据执行DC平衡逆变换，并且如果基于差错检测码通过差错检测没有检测到差错，则将通过对反转数据执行DC平衡逆变换所获得的校正数据输出到存储器接口33。
(解码部分的操作)
图4是示出由解码部分32的控制部分321用作DC平衡逆变换部分321a、差错检测部分321b、和差错校正部分321c执行的处理的示例的流程图。
DC平衡逆变换部分321a从接收部分31获取已被变换为并行数据的10位数据单位的接收数据(步骤S1)，并且通过参考DC平衡变换表322b将所获取的10位数据单位的数据逆变换为8位数据(步骤S2)。
此时，如果接收数据没有差错，则可以获取对应于所获取的10位数据的8位数据。但是，例如，如果接收数据具有由于诸如噪声之类的因素所产生的差错，则在DC平衡变换表322b中可能不存在可参考的10位数据，从而可能发生逆变换差错(步骤S3：是)。
在该情况下，DC平衡逆变换部分321a将导致逆变换差错的10位数据单位的数据、以及接收数据中的数据位置(差错发生点)存储到存储部分322中(步骤S4)。然后，DC平衡逆变换部分321a假设将10位数据单位的数据被变换为预定的8位数据(例如，“00000000”)(步骤S5)，并且差错计数器加1(步骤S6)。注意，事先将差错计数器初始化为零。
接下来，DC平衡逆变换部分321a确定是否对接收部分31所接收的一个数据包中的所有数据都已经执行了步骤S2的逆变换处理(步骤S7)。如果还没有对所有接收到的数据执行逆变换处理(步骤S7：否)，则再次执行从步骤S1开始的处理。
否则，如果已经对所有接收到的数据执行了DC平衡逆变换处理(步骤S7：是)，则差错检测部分321b基于差错检测码，对已执行了DC平衡逆变换的传送数据执行差错检测处理(步骤S8)。如果在差错检测处理中没有检测到差错(步骤S9：否)，则将传送数据输出到存储器接口33(步骤S10)。
同样，如果在步骤S8的差错检测处理中检测到差错(步骤S9：是)，则确定差错计数器是否等于1。如果差错计数器不等于1(步骤S11：否)，则向发送装置2请求重新发送数据包(步骤S12)。
如果差错计数器等于1(步骤S11：是)，则差错校正部分321c执行稍后将描述的差错校正处理(步骤S13)。同样，如果存在不能由DC平衡逆变换部分321a进行逆变换的数据，则将该数据处理为将其变换为上述预定值。因此，在步骤S8的差错检测处理中检测到差错。
图5是示出由差错校正部分321c执行的差错校正处理的示例的流程图。
差错校正部分321c获取在步骤S4已被DC平衡逆变换部分321a存储在存储部分322中的差错发生点处的10位数据(下文中称为‘差错数据’)(步骤S21)。然后，差错校正部分321c将变量n初始化为1(步骤S22)。
接下来，差错校正部分321c将从在步骤S21获取的差错数据的最低有效位开始的第n位的‘0’或‘1’进行反转(步骤S23)。
随后，通过参考DC平衡变换表322b，差错校正部分321c确定是否存在对应于在步骤S23通过反转第n位获得的10位数据的8位数据，即，是否可以对该10位数据执行DC平衡逆变换(步骤S24)。
接下来，如果可以执行DC平衡逆变换(步骤S24：是)，则差错校正部分321c使用对应于通过反转第n位获得的10位数据的8位数据来代替在步骤S2的处理中通过DC平衡逆变换部分321a逆变换的数据的差错发生点，并且基于差错检测码来确定差错检测处理中是否检测到差错(步骤S25)。如果没有检测到差错(步骤S25：否)，则将数据输出到存储器接口33作为从发送装置2接收到的传送数据(步骤S26)。
同时，如果在步骤S24不能执行DC平衡逆变换(步骤S24：否)或者如果在差错检测处理中检测到了差错(步骤S25：是)，则差错校正部分321c确定变量n是否等于10(是否已对差错数据的所有位执行了步骤S23到步骤S25的确定处理)(步骤S27)。
如果确定变量n不等于10(步骤S27：否)，则变量n加1(步骤S28)，并且再次执行从步骤S23开始的处理。如果变量n等于10(步骤S27：是)，则向发送装置2请求重发数据包(步骤S29)。
图6A和图6B是示出由差错校正部分321c执行的差错校正的具体示例的示图。图6A示出了发送装置2发送的发送数据的10位数据和接收装置3接收到的接收数据的10位数据。图6B示出了对由于DC平衡逆变换(下文中仅称为‘逆变换’)而发生差错的10位数据的每一位进行反转获得的数据及其对应的8位数据。
如图6A所示，当发送数据为‘0010111011’时，接收数据为‘0010110011’。即，在第4位发生差错。在该情况下，基于差错检测码在差错检测处理中检测到差错，并且通过差错校正部分321c执行差错校正处理。
随后，如图6B所示，在步骤S23到步骤S28的处理中，差错校正部分321c顺序地产生通过反转接收数据的1位而获得的反转数据，并且确定是否可以对反转数据进行逆变换、以及是否基于差错检测码在差错检测处理中没有检测到差错。
在图6B中，在图6B的左侧示出了通过反转差错数据(其包括1位差错并且由接收装置3接收)的第n位(n＝1至10)而获得的反转数据。图6B的右侧示出了关于反转数据的通过参考DC平衡变换表322b获得的8位数据。而且，在图6B中，如果在DC平衡变换表322b中不存在对应于反转数据的8位数据(如果不能进行反转变换)，则显示‘---’。
在图6B所示示例中，如果反转第1位(最低有效位)或第2位，则不能进行逆变换。因此，步骤S24的确定结果为‘否’。如果反转第3位，则存在对应于反转数据的8位数据(以十进制数‘244’表示)。因此，在步骤S24确定的结果为‘是’。但是，在步骤S25的差错检测处理中检测到了差错。
如果反转第4位，则获得对应于该反转数据的8位数据(以十进制数‘20’表示)，并且该数据与发送数据一致。因此，在步骤S25的差错检测处理中没有检测到差错。从而，通过反转第4位获得的数据被用作差错校正数据，并且将包括该8位数据的数据输出到存储器接口33作为从发送装置2发送的传送数据。
存储器接口33将该传送数据存储在存储器34中。而且，存储器接口33响应于来自外部的读取信号，输出存储在存储器34中的传送数据。
[第二示例实施例]
接下来，参考图7来描述本发明的第二示例实施例。第二示例实施例与第一示例实施例的不同之处在于，差错校正部分321c的处理内容不同，而其他处理内容和数据传送设备1的构造与第一示例实施例中的相同。
更具体地，在第一示例实施例中，如果没有获得这样的反转数据，即通过反转差错数据的每一位而获得的、可以对其进行逆变换、并且其中没有检测到差错的反转数据，则向发送装置2请求重新发送数据。但是，在第二示例实施例中，如果没有获得这种反转数据，即通过反转差错数据的每一位而获得的、可以对其进行逆变换的并且其中没有检测到差错的反转数据，则产生通过反转差错数据的多位获得的反转数据。然后，确定是否可以对通过反转多位获得的反转数据进行逆变换，以及是否基于差错检测码在差错检测处理中检测到差错。如果可以对该反转数据进行逆变换并且没有检测到差错，则将该反转数据输出为差错校正数据。
图7是示出根据第二示例实施例的由差错校正部分321c执行的差错校正处理的示例的流程图。由于该流程图中步骤S21至步骤S28的处理与在第一示例实施例中参考图4描述的相同，因此在此省略其描述。
根据第二示例实施例的差错校正部分321c在步骤S21至步骤S28中所示的第一确定处理之后执行步骤S30至步骤S38的第二确定处理。
在步骤S27，如果n＝10(步骤S27：是)，则差错校正部分321c使用2代替变量m，使用1代替变量n(步骤S30)，并且反转差错数据的第m位和第n位(步骤S31)。
接下来，差错校正部分321c确定是否可以对在步骤S31产生的反转数据进行逆变换(步骤S32)，并且确定是否基于差错检测码在差错检测处理中检测到了差错(步骤S33)。如果确定可以进行逆变换并且没有检测到差错(步骤S32：是，以及步骤S33：否)，则将该数据输出到存储器接口33作为从发送装置2接收到的发送数据(步骤S26)。
如果不能进行逆变换(步骤S32：否)或者如果在差错检测处理中检测到了差错(步骤S33：是)，则差错校正部分321c确定变量m是否等于10以及变量n是否等于9，即是否对差错数据的10位中的所有2位的组合(45种)都进行了步骤S32和步骤S33的确定(步骤S34)。如果没有获得这种反转数据，即通过反转每2位获得的、可以对其进行逆变换的并且其中没有检测到差错的反转数据(步骤S34：是)，则向发送装置2请求重新发送数据包(步骤S35)。
如果不是变量m等于10并且变量n等于9的情况(步骤S34：否)，则差错校正部分321c对变量n加1(步骤S36)。如果加1后变量n等于变量m(步骤S37：是)，则差错校正部分321c对变量m加1，并且用1代替变量n(步骤S38)。如上所述，变量m和n改变之后，重复执行从步骤S31开始的处理。
[其他示例实施例]
本发明不限于上述示例实施例，在不脱离本发明的范围的情况下，可以进行各种变型。
例如，在第一和第二示例实施例中，每次确定可以对反转数据进行逆变换时确定在差错检测处理中是否检测到差错。但是，可以存储通过反转差错数据的每1位或每2位获得的反转数据中可以进行逆变换的8位数据，并且在完成每个反转数据的逆变换之后，可以关于每个所存储的8位数据确定在差错检测处理中是否检测到差错。
此外，在第二示例实施例中，如果没有获得这种数据，即通过反转差错数据的每2位获得的、可以对其进行逆变换的并且没有差错的反转数据，则请求重新发送。但是，本发明不限于此。可以确定是否可以对通过反转3位获得的反转数据进行逆变换，并且确定在差错检测处理中是否检测到差错。
此外，在第一和第二示例实施例中，如果接收数据中不能进行逆变换的10位数据的数量为1(在步骤S11差错计数器为1时)，执行差错校正处理。但是，本发明不限于此。如果差错计数器指示2或更大，可以反转多个差错数据中的每一个差错数据的1位或多位，执行DC平衡逆变换，并且可以提取在差错检测处理中没有检测到差错的数据。
而且，在第一和第二示例实施例中，描述了由发送装置2执行8B/10B变换且由接收装置3执行8B/10B逆变换的情况。但是，本发明不限于此。例如，发送装置2可以根据预定程序来执行用于加密的变换处理，并且接收装置3可以根据对应于由发送装置2执行的加密程序的预定的解密程序执行逆变换处理。
而且，在第一和第二示例实施例中，通过程序来实现DC平衡逆变换部分、差错检测部分、以及差错校正部分的处理。但是，也可以通过诸如专用集成电路(ASIC)之类的硬件来实现相应处理。
此外，程序322a可以记录在非暂时计算机可读记录介质(诸如CD-ROM)中。
本发明的上述示例实施例的描述仅用于说明和描述的目的，而不是为了穷尽本发明或将其限制于所公开的特定形式。显然，许多变型和改变对本领域技术人员来说是显而易见的。实施例的选择和描述是为了说明本发明的原理及其实际应用，从而使本领域技术人员能够理解本发明的各种实施例以及适用于特定用途的各种变型。本发明的范围由所附权利要求及其等价物限定。

Claims (5)

1.一种数据接收装置，包括：
接收单元，其根据预定的第一程序接收通过对包括多个位的传送数据和用于所述传送数据的差错检测的差错检测码的数据进行变换所获得的变换数据；
逆变换单元，其根据预定的第二程序对由所述接收单元接收到的变换数据执行逆变换；以及
差错校正单元，其中，
如果所述逆变换单元不能对所述变换数据执行逆变换，如果所述逆变换单元能够对通过使所述变换数据的一部分位反转而获得的反转数据执行逆变换，以及如果基于所述差错检测码在通过对所述反转数据执行逆变换所获得的数据中没有检测到差错，则所述差错校正单元通过对所述反转数据执行逆变换来执行差错校正。
2.根据权利要求1所述的数据接收装置，其中，
所述逆变换单元以多位的数据单位对由数据接收部分接收到的所述变换数据执行逆变换，
所述差错校正单元通过对逆变换单元不能进行逆变换的数据单位的多个位中的一部分进行反转来产生所述反转数据，以及
如果所述逆变换单元可以对所述反转数据执行逆变换并且如果基于所述差错检测码在通过对所述反转数据执行逆变换所获得的数据中没有检测到差错，则所述差错校正单元通过对所述反转数据执行逆变换来执行差错校正。
3.根据权利要求2所述的数据接收装置，其中，
所述差错校正单元通过对所述逆变换单元不能执行逆变换的数据单位的多个位中的每一位执行反转来产生所述反转数据，
所述差错校正单元执行第一确定处理，以确定所述逆变换单元是否可以对有一位被反转的每个反转数据执行逆变换，以及确定在通过对有一位被反转的每个反转数据执行逆变换所获得的数据中是否没有检测到差错，以及
如果在所述第一确定处理中没有获得逆变换单元可以对其执行逆变换、并且在通过对其执行逆变换所获得的数据中没有检测到差错的数据单位，则所述差错校正单元通过对不能由所述逆变换单元执行逆变换的数据单位的两位或更多位进行反转来产生反转数据，以及执行第二确定处理，以确定所述逆变换单元是否可以有两位或更多位被反转的数据单位执行逆变换，以及确定在通过对有两位或多位被反转的数据单位执行逆变换所获得的数据中是否没有检测到差错。
4.一种数据传送设备，包括：
权利要求1至3中任一项的数据接收装置；以及
发送装置，其根据预定的第一程序产生包括多个位的传送数据、和用于所述传送数据的差错检测的差错检测码的数据，其中，所述发送装置发送对所产生数据进行变换所获得的变换数据。
5.一种数据接收方法，包括：
根据预定的第一程序接收通过对包括多个位的传送数据、和用于所述传送数据的差错检测的差错检测码的数据进行变换所获得的变换数据；
根据预定的第二程序对所接收到的变换数据执行逆变换；以及
如果不能对所述变换数据执行逆变换、如果能够对通过对所述变换数据的一部分位进行反转而获得的反转数据执行逆变换、以及如果基于差错检测码在通过对所述反转数据执行逆变换所获得的数据中没有检测到差错，则通过对所述反转数据执行逆变换来执行差错校正。
CN2011101657799A 2010-12-07 2011-06-16 数据接收装置、数据传送设备以及数据接收方法 Pending CN102571267A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010272420A JP2012124642A (ja) 2010-12-07 2010-12-07 受信装置、データ転送装置、及びプログラム
JP2010-272420 2010-12-07

Publications (1)

Publication Number Publication Date
CN102571267A true CN102571267A (zh) 2012-07-11

Family

ID=46163417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101657799A Pending CN102571267A (zh) 2010-12-07 2011-06-16 数据接收装置、数据传送设备以及数据接收方法

Country Status (3)

Country Link
US (1) US8750423B2 (zh)
JP (1) JP2012124642A (zh)
CN (1) CN102571267A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103297185A (zh) * 2012-02-28 2013-09-11 富士施乐株式会社 发送和接收系统及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9967476B2 (en) 2014-10-17 2018-05-08 Ross Video Limited Parallel video effects, mix trees, and related methods
US20160112723A1 (en) * 2014-10-17 2016-04-21 Ross Video Limited Transfer of video and related data over serial data interface (sdi) links

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197334A (zh) * 1997-04-23 1998-10-28 三菱电机株式会社 纠错译码装置及纠错译码方式
JP2001186108A (ja) * 1999-12-22 2001-07-06 Nec Corp 通信端末
CN1449132A (zh) * 2002-03-28 2003-10-15 日本电气株式会社 使用普通网络分组发送多个8b/10b位流的多路传输系统
US7802167B1 (en) * 2006-02-08 2010-09-21 Pmc-Sierra Us, Inc. Apparatus and method for detecting extended error bursts

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4434459A (en) * 1980-04-25 1984-02-28 Data General Corporation Data processing system having instruction responsive apparatus for both a basic and an extended instruction set
JP3279624B2 (ja) * 1992-02-13 2002-04-30 富士通株式会社 Ｃｒｃ演算に基づく１ビット誤り訂正回路
US5387911A (en) * 1992-02-21 1995-02-07 Gleichert; Marc C. Method and apparatus for transmitting and receiving both 8B/10B code and 10B/12B code in a switchable 8B/10B transmitter and receiver
JP2715900B2 (ja) 1994-03-30 1998-02-18 日本電気株式会社 並列データ伝送装置
JPH08251143A (ja) 1995-03-09 1996-09-27 Fujitsu Ltd ブロック符号の復号装置
JP3263706B2 (ja) 1995-09-29 2002-03-11 株式会社エヌ・ティ・ティ・ドコモ 誤り訂正復号方法
JPH1013251A (ja) 1996-06-25 1998-01-16 Saitama Nippon Denki Kk 符号誤り訂正回路
JPH1022839A (ja) * 1996-07-02 1998-01-23 Saitama Nippon Denki Kk 軟判定誤り訂正復号方法
JPH11298335A (ja) * 1998-04-06 1999-10-29 Casio Comput Co Ltd 誤り訂正回路
JP2000092033A (ja) * 1998-09-14 2000-03-31 Nec Corp 高速データ送受信方式
JP3269035B2 (ja) * 1998-11-27 2002-03-25 株式会社ワイ・アール・ピー移動通信基盤技術研究所 復号装置
US6389572B1 (en) * 1999-05-28 2002-05-14 Palm, Inc. Method of extracting bits from modulated waveforms
US6956852B1 (en) * 1999-06-25 2005-10-18 Cisco Technology Inc. Multi-function high-speed network interface
JP3839215B2 (ja) * 2000-03-14 2006-11-01 株式会社日立製作所 誤り検出・訂正方法、計算機システムの主記憶制御装置、及び計算機システム
US20030016758A1 (en) * 2001-07-05 2003-01-23 David Wu Universal interface to external transceiver
JP2003204363A (ja) 2002-01-04 2003-07-18 Hitachi Ltd シリアル伝送方式
US20030235298A1 (en) * 2002-06-25 2003-12-25 Bedros Hanounik Shifting an encryption key in either a first or second direction via a uni-directional shifting unit
JP2004147041A (ja) * 2002-10-24 2004-05-20 Mitsubishi Electric Corp 検出回路及び復号回路
US8385188B2 (en) * 2002-10-29 2013-02-26 Broadcom Corporation Multi-port, gigabit serdes transceiver capable of automatic fail switchover
US7103830B1 (en) * 2002-12-18 2006-09-05 Applied Micro Circuits Corporation DC balanced error correction coding
US7047475B2 (en) * 2003-02-04 2006-05-16 Hewlett-Packard Development Company, L.P. CRC encoding scheme for conveying status information
EP1737174B1 (en) * 2004-04-16 2015-05-27 Thine Electronics, Inc. Transmitter circuit, receiver circuit, data transmitting method and system
US7183797B2 (en) * 2004-10-29 2007-02-27 Altera Corporation Next generation 8B10B architecture
FI117780B (fi) * 2005-03-15 2007-02-15 Elektrobit Testing Oy Menetelmä ja testausjärjestely 8B/10B-koodausta käyttävän laitteen testaamiseksi sekä 8B/10B-kooderi ja -dekooderi
JP4612864B2 (ja) * 2005-05-19 2011-01-12 キヤノン株式会社 通信装置、当該装置における受信方法、コーデック、デコーダ、通信モジュール、通信部及びデコード方法
US8867683B2 (en) * 2006-01-27 2014-10-21 Ati Technologies Ulc Receiver and method for synchronizing and aligning serial streams
JP2007207325A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 誤り訂正処理装置及び誤り訂正処理方法
JP4684185B2 (ja) * 2006-08-15 2011-05-18 富士通株式会社 通信システム
WO2008040393A1 (en) * 2006-10-05 2008-04-10 Freescale Semiconductor, Inc. Error correction apparatus, method of correcting an error and method of generating error location data
JP5233165B2 (ja) 2007-05-24 2013-07-10 富士ゼロックス株式会社 データ伝送装置
US8103942B2 (en) 2007-05-24 2012-01-24 Fuji Xerox Co., Ltd. Data transmission apparatus, data transmission device, data reception device and data transmission system
US8199772B2 (en) * 2008-06-25 2012-06-12 Ciena Corporation Systems and methods for synchronous generic framing protocol mapping
WO2010027136A1 (en) * 2008-09-03 2010-03-11 Lg Electronics Inc. Realy station and method of operating the same
JP2010225239A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体集積回路およびメモリの機能検証方法
US8514955B2 (en) * 2009-03-24 2013-08-20 Megachips Corporation Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data
JP2011052987A (ja) * 2009-08-31 2011-03-17 Casio Computer Co Ltd 測位データ受信機、エラー訂正装置およびプログラム
US8432729B2 (en) * 2010-04-13 2013-04-30 Mosaid Technologies Incorporated Phase-change memory with multiple polarity bits having enhanced endurance and error tolerance
US8291254B2 (en) * 2010-06-22 2012-10-16 Texas Instruments Incorporated High speed digital bit stream automatic rate sense detection
JP5982869B2 (ja) * 2012-02-28 2016-08-31 富士ゼロックス株式会社 送受信システム及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197334A (zh) * 1997-04-23 1998-10-28 三菱电机株式会社 纠错译码装置及纠错译码方式
JP2001186108A (ja) * 1999-12-22 2001-07-06 Nec Corp 通信端末
CN1449132A (zh) * 2002-03-28 2003-10-15 日本电气株式会社 使用普通网络分组发送多个8b/10b位流的多路传输系统
US7802167B1 (en) * 2006-02-08 2010-09-21 Pmc-Sierra Us, Inc. Apparatus and method for detecting extended error bursts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103297185A (zh) * 2012-02-28 2013-09-11 富士施乐株式会社 发送和接收系统及方法

Also Published As

Publication number Publication date
JP2012124642A (ja) 2012-06-28
US8750423B2 (en) 2014-06-10
US20120144257A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
CN101080875B (zh) 纠错方法以及装置
US8582603B2 (en) Method and apparatus for configuring protocol header in wireless communication system
JP6846572B2 (ja) 符号化方法及び装置
US10396921B2 (en) Multi-lane synchronization method, synchronization apparatus and system, and computer storage medium
CN111064545B (zh) 基于fpga实现具有spw接口的专网地检装置及方法
US8397140B2 (en) Error correction coding for recovering multiple packets in a group view of limited bandwidth
WO2018171641A1 (zh) 网络管理信息的收发方法、装置、发送设备和接收设备
US9819363B2 (en) Decoding device and method, information transmission system, and non-transitory computer readable medium
CN102571267A (zh) 数据接收装置、数据传送设备以及数据接收方法
CN102752081B (zh) 一种高速以太网中并行循环冗余校验方法及装置
CN103152652B (zh) 一种基于柯西rs编码的视频帧数据网络传输方法
KR101743779B1 (ko) 매체 접근 제어 프로토콜 데이터 유닛에 제어정보를 인코딩 및 디코딩하는 장치 및 방법
US20080301537A1 (en) Packet transmission device and packet transmission method
KR101110625B1 (ko) 전송 데이터의 무결성 검사 방법 및 수단
CN104144044B (zh) 一种多设备透明harq的处理方法
CN111225077B (zh) 物联网设备配网方法、装置和系统
CN1119884C (zh) 高速数据传输中的差错检测方法
EP2852082A1 (en) Information sending method and device
CN106789440B (zh) 一种ip包包头检测方法及装置
WO2018077417A1 (en) Sequence numbers in multiple protocol layered mobile communication
KR20170142398A (ko) 게이트웨이 및 이의 구동 방법
CN102571268B (zh) 接收设备和数据传输设备
JP4581925B2 (ja) データ転送装置およびデータ転送方法
CN107294878A (zh) 数据传输方法、系统及相关设备
US20150220384A1 (en) Information processing apparatus, information processing system, and failure detection method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120711