CN1449132A - 使用普通网络分组发送多个8b/10b位流的多路传输系统 - Google Patents
使用普通网络分组发送多个8b/10b位流的多路传输系统 Download PDFInfo
- Publication number
- CN1449132A CN1449132A CN03108406.0A CN03108406A CN1449132A CN 1449132 A CN1449132 A CN 1449132A CN 03108406 A CN03108406 A CN 03108406A CN 1449132 A CN1449132 A CN 1449132A
- Authority
- CN
- China
- Prior art keywords
- piece
- byte data
- data
- bit
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 49
- 230000009466 transformation Effects 0.000 claims description 38
- 241001269238 Data Species 0.000 claims description 18
- 239000000835 fiber Substances 0.000 claims description 11
- 238000003780 insertion Methods 0.000 claims description 9
- 230000037431 insertion Effects 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000013011 mating Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910002056 binary alloy Inorganic materials 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000009432 framing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明提供了一种多路传输系统，该多路传输系统使用普通网络分组来发送多个8B/10B位流。多路复用转换器对多个8B/10B位流进行8B/10B解码，进行64B/65B编码，然后进行复用，附加7位CRC，然后附加必要开销以构成分组，最后在分组发送路径上发送这些分组。解多路复用转换器从已从分组发送路径收到的分组中除去开销，使用CRC来检测比特误码，进行64B/65B解码、速度调整和8B/10B编码，以恢复成原始8B/10B位流，并把8B/10B位流发送到各自信道。
Description
技术领域
本发明涉及一种多路传输系统，该多路传输系统由多路复用转换器和解多路复用转换器构成，该多路复用转换器用于使多个8B/10B位流复用并变换为分组数据，该解多路复用转换器用于使8B/10B位流与已由多路复用转换器复用的分组数据分离和恢复。
背景技术
近年，正使用光纤信道作为用于在外部存储装置之间以及在存储装置和计算机之间形成连接的接口。这种光纤信道是一种高速数据通信技术，该技术已由美国国家标准协会(ANSI：American NationalStandards Institute)实现标准化，并且由于其在削减成本和提供实时网络环境方面的潜力而受到普遍关注。
在这些光纤信道的物理层上采用8B/10B块编码。有关8B/10B块编码的详情在ANSI X3.230中作了说明。除了光纤信道以外，使用8B/10B块编码的协议还包括：SBCON(ANSI X3.296)，千兆位以太网(IEEE 802.3)，以及DVB-ASI(ETSI(CENELEC)EN 50083-9)。
在8B/10B块编码中，根据规定的编码规则，把以8位为单位的各8位数据变换为10位码。原始8位被称为字节，字节被变换的10位码被称为字符。在本说明书中，前者被称为8B字节，后者被称为10B字符。
根据8B/10B编码规则，相同码在10B字符信号中不会重复六次以上。并且，在8B/10B编码规则中，针对各8B字节，确定具有互反数(reciprocal)为“0”和“1”的两个10B字符。这两个10B字符中的一个字符是根据前一10B字符中的数“0”和“1”来选择的。因此在10B字符信号中出现的大量变化点有助于在接收端提取时钟和数据。
8B/10B块码的10B字符被定义成能表示256种类型的数据码和12种类型的控制码。数据码通常用Dxx.y来表示，控制码用Kxx.y来表示。各数据码均与用八位表示的256个8B字节中的一个字节对应。未用作数据码的十位集被指配给控制码。控制码用于发送诸如字符同步模式和链路中断那样的控制信息。8B/10B块编码可实现数据的透明传输以及各种控制信息的传输。
当发送由进行过该8B/10B编码的数据构成的多个8B/10B位流时，现有技术采用这种方案，即：使用独立线路来分别发送多个8B/10B位流。
除了正常分组网络以外，该方案还需要线路来发送8B/10B位流。所需线路数量取决于8B/10B位流数量，并且线路数量随着设备的对应增加而增加。
发明内容
本发明的目的是提供一种无需专用线路就能使用正常网络分组来发送多个8B/10B位流的装置。
为了实现上述目的，本发明的多路传输系统由多路复用转换器和解多路复用转换器构成。多路复用转换器把作为串行信号的多个8B/10B位流中的各项变换为10位并行信号，以生成码字；对这些码字中的各项进行8B/10B解码，以生成9位字节数据，并对这些字节数据进行64B/65B编码，以生成65位65B块。然后，在针对该多个65B块进行速度变换之后，多路复用转换器使这些块多路复用，以生成单个65B块，并针对该65B块计算7位CRC。最后，多路复用转换器把该CRC附加给65B块，以生成72B块，对每个固定数量的72B块附加必要开销以构成分组，并把这些分组发送到分组传输路径。
具体地说，该多路复用转换器包括：多个解串器，多个8B/10B解码器，多个64B/65B编码器，多个速度变换存储器，信道多路复用器，CRC运算单元，分组生成器，以及分组发送器。
多个解串器把作为串行信号的多个8B/10B位流中的每个变换为各个10位并行信号，并提供所生成的输出作为码字。多个8B/10B解码器对来自多个解串器的码字进行解码，并提供结果作为9位字节数据。
多个64B/65B编码器对来自多个8B/10B解码器的字节数据进行64B/65B编码，并提供所生成的输出作为65位65B块。多个速度变换存储器首先存储来自多个64B/65B编码器的各个65B块，并且一旦收到读出请求，就在存储65B块的情况下顺次提供所存储的65B块，并在未存储65B块的情况下，提供包含用于填补带宽差的控制码的65B块。
信道多路复用器使从多个速度变换存储器提供的多个信道的65B块复用，以生成一个65B块，并提供结果作为输出。CRC运算单元针对来自信道多路复用器的65B块计算7位CRC，把该CRC附加给来自信道多路复用器的65B块，并提供结果作为72B块。
分组生成器把必要开销附加给来自CRC运算单元的固定数量的72B块以构成分组，并向速度变换存储器发出读出请求。分组发送器对分组发送路径的物理介质和链路进行控制，并把已由分组生成器生成的分组发送到分组发送路径。
解多路复用转换器从已从分组发送路径收到的分组中除去开销以提取72B块，使用已附加给这些72B块的CRC来检测比特误码，然后对通过从上述72B块中除去CRC而获得的65B块进行64B/65B解码，以获得字节数据。然后，解多路复用转换器根据信道编号来分配这些字节数据，以生成与多个信道中的各信道对应的多项字节数据，判定该多项字节数据是否与用于填补带宽差的控制码匹配，并当出现匹配时，除去字节数据。然后，解多路复用转换器通过除去可在不产生协议问题的情况下除去的字节数据或者插入可在不产生协议问题的情况下插入的字节数据来调整该多个字节数据的速度，对已进行了速度调整的字节数据进行8B/10B编码，以生成码字，对这些码字中的各项进行串行变换，然后把结果作为8B/10B位流提供给各信道。
具体地说，解多路复用转换器包括：分组接收器；72B块提取器；CRC检测器；64B/65B解码器；信道分离器，用于提供输出作为多项字节数据；多个PAD除去单元；多个空闲除去单元；多个速度变换存储器；多个空闲插入单元；多个8B/10B编码器；以及多个串行器。
分组接收器对分组发送路径的链路和物理介质进行控制，并接收来自分组发送路径的分组。72B块提取器从已由分组接收器收到的分组中除去开销以提取72B块，并提供这些72B块以及作为这些72B块所属信道编号的信道编号。
CRC检测器使用附加给来自72B块提取器的72B块的CRC来检测比特误码，然后提供通过从72B块除去CRC而获得的65B块以及作为这些65B块所属信道编号的信道编号作为输出。
64B/65B解码器对来自CRC检测器的65B块进行64B/65B解码，以提供字节数据和信道编号。信道分离器根据信道编号对来自64B/65B解码器的字节数据进行分配，并提供结果作为与多个信道对应的多项字节数据。
多个PAD除去单元判定来自信道分离器的多项字节数据是否与用于填补带宽差的控制码匹配，并当出现匹配时，除去匹配字节数据。当从外部通知的数据存储量超过预定阈值时，多个空闲除去单元除去不会因除去而产生协议问题的字节数据，并提供剩余字节数据作为输出。
多个速度变换存储器首先存储来自空闲除去单元的各项字节数据，并且一旦收到读出请求，就顺次提供所存储的字节数据作为输出，并把当前数据存储量通知给上述空闲除去单元。当来自速度变换存储器的数据存储量低于预定阈值时，多个空闲插入单元把不会因插入而产生协议问题的字节数据插入来自速度变换存储器的字节数据，并且当插入这些字节数据时，停止向速度变换存储器发出读出请求。
多个8B/10B编码器对来自空闲插入单元的字节数据进行8B/10B编码，以生成码字。多个串行器对来自多个8B/10B编码器的码字进行串行变换，并把结果作为8B/10B位流提供给每个信道。
本发明的多路传输系统把多个8B/10B位流变换为可在分组网络上发送的格式，这样，通过构成单一分组网络，可除正常分组发送服务之外，还可提供8B/10B位流发送服务。因此，本发明可使网络线路和设备得到共享，从而提高这些线路和设备的使用效率。此外，使多个8B/10B位流在单一线路上复用，可减少为发送多个8B/10B位流所需的线路和设备。最后，在不使8B/10B位流的宿主(host)层端接的情况下在码字级进行发送，可使8B/10B位流实现透明发送。
通过参照示出本发明例子的附图并结合以下说明，将会了解本发明的上述和其他目的、特点和优点。
附图说明
图1是根据本发明第一实施例的多路传输系统的构成的方框图；
图2是示出图1中的多路复用转换器1的构成的方框图；
图3是示出图1中的解多路复用转换器2的构成的方框图；
图4示出了用于把码字变换为9位数据的变换表的示例；
图5示出了64B/65B编码的示例；
图6示出了由多路复用转换器生成的分组的构造；
图7示出了除去空闲数据的示例；以及
图8示出了插入空闲数据的示例。
具体实施方式
首先参照图1，图1示出了根据本发明第一实施例的多路传输系统。如图1所示，本实施例的多路传输系统由多路复用转换器1和解多路复用转换器2构成，该多路复用转换器1和解多路复用转换器2通过分组发送路径4连接在一起。
多路复用转换器1通过使在N个信道31-3N(N等于或大于1)上流动的8B/10B位流多路复用来构成分组，并把这些分组作为输出提供给分组发送路径4。解多路复用转换器2从其从对应分组发送路径4接收的分组中再生8B/10B位流61-6N，并把这些位流中的每个提供给N个对应信道31-3N。
在本实施例中，假定信道31-3N的类型和速度全部相同。此外，假定分组发送路径4恒定能够提供必要带宽，无论被发送分组的内容如何。
现参照图2，以下将对图1所示的多路复用转换器1的构成详情进行说明。如图2所示，多路复用转换器1包括：解串器101-10N，8B/10B解码器111-11N，64B/65B编码器121-12N，速度变换存储器131-13N，信道多路复用器14，CRC(循环冗余码：Cyclic Redundancy Code)运算单元15，分组生成器16，以及分组发送器17。
解串器10X(1≤X≤N)把作为串行信号的8B/10B位流5X变换为10位并行信号，并提供码字30X作为输出。8B/10B解码器11X(1≤X≤N)对码字30X进行8B/10B解码，并提供9位字节数据31X作为输出。字节数据31X的最高有效位表示字节数据类型，该位在表示数据码(Dx，y)时为“0”，在表示控制码(例如，Kx，y)时为“1”。9位的低8位收容256种类型的数据码或者14种类型的控制码。64B/65B编码器12X(1≤X≤N)对字节数据31X进行64B/65B编码，并提供结果作为65位65B块32X。
速度变换存储器13X(1≤X≤N)是FIFO(先进/先出)存储器，用于从信道3X的时钟到分组发送路径4的时钟进行速度变换。把65B块32X写入速度变换存储器13X。然后，如果从分组生成器16发出读出请求36X，则从速度变换存储器13X读出65B块33X。然而，当速度变换存储器13X变空时，提供包含用于填补带宽差的控制码“65B_PAD”的65B块33X作为输出。
实际上，速度变换存储器13X首先存储来自64B/65B编码器12X的65B块，并且一旦收到作为输入的读出请求36X，就在存储65B块的情况下顺次提供所存储的65B块作为输出，并在未存储65B块的情况下提供包含控制码“65B_PAD”的65B块作为输出。
信道复用器14多路复用65B块331-33N，并提供结果作为65B块34。CRC运算单元15针对65B块34计算7位CRC，并把该CRC附加给65B块34的末尾，以生成72B块35。分组生成器16把必要开销(例如，首部)增加给固定数量的72B块35，以构成分组37。分组生成器16还向速度变换存储器13X(1≤X≤N)发出读出请求36X。分组发送器17对分组发送路径4的链路和物理介质进行控制，并把分组37分送到分组发送路径4。
以下将参照图3，对图1中的解多路复用转换器2的构成详情进行说明。
如图3所示，解多路复用转换器2包括：分组接收器50，72B块提取器51，CRC检测器52，64B/65B解码器53，信道分离器54，PAD除去单元551-55N，空闲除去单元561-56N，速度变换存储器571-57N，空闲插入单元581-58N，8B/10B编码器591-59N，以及串行器601-60N。
分组接收器50对分组发送路径4的链路和物理介质进行控制，并接收来自分组发送路径4的分组70。72B块提取器51从分组70中除去开销，以提取72B块71。72B块提取器51还提供表示72B块71属于信道31-3N中哪个信道的信道编号72。CRC检测器52使用附加给72B块71的CRC来检测比特误码。此时也可进行误码纠错。CRC检测器52的输出是65B块73和信道编号74。信道编号74是65B块73所属信道31-3N的编号。
64B/65B解码器53对65B块73进行64B/65B解码，并提供字节数据75和信道编号76作为输出。信道编号76是字节数据75所属信道31-3N的编号。信道分离器54根据信道编号76来分配字节数据75，并提供输出的字节数据771-77N。PAD除去单元55X(1≤X≤N)判定字节数据77X是否与控制码“65B_PAD”匹配，如果出现匹配，则除去字节数据。PAD除去单元55X的输出是字节数据78X。
空闲除去单元56X(1≤X≤N)除去不会因除去而产生协议问题的字节数据78X。然而，只有在数据存储量80X超过阈值时才进行该除去。这里，数据存储量80X是在速度变换存储器57X内存储的字节数据项数量。不能除去的字节数据78X作为字节数据79X被提供。
速度变换存储器57X(1≤X≤N)是FIFO存储器，用于从分组发送路径4侧的时钟到信道3X侧的时钟进行速度变换。首先把字节数据79X写入速度变换存储器57X。当发出读出请求82X时，读出字节数据81X。最后，速度变换存储器57X把数据存储量80X提供给空闲除去单元56X和空闲插入单元58X。
本质上，速度变换存储器57X首先存储来自空闲除去单元56X的字节数据，并且一旦收到来自空闲插入单元58X的读出请求82X，就依次提供所存储的字节数据。空闲插入单元58X(1≤X≤N)把不会因插入而产生协议问题的字节数据插入字节数据83X。只要数据存储量80X低于阈值，就进行该插入。在插入期间，停止发出读出请求82X，并防止从速度变换存储器57X读出字节数据81X。当未进行该插入处理时，空闲插入单元58X发出读出请求82X，并且提供从速度变换存储器57X读出的字节数据81X作为字节数据83X。
8B/10B编码器59X(1≤X≤N)对字节数据83X进行8B/10B编码，以生成码字84X。串行器60X(1≤X≤N)对来自8B/10B编码器59X的码字84X进行串行变换，并把结果作为8B/10B位流6X提供给信道3X。
以下将参照附图，对本实施例的多路传输系统的操作详情进行说明。
首先参照图2，对多路复用转换器1的操作进行说明。
8B/10B位流5X(1≤X≤N)作为输入被施加给解串器10X，并以10位为单位被并行展开(parallel-developed)。这里，单位为10位的边界是通过被称为逗号(comma)的特定位模式来识别的。并行展开的10位数据为码字30X，并被发送到8B/10B解码器11X。
在8B/10B解码器11X进行8B/10B解码之后，根据图4所示的表把码字30X(1≤X≤N)变换为9位字节数据31X。图4取自GFP(类属成帧过程：Generic Framing Procedure)标准(ITU-T G.7041)，但是只要在码字和字节数据之间建立一一对应，就可采用除图4所示关系以外的任何关系。当码字30X不能进行8B/10B解码时，提供表示非法码字的控制码“10B_ERR”作为输出。控制码“10B_ERR”用于把8B/10B解码误码通知给解多路复用转换器2。
在64B/65B编码器12X把字节数据31X(1≤X≤N)编码成65B块32X。该编码是在GFP标准中建立的，并被称为“64B/65B编码”。
以下将采用实例对64B/65B编码进行说明。64B/65B编码是把8字节数据编码成65位65B块的方法。首先，关于65B块的构造，65B块的第一位是标志位，该位只有当所有收到的8字节数据都是数据码时才为“0”。从65B块的第二位到第65位的64位区域被划分成8个八位字节。为方便起见，从65B块的第二位到第九位的8位是第一八位字节，第十位到第17位是第二八位字节，依此类推。所收到的8字节数据被存储在各个八位字节内。然而，8字节数据的接收顺序不必与第一到第八八位字节的排列匹配。表示控制码的字节数据是从第一八位字节开始按顺序存储的，与输入顺序无关。
存储数据码的八位字节收容低八位字节数据。将存储的控制码的八位字节进一步划分成三个区域，第一区域是位于八位字节第一位的最后控制字符(Last Control Character)。如果控制码被存储在下一八位字节内，则最后控制字符是“1”；当数据码被存储在下一八位字节内时，或者当当前八位字节是最后八位字节(第八八位字节)时，最后控制字符是“0”。第二区域是控制字符定位符(Control CharacterLocator)，并被指配给从该八位字节的第二位到第四位的三位。控制字符定位符表示在该八位字节内存储的控制码的原始位置。原始位置是按照所收到的8字节数据的时序顺序，用从0开始的数值来表示的。例如，如果控制字符定位符是“6”，则在64B/65B编码之前，控制码位于8字节数据中的第七字节数据。第三区域是控制字符指示符(Control Character Indicator)，并被指配给从八位字节的第五位到第八位的四位。控制字符指示符收容在该八位字节内存储的低位四位字节数据。
现参照图5，对64B/65B编码的实例进行检验。在本例中，我们将对把时序的8字节数据编码成65B块的处理进行说明：
第一字节数据＝010010101
(二进制数，数据码D21.4)
第二字节数据＝010110101
(二进制数，数据码D21.5)
第三字节数据＝010110101
(二进制数，数据码D21.5)
第四字节数据＝100000101
(二进制数，控制码K28.5)
第五字节数据＝010010101
(二进制数，数据码D21.4)
第六字节数据＝001001010
(二进制数，数据码D10.2)
第七字节数据＝001001010
(二进制数，数据码D10.2)
第八字节数据＝100000101
(二进制数，控制码K28.5)
首先确定八位字节和各字节数据之间的对应。如上所述，表示控制码的字节数据是从第一八位字节开始按顺序被存储的，从而生成以下对应：
第一八位字节与第四字节数据对应(控制码)
第二八位字节与第八字节数据对应(控制码)
第三八位字节与第一字节数据对应(数据码)
第四八位字节与第二字节数据对应(数据码)
第五八位字节与第三字节数据对应(数据码)
第六八位字节与第五字节数据对应(数据码)
第七八位字节与第六字节数据对应(数据码)
第八八位字节与第七字节数据对应(数据码)
然后，求出65B块的标志位。由于控制码被包含在8字节数据内，因而标志位是1。然后，求出存储控制码的八位字节的最后控制字符、控制字符定位符和控制字符指示符。根据这些项中的各项的定义，这些值为：
第一八位字节，最后控制字符＝ 1
第二八位字节，最后控制字符＝ 0
第一八位字节，控制字符定位符＝3
第二八位字节，控制字符定位符＝7
第一八位字节，控制字符指示符＝0101(二进制)
第二八位字节，控制字符指示符＝0101(二进制)
这样，64B/65B编码完成，所获得的65B块为：
1 10110101 01110101 10010101 10110101 10110101 1001010101001010 01001010(二进制)
65B块32X(1≤X≤N)被写入速度变换存储器13X。如果未发出读出请求36X，则使65B块33X的所有位都为“0”。另一方面，如果发出读出请求36X，则从速度变换存储器13X读出65B块33X，此时，如果速度变换存储器13X变空，则提供包含八个控制码“65B_PAD”的65B块33X作为输出。以后，该65B块被称为“填充块(padding block)”。将填充块插入用于吸收在信道31-3N的总速度和分组发送路径4的带宽之间的差。也就是说，所插入的填充块的数量等于“(分组发送路径4的带宽)-(信道31-3N的总速度)”。填充块的位模式如下：
1 10001101 10011101 10101101 10111101 11001101 1101110111101101 01111101(二进制)
然后，65B块33X(1≤X≤N)由信道多路复用器14进行复用，并作为65B块34被提供。信道复用是通过取65B块33X(1≤X≤N)的逻辑和来实现的。这是因为两个或多个读出请求36X(1≤X≤N)不是同时生成的，并且因为在未发出读出请求36X的情况下，65B块33X的所有位都为“0”。
65B块34被发送到CRC运算单元15，其中，七位CRC被附加到这些块的末尾，并作为72B块35被提供。CRC生成多项式为“x7+x6+x5+x2+1”。此外，CRC运算寄存器的初始值为“0”。
在分组生成器16中，如图6所示，每次以一个信道为单位对72B块35进行时分复用，以构成分组37的有效负荷。然后把合适的首部和尾部附加在有效负荷的之前和之后，以生成可在分组发送路径4上发送的分组37。可在一个分组内收容的72B块的数量是“B×N”(B是自然数)。此外，B是固定数，它不随各分组而变化。此时，B必须满足以下关系式：
C×(H+G)/(80×P-72×C×N)≤B≤(M-H)/72/N
式中：
C＝8B/10B位流51-5N的最大速度，以bps为单位(不是合计，而是每信道速度)
P＝分组发送路径4的最小带宽，以bps为单位
H＝分组开销(首部和尾部)的长度，以位为单位
G＝分组之间的最小间隔，以位为单位
M＝分组最大长度，以位为单位
作为例子，当在一条千兆位以太网线路上复用和发送DVB-ASI×4信道时，我们将求出B值。
由于有四个信道31-3N，N＝4。
由于DVB-ASI的传送速度是270Mbps±100ppm，因而：
C＝270×1,000,000×1.0001＝270,027,000bps
由于千兆位以太网的带宽是1Gbps±100ppm，因而：
P＝1×1,000,000,000×0.9999＝999,900,000bps
此外，根据以太网标准：
H＝(目的地地址)+(源地址)+(长度/类型)+(帧校验序列)
＝48+48+16+32＝1.44位
G＝(帧间间隔)+(前同步)+(帧定界符的开始)
＝96+56+8＝160位
M＝1518×8＝12144位
根据这些值，B应满足的关系式为：
36.91＝B＝41.67
也就是说，B必须取37以上41以下的整数值。
以下将参照图3，对图1所示的解多路复用转换器2的操作详情进行说明。
在72B块提取器51中，从已从分组接收器50收到的分组70的有效负荷中取出72B块71。如图6所示，由于对有效负荷中的72B块进行固定的时分复用，因而可唯一建立72B块71和信道编号72之间的关系。
在CRC检测器52中，通过附加给72B块71的末尾的7位CRC来检测比特误码。此时可进行纠错。该能纠错的误码是任何一比特误码以及误码位由43位分离的所有两比特误码。在检错(纠错)之后，从72B块71中除去CRC，并且提供数据作为65B块73。
在64B/65B解码器53中，对65B块73进行64B/65B解码，并且把65B块73均变换为8字节数据75。在信道分离器54中，根据信道编号76把字节数据751-75N分配给每个信道。与控制码“65B_PAD”匹配的字节数据77X(1≤X≤N)在PAD除去单元55X被丢弃。剩余字节数据77X作为字节数据78X被提供。
然后在空闲除去单元56X(1≤X≤N)中判定是否可除去字节数据78X。该判定标准存在于信道3X的协议内。数据是这样除去的，即：作为除去结果，不会出现违反信道3X的协议的字节数据78X。
图7示出了空闲数据除去的示例。该图示出了除去光纤信道原始信号的一项空闲数据的情况。在光纤信道中，已确定的是，至少两项空闲数据必须直接存在于SOF(帧开始定界符)前面。也就是说，当三项或多项空闲数据直接存在于SOF前面时，可除去这些项中的一项，而不违反协议。
当数据存储量80X超过阈值时，除去已判定为可除去的字节数据78X。不能除去的字节数据78X作为字节数据79X被写入到速度变换存储器57X。必须除去字节数据的一个条件是这种情况，即：与解多路复用转换器2连接的信道3X的时钟比与多路复用转换器1连接的信道3X的时钟慢。如果在这种情况下未除去所有字节数据，则速度变换存储器57X的数据存储量80X继续增加，最后导致溢出。
在空闲插入单元58X(1≤X≤N)中，判定是否可把另一项字节数据直接插入在字节数据83X后面。该判定标准存在于信道83X的协议内。然而，字节数据是这样插入的，即：作为插入结果，不会出现违反信道3X的协议的字节数据83X。
图8示出了空闲数据插入的示例。在该图中，示出了这种情况，即：把一项以上的空闲数据直接插入在光纤信道中的两项空闲数据后面。由于上述原因，该操作不违反协议。
当数据存储量80X低于阈值时，把合适的字节数据直接插入在已判定为可插入的字节数据83X后面。必须插入字节数据的一个条件是这种情况，即：与解多路复用转换器2连接的信道3X的时钟比与多路复用转换器1连接的信道3X的时钟快。
然后，字节数据83X(1≤X≤N)由8B/10B编码器59X进行8B/10B编码，以成为10位码字84X。然而，当字节数据83X等同于控制码“10B_ERR”时，与8B/10B码不一致的10位模式代替了码字84X。这样，在信道3X前面连接的装置可对发生8B/10B码违反的事件进行检测。然后，码字84X(1≤X≤N)在串行器60X进行串行变换成为8B/10B位流6X，并被发送到信道3X。
在本实施例的多路传输系统中，8B/10B位流被变换为可在分组网络上发送的格式，从而只需构成单一分组网络，就可除普通分组发送服务之外，还可提供8B/10B位流发送服务。这样，可使网络的线路和设备得到共享，并可提高这些线路和设备的使用效率。此外，使多个8B/10B位流在单一线路上复用，可减少为发送多个8B/10B位流所需的线路和设备。并且，根据本实施例的多路传输系统，可在不使8B/10B位流的宿主层端接的情况下在码字级进行发送，因而可在保证8B/10B位流透明性的同时进行发送。
尽管以上采用具体情况对本发明的优选实施例作了说明，然而该说明仅为了说明性目的，并且应理解的是，可在不背离以下权利要求的精神或范围的情况下进行各种更改和变动。
Claims (8)
1.一种复用变换方法，用于使多个8B/10B位流复用并变换为分组数据；该方法包括以下步骤：
把作为串行信号的多个8B/10B位流中的每个变换为10位并行信号，以生成码字；
对这些码字中的每个进行8B/10B解码，以生成9位字节数据；
对这些字节数据项中的每个进行64B/65B编码，以生成65位65B块；
对这多个65B块进行速度变换，然后使这些65B块复用，以生成单个65B块；
针对这种65B块计算7位CRC；
把该CRC附加给所述65B块，以生成72B块；以及
附加各固定数量的72B块的必要开销以构成分组，并把这些分组发送到分组发送路径。
2.一种多路复用转换器，用于使多个8B/10B位流复用并变换为分组数据，其中，所述多路复用转换器包括：
多个解串器，用于把作为串行信号的多个8B/10B位流中的每个变换为每个10位并行信号，并提供所生成的输出作为码字；
多个8B/10B解码器，用于对来自所述多个解串器的码字进行8B/10B解码，并提供结果作为9位字节数据；
多个64B/65B编码器，用于对来自所述多个8B/10B解码器的字节数据进行64B/65B编码，并提供所生成的输出作为65位65B块；
多个速度变换存储器，用于首先存储来自所述多个64B/65B编码器的每个65B块，并且一旦收到读出请求，就在已存储65B块的情况下顺次提供所存储的65B块，并在未存储65B块的情况下提供包含用于填补带宽差的控制码的65B块；
信道多路复用器，用于使从所述多个速度变换存储器提供作为输出的多个信道的65B块复用以生成一个65B块，并提供结果作为输出；
CRC运算单元，用于针对来自所述信道复用器的65B块计算7位CRC，把该CRC附加给来自所述信道复用器的65B块，并提供结果作为72B块；
分组生成器，用于把必要开销附加给来自所述CRC运算单元的固定数量的72B块以构成分组，并向所述速度变换存储器发出读出请求；以及
分组发送器，用于对分组发送路径的物理介质和链路进行控制，并把已由所述分组生成器生成的分组发送到分组发送路径。
3.根据权利要求1所述的多路复用转换器，其中所述8B/10B位流是光纤信道信号。
4.根据权利要求2所述的多路复用转换器，其中所述8B/10B位流是光纤信道信号。
5.一种解复用变换方法，用于使8B/10B位流与已由多路复用转换器复用的分组数据分离和恢复；所述方法包括以下步骤：
从已从分组发送路径收到的分组中除去开销，以提取72B块；
使用附加给这些72B块的CRC来检测比特误码，然后对通过从所述72B块中除去CRC而获得的65B块进行64B/65B解码，以获得字节数据；
根据信道编号来分配这些字节数据，以生成与多个信道中的每个信道对应的多项字节数据；
判定该多项字节数据是否与用于填补带宽差的控制码匹配，并当出现匹配时，除去字节数据；
通过除去能在不产生协议问题的情况下除去的字节数据或者插入能在不产生协议问题的情况下插入的字节数据来调整所述多个字节数据的速度；
对已进行了速度调整的字节数据进行8B/10B编码，以生成码字；以及
对这些码字中的各项进行串行变换，然后把结果作为8B/10B位流提供给每个信道。
6.一种解多路复用转换器，用于使8B/10B位流与已由多路复用转换器复用的分组数据分离和恢复；所述解多路复用转换器包括：
分组接收器，用于对分组发送路径的链路和物理介质进行控制，并接收来自所述分组发送路径的分组；
72B块提取器，用于从已由所述分组接收器收到的分组中除去开销以提取72B块，并提供这些72B块以及作为这些72B块所属信道编号的信道编号作为输出；
CRC检测器，用于使用已附加给来自所述72B块提取器的72B块的CRC来检测比特误码，然后提供通过从72B块中除去CRC而获得的65B块以及作为这些65B块所属信道编号的信道编号作为输出；
64B/65B解码器，用于对来自所述CRC检测器的65B块进行64B/65B解码，并提供结果作为字节数据和信道编号；
信道分离器，用于根据信道编号对来自所述64B/65B解码器的字节数据进行分配，并提供结果作为与所述多个信道对应的多项字节数据；
多个PAD除去单元，用于判定来自所述信道分离器的多项字节数据是否与用于填补带宽差的控制码匹配，并当出现匹配时，除去匹配字节数据；
多个空闲除去单元，用于当从外部报告的数据存储量超过预定阈值时，除去不会因除去而产生协议问题的字节数据，并提供剩余字节数据作为输出；
多个速度变换存储器，用于首先存储来自所述空闲除去单元的各项字节数据，并且一旦收到读出请求，就顺次提供所存储的字节数据作为输出，并把当前数据存储量通知给所述空闲除去单元；
空闲插入单元，用于当来自所述速度变换存储器的数据存储量低于预定阈值时，把不会因插入而产生协议问题的字节数据插入来自所述速度变换存储器的字节数据，并且当插入这些字节数据时，停止向所述速度变换存储器发出读出请求；
多个8B/10B编码器，用于对来自所述空闲插入单元的字节数据进行8B/10B编码，以生成码字；以及
多个串行器，用于对来自所述多个8B/10B编码器的码字进行串行变换，并把结果作为8B/10B位流提供给每个信道。
7.根据权利要求5所述的解多路复用转换器，其中所述8B/10B位流是光纤信道信号。
8.根据权利要求6所述的解多路复用转换器，其中所述8B/10B位流是光纤信道信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002091670A JP3879836B2 (ja) | 2002-03-28 | 2002-03-28 | 多重変換装置、逆多重変換装置および多重伝送システム |
| JP091670/2002 | 2002-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1449132A true CN1449132A (zh) | 2003-10-15 |
| CN100353690C CN100353690C (zh) | 2007-12-05 |
Family
ID=28449603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031084060A Expired - Fee Related CN100353690C (zh) | 2002-03-28 | 2003-03-28 | 使用普通网络分组发送多个8b/10b位流的多路传输系统 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030185251A1 (zh) |
| JP (1) | JP3879836B2 (zh) |
| CN (1) | CN100353690C (zh) |
| CA (1) | CA2423056C (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1300971C (zh) * | 2004-01-16 | 2007-02-14 | 中国科学院计算技术研究所 | 基于双8b/10b编码器的16b/20b编码器逻辑实现方法 |
| CN1901674B (zh) * | 2005-06-24 | 2010-12-08 | 晶像股份有限公司 | 通过串行链路传输n比特视频数据的方法和系统 |
| CN102571268A (zh) * | 2010-12-07 | 2012-07-11 | 富士施乐株式会社 | 接收设备和数据传输设备 |
| CN102571267A (zh) * | 2010-12-07 | 2012-07-11 | 富士施乐株式会社 | 数据接收装置、数据传送设备以及数据接收方法 |
| CN103684691B (zh) * | 2013-12-05 | 2017-01-11 | 中国航空无线电电子研究所 | 一种同时支持fc协议8g和16g速率的通讯方法 |
| CN108183771A (zh) * | 2012-12-18 | 2018-06-19 | 华为技术有限公司 | 光网络系统中的数据处理方法、设备及系统 |
| CN111225301A (zh) * | 2019-12-27 | 2020-06-02 | 广州芯德通信科技股份有限公司 | 一种8b/10b编码与64b/66b编码互转的装置和方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7809021B2 (en) * | 2002-07-10 | 2010-10-05 | Solarflare Communications, Inc. | Communication system and encoding method having low overhead |
| US7782778B2 (en) * | 2002-12-24 | 2010-08-24 | Samir Satish Sheth | Apparatus and method for fibre channel distance extension embedded within an optical transport system |
| US7187650B2 (en) * | 2003-06-10 | 2007-03-06 | Cisco Technology, Inc. | Fibre channel frame-mode GFP with distributed delimiter |
| US20050047433A1 (en) * | 2003-06-17 | 2005-03-03 | Dmitri Rizer | Physical coding sublayer transcoding |
| US20050094635A1 (en) * | 2003-08-08 | 2005-05-05 | Hunt Mark A. | Ethernet SCSI simulator for control of shows |
| US8483246B2 (en) | 2003-08-12 | 2013-07-09 | Broadcom Corporation | Method and apparatus for multiplexing Ethernet channels |
| DE10354494B4 (de) * | 2003-11-21 | 2019-04-11 | Siemens Healthcare Gmbh | Verfahren zur Daten- und Signalübertragung zwischen unterschiedlichen Teileinheiten einer medizintechnischen Anlage |
| US7277031B1 (en) * | 2003-12-15 | 2007-10-02 | Marvell International Ltd. | 100Base-FX serializer/deserializer using 10000Base-X serializer/deserializer |
| US20050152372A1 (en) * | 2004-01-13 | 2005-07-14 | Sang-Ho Kim | System and method for performing transmission and reception operations based on broadcast/communication convergence |
| US7583599B1 (en) * | 2004-09-27 | 2009-09-01 | Intel Corporation | Transporting stream client signals via packet interface using GFP mapping |
| FI117780B (fi) * | 2005-03-15 | 2007-02-15 | Elektrobit Testing Oy | Menetelmä ja testausjärjestely 8B/10B-koodausta käyttävän laitteen testaamiseksi sekä 8B/10B-kooderi ja -dekooderi |
| US7487426B2 (en) * | 2005-10-17 | 2009-02-03 | Enigma Semiconductor, Inc. | 64b/66b coding apparatus and method |
| US7694204B2 (en) | 2006-03-09 | 2010-04-06 | Silicon Image, Inc. | Error detection in physical interfaces for point-to-point communications between integrated circuits |
| US8082474B2 (en) * | 2008-07-01 | 2011-12-20 | International Business Machines Corporation | Bit shadowing in a memory system |
| US8139430B2 (en) * | 2008-07-01 | 2012-03-20 | International Business Machines Corporation | Power-on initialization and test for a cascade interconnect memory system |
| US7895374B2 (en) * | 2008-07-01 | 2011-02-22 | International Business Machines Corporation | Dynamic segment sparing and repair in a memory system |
| US8201069B2 (en) * | 2008-07-01 | 2012-06-12 | International Business Machines Corporation | Cyclical redundancy code for use in a high-speed serial link |
| US8245105B2 (en) * | 2008-07-01 | 2012-08-14 | International Business Machines Corporation | Cascade interconnect memory system with enhanced reliability |
| US20100005335A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | Microprocessor interface with dynamic segment sparing and repair |
| US8234540B2 (en) * | 2008-07-01 | 2012-07-31 | International Business Machines Corporation | Error correcting code protected quasi-static bit communication on a high-speed bus |
| US8082475B2 (en) * | 2008-07-01 | 2011-12-20 | International Business Machines Corporation | Enhanced microprocessor interconnect with bit shadowing |
| US7979759B2 (en) * | 2009-01-08 | 2011-07-12 | International Business Machines Corporation | Test and bring-up of an enhanced cascade interconnect memory system |
| US20100180154A1 (en) * | 2009-01-13 | 2010-07-15 | International Business Machines Corporation | Built In Self-Test of Memory Stressor |
| US9043685B2 (en) * | 2010-02-05 | 2015-05-26 | Altera Canada Co. | Method and apparatus for error-correction in and processing of GFP-T superblocks |
| EP2829044A4 (en) * | 2012-03-23 | 2015-11-25 | Qualcomm Inc | MULTI-PORTS SERIES INTERFACE INDEPENDENT SUPPORT |
| WO2015199267A1 (ko) * | 2014-06-27 | 2015-12-30 | 주식회사 쏠리드시스템스 | 이더넷 기반의 통신 시스템 |
| WO2016172765A1 (en) * | 2015-04-30 | 2016-11-03 | Metamako Lp | A system for multiplexing a plurality of payloads and a method for multiplexing a plurality of payloads |
| JP7048310B2 (ja) * | 2016-12-28 | 2022-04-05 | 日本放送協会 | 送信装置、受信装置及びチップ |
| CN108155970A (zh) * | 2017-12-21 | 2018-06-12 | 中国电子科技集团公司第五十八研究所 | 一种抗干扰的高速串行接口及其实现方法 |
| CN113039761B (zh) * | 2019-07-14 | 2024-06-18 | 瓦伦斯半导体有限责任公司 | 8b10b PAM4编码 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835768A (en) * | 1988-04-14 | 1989-05-30 | Bell Communications Research, Inc. | High speed digital signal framer-demultiplexer |
| CA2093997C (en) * | 1992-04-15 | 1997-04-08 | Yoshihide Kuroda | Compact device for carrying out terminating processing of sts-n signal |
| US5579323A (en) * | 1994-07-22 | 1996-11-26 | Alcatel Network Systems, Inc. | Virtual tributary/tributary unit transport method and apparatus |
| US5742640A (en) * | 1995-03-07 | 1998-04-21 | Diva Communications, Inc. | Method and apparatus to improve PSTN access to wireless subscribers using a low bit rate system |
| US5657016A (en) * | 1995-12-28 | 1997-08-12 | Philips Electronics North America Corporation | Variable length decoder with one of N length indicator |
| CN1250294A (zh) * | 1999-07-27 | 2000-04-12 | 邮电部武汉邮电科学研究院 | 以太网与同步数字体系或同步光网络融合的适配方法 |
| DE19957301A1 (de) * | 1999-11-29 | 2001-06-07 | Siemens Ag | Multiplexverfahren für Gigabit Ethernet Signale in der Synchronen Digital Hierarchie |
| JP3551894B2 (ja) * | 2000-05-18 | 2004-08-11 | 日立電線株式会社 | 多重化送受信装置 |
| US6747997B1 (en) * | 2000-06-13 | 2004-06-08 | Intel Corporation | Network channel receiver architecture |
| JP3747839B2 (ja) * | 2001-11-21 | 2006-02-22 | 日本電気株式会社 | 符号変換システム及びその変換方法並びに変換プログラム |
| JP3690516B2 (ja) * | 2001-12-18 | 2005-08-31 | 日本電気株式会社 | 多重伝送方法、装置、およびシステム |
| US20040117499A1 (en) * | 2002-12-13 | 2004-06-17 | Bo Liu | System and method for detection of delineation of data units for a communication element |
| US7061407B1 (en) * | 2005-06-14 | 2006-06-13 | Xilinx, Inc. | Encoding of 8B10B control characters |
-
2002
- 2002-03-28 JP JP2002091670A patent/JP3879836B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-17 US US10/390,471 patent/US20030185251A1/en not_active Abandoned
- 2003-03-21 CA CA002423056A patent/CA2423056C/en not_active Expired - Fee Related
- 2003-03-28 CN CNB031084060A patent/CN100353690C/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1300971C (zh) * | 2004-01-16 | 2007-02-14 | 中国科学院计算技术研究所 | 基于双8b/10b编码器的16b/20b编码器逻辑实现方法 |
| CN1901674B (zh) * | 2005-06-24 | 2010-12-08 | 晶像股份有限公司 | 通过串行链路传输n比特视频数据的方法和系统 |
| CN102571268A (zh) * | 2010-12-07 | 2012-07-11 | 富士施乐株式会社 | 接收设备和数据传输设备 |
| CN102571267A (zh) * | 2010-12-07 | 2012-07-11 | 富士施乐株式会社 | 数据接收装置、数据传送设备以及数据接收方法 |
| CN102571268B (zh) * | 2010-12-07 | 2017-04-12 | 富士施乐株式会社 | 接收设备和数据传输设备 |
| CN108183771A (zh) * | 2012-12-18 | 2018-06-19 | 华为技术有限公司 | 光网络系统中的数据处理方法、设备及系统 |
| CN108183771B (zh) * | 2012-12-18 | 2021-03-23 | 华为技术有限公司 | 光网络系统中的数据处理方法、设备及系统 |
| CN103684691B (zh) * | 2013-12-05 | 2017-01-11 | 中国航空无线电电子研究所 | 一种同时支持fc协议8g和16g速率的通讯方法 |
| CN111225301A (zh) * | 2019-12-27 | 2020-06-02 | 广州芯德通信科技股份有限公司 | 一种8b/10b编码与64b/66b编码互转的装置和方法 |
| CN111225301B (zh) * | 2019-12-27 | 2021-07-20 | 广州芯德通信科技股份有限公司 | 一种8b/10b编码与64b/66b编码互转的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2423056A1 (en) | 2003-09-28 |
| JP2003289286A (ja) | 2003-10-10 |
| CN100353690C (zh) | 2007-12-05 |
| JP3879836B2 (ja) | 2007-02-14 |
| US20030185251A1 (en) | 2003-10-02 |
| CA2423056C (en) | 2007-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1449132A (zh) | 使用普通网络分组发送多个8b/10b位流的多路传输系统 | |
| US7042904B2 (en) | Method and apparatus for transmitting multiple signal, method and apparatus for receiving multiple signal, multiple signal transmission method and multiplexer/demultiplexer | |
| KR101341933B1 (ko) | 데이터를 부호화 및 복호화하기 위한 방법 및 장치 | |
| US6868514B2 (en) | FEC frame structuring method and FEC multiplexer | |
| CN1202667C (zh) | 处理附加传输数据的残留边带发送系统 | |
| CN1204749C (zh) | 用于处理辅助传输数据的残留边带传输系统 | |
| CN1187943C (zh) | 用于固定率通信的可变率数据的重格式化的方法和装置 | |
| CN1306351A (zh) | 通信系统中传递数据的方法 | |
| CN1272928C (zh) | 用于总线结构的具有较小反应时间的纠错 | |
| US8621316B2 (en) | Method and device for encoding of error correcting codes, and method and device for decoding of error correcting codes | |
| EP2975858B1 (en) | Method for processing data in the ethernet, physical layer chip and ethernet device | |
| CN1386018A (zh) | 用于处理辅助传输数据的残留边带传输系统 | |
| CN1957532A (zh) | 用于转换fec编码以太网帧中数据的方法和设备 | |
| CN1968036A (zh) | 一种前向纠错解码装置及控制方法 | |
| RU2627112C2 (ru) | Способ, система и устройство связи для оптической сетевой системы | |
| CN1812315A (zh) | 一种多路数据信号处理方法和装置 | |
| US8281207B2 (en) | Data transmission equipment and generating method for transmission code | |
| US7245633B1 (en) | Multiplexing method for gigabit ethernet signals in the synchronous digital hierarchy | |
| CN102196321A (zh) | 100ge数据在光传送网中的传送方法和数据发送装置 | |
| CN1642087A (zh) | 基于广播/通信会聚执行传输和接收操作的系统和方法 | |
| CN101043281A (zh) | 波分复用网络同步数字系列光通道性能检测装置 | |
| JP2006295510A (ja) | Ｆｅｃフレーム符号化装置、ｆｅｃ多重化装置、ｆｅｃ多重分離装置、および光通信装置 | |
| CN1118942C (zh) | 一串m－位信息字到被调制信号的转换 | |
| CN101729193B (zh) | 编码方法和装置、解码方法和装置以及编解码系统 | |
| CN1855858A (zh) | 以太网物理层复用和解复用装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071205 Termination date: 20170328 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |