JP2011041095A - 通信システム - Google Patents

通信システム Download PDF

Info

Publication number
JP2011041095A
JP2011041095A JP2009187918A JP2009187918A JP2011041095A JP 2011041095 A JP2011041095 A JP 2011041095A JP 2009187918 A JP2009187918 A JP 2009187918A JP 2009187918 A JP2009187918 A JP 2009187918A JP 2011041095 A JP2011041095 A JP 2011041095A
Authority
JP
Japan
Prior art keywords
symbol
data
unit
delimiter
communication data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009187918A
Other languages
English (en)
Inventor
Masaru Shiraishi
賢 白石
M Kota Fujita
M.幸太 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP2009187918A priority Critical patent/JP2011041095A/ja
Publication of JP2011041095A publication Critical patent/JP2011041095A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】受信装置が、送信装置から受信した通信データにおけるフレームの位置をより高い精度にて特定することが可能な通信システムを提供すること。
【解決手段】通信システム300は、互いに通信可能に接続された送信装置310及び受信装置320を含む。送信装置310は、デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信する送信部311を備える。受信装置320は、送信装置310により送信された上記通信データを受信し、当該受信した通信データのうちの、上記デリミタシンボル及び上記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける上記フレームの位置を特定する同期処理実行部321を備える。
【選択図】図56

Description

本発明は、互いに通信可能に接続された送信装置及び受信装置を含む通信システムに関する。
互いに通信可能に接続された送信装置及び受信装置を含む通信システムが知られている。この種の通信システムの一つとして非特許文献1に記載の通信システムにおいて、送信装置は、同期パターンシンボルと、同期パターンシンボルに後続するデリミタシンボルと、データシンボルを含み且つデリミタシンボルに後続するフレームと、を含む複数のシンボルからなる通信データを送信する。
受信装置は、送信装置により送信された通信データを受信する。受信装置は、受信した通信データのうちの、デリミタシンボルの基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおけるフレームの位置を特定する。
Takeshi Nagahori、外3名、"Upstream 10G SyncPattern/Delimiter for reducing burst mode receiver sensitivity penalty"、[online]、平成20年5月13日、米国電気電子学会(IEEE),[平成21年7月17日検索]、インターネット<URL:http://www.ieee802.org/3/av/public/2008_05/3av_0805_nagahori_1.pdf>
ところで、同期パターンシンボルと、デリミタシンボルと、は、互いに誤って認識されることがないように設定される。しかしながら、通信経路において生じる雑音等により、受信装置が同期パターンシンボルを誤って受信することがある。この場合、受信装置は、デリミタシンボルの位置を誤って検出することにより、通信データにおけるフレームの位置を誤って特定する虞があった。
このため、本発明の目的は、上述した課題である「受信装置が通信データにおけるフレームの位置を誤って特定する場合が生じること」を解決することが可能な通信システムを提供することにある。
かかる目的を達成するため本発明の一形態である通信システムは、互いに通信可能に接続された送信装置及び受信装置を含むシステムである。
更に、上記送信装置は、
デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信する送信手段を備える。
加えて、上記受信装置は、
上記送信装置により送信された上記通信データを受信し、当該受信した通信データのうちの、上記デリミタシンボル及び上記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける上記フレームの位置を特定する同期処理実行手段を備える。
また、本発明の他の形態である通信方法は、
互いに通信可能に接続された送信装置及び受信装置を含む通信システムに適用され、
上記送信装置が、デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信し、
上記受信装置が、上記送信装置により送信された上記通信データを受信し、
上記受信装置が、上記受信された通信データのうちの、上記デリミタシンボル及び上記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける上記フレームの位置を特定する方法である。
また、本発明の他の形態である受信装置は、送信装置と通信可能に接続された装置である。
更に、この受信装置は、
デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを、上記送信装置から受信し、当該受信した通信データのうちの、上記デリミタシンボル及び上記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける上記フレームの位置を特定する同期処理実行手段を備える。
また、本発明の他の形態であるプログラムは、
送信装置と通信可能に接続された受信装置に、
デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを、上記送信装置から受信し、当該受信した通信データのうちの、上記デリミタシンボル及び上記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける上記フレームの位置を特定する同期処理実行手段を実現させるためのプログラムである。
また、本発明の他の形態である送信装置は、受信装置と通信可能に接続された装置である。
更に、この送信装置は、
デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信する送信手段を備える。
また、本発明の他の形態であるプログラムは、
受信装置と通信可能に接続された送信装置に、
デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信する送信手段を実現させるためのプログラムである。
本発明は、以上のように構成されることにより、受信装置が、送信装置から受信した通信データにおけるフレームの位置をより高い精度にて特定することができる。
本発明の基本となる技術に係る通信システムの概略構成を表す図である。 本発明の基本となる技術に係るアイドル削除部が実行するフレーム間隔挿入処理を概念的に示した説明図である。 本発明の基本となる技術に係るアイドル削除部が実行するFECフレーム纏め処理を概念的に示した説明図である。 本発明の基本となる技術に係るエンコード処理実行部が実行するエンコード処理を概念的に示した説明図である。 本発明の基本となる技術に係るエンコード処理実行部が実行する64B/66B方式に従ったエンコード処理を概念的に示した説明図である。 本発明の基本となる技術に係るスクランブル処理実行部が実行するスクランブル処理を概念的に示した説明図である。 本発明の基本となる技術に係る誤り訂正符号付与・データ検出部を表すブロック図である。 本発明の基本となる技術に係る誤り訂正符号付与・データ検出部に入力されるシンボルと、誤り訂正符号付与・データ検出部から出力されるシンボルと、を概念的に示した説明図である。 本発明の基本となる技術に係る誤り訂正符号付与・データ検出部の概略構成を表すブロック図である。 本発明の基本となる技術に係るデータ検波部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係るFEC計算部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係るデータ挿入部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係るデータ検波部であって、スクランブル処理されているシンボルをデスクランブル処理する方法を用いるデータ検波部の概略構成を表すブロック図である。 本発明の基本となる技術に係るデスクランブル処理実行部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係るデータ解析部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係るデータ検波部であって、スクランブル処理されていない同期シンボルを使用する方法を用いるデータ検波部の概略構成を表すとともに、そのデータ検波部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係るシンボル幅調整部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係るシンボル幅調整部であって、66bitの入力バス幅と64bitの出力バス幅とを有するシンボル幅調整部が実行する処理を概念的に示した説明図である。 シンボルの配列が受信装置の信号同期方式に応じて変化する例を概念的に示した説明図である。 シンボル幅調整部によってシンボルの配列が変化する例を概念的に示した説明図である。 本発明の基本となる技術に係る同期処理実行部であって、FECパリティ部の同期シンボルを使用してFECフレーム同期処理を行う同期処理実行部の概略構成を表すブロック図である。 本発明の基本となる技術に係る同期処理実行部であって、FECパリティ部の同期シンボルを使用してFECフレーム同期処理を行う同期処理実行部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係る同期処理実行部であって、バーストデリミタシンボルを使用してシンボル同期処理及びFECフレーム同期処理を行う同期処理実行部の概略構成を表すブロック図である。 本発明の基本となる技術に係る同期処理実行部であって、バーストデリミタシンボルを使用してシンボル同期処理及びFECフレーム同期処理を行う同期処理実行部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係る同期処理実行部であって、バーストデリミタシンボルを使用してシンボル同期処理及びFECフレーム同期処理を行う同期処理実行部のより詳細な構成を表すブロック図である。 本発明の基本となる技術に係る同期処理実行部のバッファ部に、シンボルが入力されてから出力されるまでの遅延時間を概念的に示した説明図である。 本発明の基本となる技術に係る同期処理実行部に、バーストデリミタシンボルのビット数が4である場合に入力されるシンボルの一例を示した図である。 バーストデリミタシンボルのビット数が4である場合に、本発明の基本となる技術に係る4bitパターン解析部が実行する処理を概念的に示した説明図である。 バーストデリミタシンボルが誤りを含む場合に、本発明の基本となる技術に係る4bitパターン解析部が実行する処理を概念的に示した説明図である。 同期パターンシンボルが誤りを含む場合に、本発明の基本となる技術に係る4bitパターン解析部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係るシンボル配列構築部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係るFECフレームロック信号生成部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係る誤り訂正処理実行部の概略構成を表すとともに、その誤り訂正処理実行部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係るデスクランブル処理実行部の概略構成を表すとともに、そのデスクランブル処理実行部が実行する処理を概念的に示した説明図である。 本発明の基本となる技術に係る通信システムにおけるデータの流れであって、スクランブル処理からデスクランブル処理までのデータの流れを概念的に示した説明図である。 本発明の基本となる技術に係る通信システムにおけるシンボルの変化であって、スクランブル処理からデスクランブル処理までのシンボルの変化を概念的に示した説明図である。 本発明の基本となる技術に係るデコード処理実行部が実行するデコード処理を概念的に示した説明図である。 本発明の基本となる技術に係るデコード処理実行部が実行する64B/66B方式に従ったデコード処理を概念的に示した説明図である。 本発明の基本となる技術に係るアイドル挿入部の概略構成を表すブロック図である。 本発明の基本となる技術に係るアイドル挿入部が実行する処理を概念的に示した説明図である。 本発明の第1実施形態に係る通信システムの概略構成を表す図である。 本発明の第1実施形態にアイドル削除・データ検出部の概略構成を表す図である。 本発明の第1実施形態に係る、データ検波部及び補助データ挿入部が実行する処理を概念的に示した説明図である。 本発明の第1実施形態に係る補助データ挿入部が実行する処理を概念的に示した説明図である。 本発明の第1実施形態に係るアイドル削除・データ検出部が出力する有効データ信号を示した図である。 本発明の第1実施形態に係るエンコード処理実行部の概略構成を表すとともに、そのエンコード処理実行部が実行する処理を概念的に示した説明図である。 本発明の第1実施形態に係るスクランブル処理実行部の概略構成を表すとともに、そのスクランブル処理実行部が実行する処理を概念的に示した説明図である。 本発明の第1実施形態に係る誤り訂正符号付与部の概略構成を表すブロック図である。 本発明の第1実施形態に係るFEC計算部が誤り訂正符号付与処理を実行するタイミングと、本発明の第1実施形態に係るデータ挿入部が同期パターンシンボル及びバーストデリミタシンボルを出力するタイミングと、を概念的に示した説明図である。 本発明の第1実施形態に係る同期処理実行部のより詳細な構成を表すブロック図である。 本発明の第1実施形態に係るNbitパターン解析部のより詳細な構成を表すブロック図である。 本発明の第1実施形態に係るNbitパターン解析部が実行する処理を概念的に示した説明図である。 本発明の第1実施形態に係るバーストデリミタ配置検波部が実行する処理を示したフローチャートである。 本発明の第1実施形態に係る同期処理実行部に、バーストデリミタシンボルのビット数が4である場合に入力されるシンボルの一例を示した図である。 同期パターンシンボル及び補助シンボルが誤りを含む場合に、本発明の第1実施形態に係る4bitパターン解析部が実行する処理を概念的に示した説明図である。 本発明の第2実施形態に係る通信システムの概略構成を表す図である。
以下、本発明に係る、通信システム、通信方法、受信装置、プログラム、及び、送信装置、の各実施形態について図1〜図56を参照しながら説明する。先ず、本発明に係る通信システムの基本となる技術について説明し、その後、本発明に係る通信システムについて説明する。
<基本となる技術>
先ず、本発明に係る通信システムの基本となる技術について説明する。図1に示したように、この基本となる技術に係る通信システム100は、送信装置10と、受信装置20と、を含む。
本例では、通信システム100は、10GE−PON(10 Gigabit Ethernet(「Ethernet」は、登録商標)−PON(Passive Optical Network))に適用される。即ち、送信装置10及び受信装置20は、光回線を介して通信可能に接続されている。また、送信装置10は、ONU(Optical Network Unit)とも呼ばれる装置である。更に、受信装置20は、OLT(Optical Line Terminal)とも呼ばれる装置である。
本例では、送信装置10及び受信装置20は、PCS(Physical Coding Sublayer)機能を実現する装置である。なお、10GE−PONは、IEEE(The Institute of Electrical and Electronics Engineers, Inc.)により定められた規格(例えば、IEEE 802.3av)である。
送信装置10は、アイドル削除(Idle Deletion)部11と、エンコード処理実行(Encode)部12と、スクランブル処理実行(Scramble)部13と、誤り訂正符号付与・データ検出(FEC(Forward Error Correction) Encoder/Data Detector)部14と、シンボル幅調整(Gearbox)部15と、を備える。
受信装置20は、同期処理実行(Synchronizer)部21と、誤り訂正処理実行(FEC Decoder)部22と、デスクランブル処理実行(Descramble)部23と、デコード処理実行(Decode)部24と、アイドル挿入(IDLE Insertion)部25と、を備える。
本例では、送信装置10に、XGMII(10 Gigabit Media Independent Interface)形式のフレーム、又は、GMII(Gigabit Media Independent Interface)形式のフレームが入力される。TX信号は、送信装置10の下位層に配置された装置(例えば、PMD(Physical Medium Dependent)機能を実現する装置)の制御(例えば、レーザ光の出力制御)を行うための信号である。
アイドル削除部11は、フレーム間隔挿入処理、及び、FECフレーム纏め処理を実行する。フレーム間隔挿入処理、及び、FECフレーム纏め処理は、入力データの転送速度を保証して出力するための処理である。
図2に示したように、フレーム間隔挿入処理は、連続して入力されるフレーム(本例では、フレーム1、フレーム2、フレーム3、及び、フレーム4)間の間隔を、予め設定された最小限フレーム間隔(本例では、4つのアイドルパターンデータ(IDLE)に相当する間隔)以上の間隔に設定して出力する処理である。具体的には、フレーム間隔挿入処理は、最小限フレーム間隔を保証するために、必要に応じてアイドルパターンデータを挿入又は削除する。
なお、本例では、フレーム間隔挿入処理は、連続して入力されるフレーム間の間隔の平均値を予め設定された値とするように最小限フレーム間隔を変更可能に構成されていてもよい
図3に示したように、FECフレーム形式を有するフレーム(FECフレーム)は、FECペイロード(Payload)部と、FECパリティ(Parity)部と、からなる。FECペイロード部、及び、FECパリティ部のデータ量は、FEC計算を行う方式により定まる。FEC計算を行う方式がReed−Solomon(255、223)方式である場合、FECペイロード部のデータ量(ペイロード幅)、及び、FECパリティ部のデータ量(パリティ幅)は、それぞれ、223byte、及び、32byteである。
FECフレーム纏め処理は、入力されたフレーム(入力フレーム)を、FECフレームに変換するために、FECペイロード部に、必要に応じて入力フレームを分割して挿入するとともに、FECパリティ部にアイドルパターンデータを挿入する処理である。
アイドル削除部11は、フレーム間隔挿入処理、及び、FECフレーム纏め処理の実行結果としてのFECフレームを、エンコード処理実行部12へ出力する。
更に、アイドル削除部11は、図3に示したように、有効データ信号をスクランブル処理実行部13へ出力する。アイドル削除部11は、FECフレームのうちのFECペイロード部を出力している期間中、有効データ信号としてオン信号を出力し、一方、それ以外の期間中、有効データ信号としてオフ信号を出力する。
エンコード処理実行部12は、図4に示したように、入力されたフレームをシンボルに変換する処理と、各シンボルに対する同期シンボルを追加する処理と、を実行する。同期シンボルは、受信装置20が、クロック復調(Clock Recovery)処理とシンボル同期検波処理とを行うことを可能にするための情報である。
エンコード処理実行部12は、クロック復調処理及びシンボル同期検波処理のために、データの送信開始時点から送信完了時点まで、連続してシンボルを出力する。
本例では、エンコード処理実行部12は、64B/66B方式に従ったエンコード処理を実行する。即ち、エンコード処理実行部12は、図5に示したように、入力されたXGMII形式のデータに基づいて、66bit(64bitのシンボルと、2bitの同期シンボルと、からなる)のデータを構築(生成)して出力する。
なお、本例では、同期シンボルは、シンボルに、データの種別を表す情報であるブロック型(Block Type)が含まれるか否かを表す情報としても使用される。同期シンボルは、「Sync Bit」とも呼ばれる。
本例では、同期シンボルの値は、“10”又は“01”である。同期シンボルの値が“10”であることは、シンボルのデータ内容のすべてがフレームデータであることを示す。また、同期シンボルの値が“01”であることは、シンボルのデータ内容のすべて又は一部が制御データであることを示す。
同期シンボルの値が“01”である場合、シンボルには、シンボル内のデータの種別を表すブロック型(Block Type)のフィールド(Block Type Field)が設けられている。このフィールドのデータ量は、1byteである。このフィールドの値によって、シンボル内の制御データ及び入力データの配置が定まる。
エンコード処理実行部12に入力されるデータ(入力データ)は、XGMII形式の64bit幅のシンボル「TXD」と、8bit幅の制御信号「TXC」と、からなる。
即ち、エンコード処理実行部12は、XGMMII形式の入力信号を64B/66B形式の出力信号に変換する。
上述したように、エンコード処理実行部12は、クロック復調処理及びシンボル同期検波処理のために、データの送信開始時点から送信完了時点まで、連続してシンボルを出力する。
スクランブル処理実行部13は、同じシンボルを連続して出力しないように、入力されたシンボル(入力シンボル)を暗号化(符号化)するスクランブル処理を行う。即ち、スクランブル処理は、連続する2つのシンボルが異なるシンボルとなるように入力シンボルを符号化する処理である。
これにより、同一のシンボルが連続して送信される頻度を低減することができる。この結果、周波数領域におけるスペクトル線が比較的狭い領域に集中して分布することを回避することができる。その結果、送信装置10に供給される電力の平均値を低減することができるとともに、送信装置10が消費する電力(消費電力)を低減することができる。
スクランブル処理実行部13は、スクランブル処理として、自己同期型のスクランブル処理(self−synchronous scrambler)を実行する。自己同期型のスクランブル処理は、直前のシンボルに基づいて現時点のシンボルを生成する処理である。即ち、スクランブル処理されたシンボルを復号化するためには、直前のシンボルが必要となる。
本例では、スクランブル処理実行部13は、下記式(1)の多項式を用いることにより、スクランブル処理を行う(即ち、入力シンボルを変換する)。
G(x)=1+x39+x58 …(1)
スクランブル処理実行部13は、アイドル削除部11からの有効データ信号に基づいて、エンコード処理実行部12から出力されたシンボルのうちのFECペイロード部のみに対してスクランブル処理を実行する。
加えて、スクランブル処理実行部13は、図6に示したように、エンコード処理実行部12から出力されたシンボルのうち、同期シンボルに対してはスクランブル処理を行わない。従って、スクランブル処理実行部13は、スクランブル処理された入力シンボルに、元の(即ち、エンコード処理実行部12から出力された)同期シンボルを追加して出力する。
誤り訂正符号付与・データ検出部14に入力されるデータは、図7及び図8に示したように、スクランブル処理実行部13によりスクランブル処理されたFECフレーム形式のシンボルである。
誤り訂正符号付与・データ検出部14が出力するデータは、複数の同期パターン(Sync Pattern、SP)シンボルと、バーストデリミタ(Burst Delimiter、BD)シンボル(デリミタシンボル)と、複数(本例では、N+1個(Nは整数))のFECフレームと、EOB(End Of Burst)シンボルと、を含む。
同期パターンシンボルは、誤り訂正符号付与・データ検出部14が出力するデータのうちの最も先頭の部分を構成している。同期パターンシンボルは、送信装置10が正常に起動する(例えば、レーザ光の出力が安定する)までに要する時間を確保すること、受信装置20が正常に起動するまでに要する時間を確保すること、受信装置20において位相同期を行うこと、受信装置20においてクロックの復調及びシンボル同期を行うこと等、を実現するために用いられる。
バーストデリミタシンボルは、同期パターンシンボルの直後に配置されている(即ち、同期パターンシンボルに後続している)。バーストデリミタシンボルは、受信装置20が、受信したシンボルからFECフレームの先頭を特定する(即ち、FECフレーム同期を行う)ために使用される。
また、FECフレームは、バーストデリミタシンボルの直後に配置されている。複数のFECフレームのうちの最も先頭(バーストデリミタシンボル側)に位置しているFECフレーム(即ち、FECフレーム1)は、バーストデリミタシンボルに後続する複数(本例では、2つ)の補助シンボルと、補助シンボルに後続するデータシンボルと、を含む。本例では、補助シンボルは、スクランブル処理されたアイドルパターンシンボルである。
ところで、スクランブル処理の方式によっては、FECフレーム1の先頭のシンボルを復号化することができない。このため、FECフレーム1の先頭には、補助シンボルが挿入されている。これにより、受信装置20は、データシンボルを確実に復号化することができる。
EOBシンボルは、FECフレームの直後に配置されている。EOBシンボルは、FECフレームの末尾(終端)を表すためのシンボルである。
また、誤り訂正符号付与・データ検出部14は、TX信号を出力する。TX信号は、送信装置10の下位層(例えば、PMD(Physical Medium Dependent)機能を実現する装置)に配置された装置の制御(例えば、レーザ光の出力制御)を行う信号である。
誤り訂正符号付与・データ検出部14は、入力されたシンボルから有効データ(即ち、アイドルパターンデータ以外のデータ)を検出する機能を有する。更に、誤り訂正符号付与・データ検出部14は、先頭のFECフレーム内の先頭に2つのアイドルパターンシンボルを挿入するとともに、FECフレームのペイロード部を再構築する機能を有する。加えて、誤り訂正符号付与・データ検出部14は、FECフレームのペイロード部の誤り訂正符号を算出し、算出した誤り訂正符号によりパリティ部を更新する機能を有する。
更に、誤り訂正符号付与・データ検出部14は、検出された有効データに基づいて送信装置10の下位層に配置された装置をオン状態に制御するためのTX信号(オン信号)を生成する機能を有する。加えて、誤り訂正符号付与・データ検出部14は、有効データを送信するタイミングに合わせて、内部バッファにシンボルを記憶させる機能を有する。
更に、誤り訂正符号付与・データ検出部14は、送信装置10が正常な状態になるまで有効データの出力を禁止する機能を有する。加えて、誤り訂正符号付与・データ検出部14は、同期パターンシンボルを生成して出力する機能を有する。
更に、誤り訂正符号付与・データ検出部14は、バーストデリミタシンボルを、FECフレームの直前に挿入する機能を有する。加えて、誤り訂正符号付与・データ検出部14は、最も末尾に位置するFECフレームの直後にEOBシンボルを挿入する機能を有する。更に、誤り訂正符号付与・データ検出部14は、送信装置10の下位層に配置された装置をオフ状態に制御するための信号であるTX OFF信号を生成する機能を有する。
本例では、誤り訂正符号付与・データ検出部14は、図9に示したように、誤り訂正符号付与・データ検出部14の主な機能を実現する、データ検波部14aと、FEC計算部14bと、データ挿入部14cと、を含む。
データ検波部14aは、入力データ内の有効データを検出してTX信号を出力する。データ検波部14aは、有効データの先頭に2つのアイドルパターンシンボルを挿入し、入力データをバッファに記憶させる処理を開始する。データ検波部14aは、送信装置10が正常に起動するまでに要する時間と、同期パターンシンボルの出力が完了するまでの時間と、が経過してから、バッファに記憶されているデータの出力を開始する。
なお、データ検波部14aは、バッファに記憶されているすべての有効データの出力が完了した時に、データの出力を完了する。データ検波部14aは、バッファに記憶されているすべての有効データを確実に出力するために、図示しないタイマーを備えるとともに当該タイマーを使用することにより、すべての有効データの出力が完了するまでの時間を計測する。なお、データ検波部14aは、バッファに有効データが記憶されているか否かを検出することにより、すべての有効データを出力するように構成されていてもよい。また、データ検波部14aは、送信装置10の上位層に配置された装置から、所定の信号を受信することにより、有効データの末尾を検出するように構成されていてもよい。
データ検波部14aは、有効データの送信が完了したか否かを表す情報と、FEC計算部14bの処理が完了するまでの遅延時間と、データ挿入部14cの処理が完了するまでの遅延時間と、シンボル幅調整部15の処理が完了するまでの遅延時間と、に基づいて、TX OFF信号を出力する。
データ検波部14aは、図10に示したように、FEC計算部14bによりFECパリティ部の挿入を可能にするための間隔が形成されるように、FECペイロード部を再構築して出力する。データ検波部14aは、FECペイロード部を構築するために、入力データのFECペイロード部を取得する。
なお、有効データは、入力データのうちの、スクランブル処理されたアイドルパターンシンボル以外のシンボルを含むフレームからなる。本例では、入力データのうちの、FECフレーム形式0、及び、FECフレーム形式N+1は、すべてのシンボルがアイドルパターンシンボルである。また、FECフレーム形式1、乃至、FECフレーム形式Nは、有効データとアイドルパターンシンボルとを含む。
FEC計算部14bは、図11に示したように、入力されたFECペイロード部の誤り訂正符号(FECパリティ部、FP(Parity Frame))を算出する。そして、FEC計算部14bは、算出されたFECパリティ部にFEC同期シンボル(Sync Bit(S0、S1、S2、及び、S3))を付加し、FECペイロード部の末尾に追加する。
FEC計算部14bは、FECペイロード部及びFECパリティ部からなる有効データを出力する。FEC計算部14bは、有効データを出力している期間中、有効FECフレーム信号としてオン信号を出力する。FEC計算部14bは、有効データを出力していない期間中、有効FECフレーム信号としてオフ信号を出力する。
データ挿入部14cは、図12に示したように、出力データを構築する。具体的には、データ挿入部14cは、TX信号としてオン信号が入力されることにより、同期パターンシンボルの出力を開始する。更に、データ挿入部14cは、入力される有効FECフレーム信号がオフ信号からオン信号に変化した時点にて、バーストデリミタシンボルを出力する。次いで、データ挿入部14cは、入力されるFECフレームを出力する。
そして、データ挿入部14cは、入力される有効FECフレーム信号がオン信号からオフ信号に変化した時点にて、EOBシンボルを出力する。
ところで、データ検波部14aが入力データ内の有効データを検出する方法として、スクランブル処理されているシンボルをデスクランブル処理する方法と、スクランブル処理されていない同期シンボルを使用する方法と、が考えられる。
スクランブル処理されているシンボルをデスクランブル処理する方法を用いる場合、データ検波部14aは、図13に示したように、デスクランブル処理実行部14a1と、データ解析部14a2と、を含む。
デスクランブル処理実行部14a1は、図14に示したように、スクランブル処理されたシンボルを復号化するデスクランブル処理を実行する。
データ解析部14a2は、図15に示したように、デスクランブル処理実行部14a1により復号化されたデータを解析することにより、データ内のシンボルがアイドルパターンシンボルであるか否かを検出する。
データ解析部14a2は、データ内のシンボルがアイドルパターンシンボルである場合、データ検出結果としてのNOT DATA信号を出力する。一方、データ解析部14a2は、データ内のシンボルがアイドルパターンシンボル以外のシンボルである場合、データ検出結果としてのDATA信号を出力する。
スクランブル処理されているシンボルをデスクランブル処理する方法を用いることにより、有効データの内容にかかわらず、アイドルパターンシンボルと、アイドルパターンシンボル以外のシンボルと、を確実に識別することができる。
しかしながら、この方法を用いる場合、データ検波部14aがデスクランブル処理を実行するための機能を備える必要がある。
一方、スクランブル処理されていない同期シンボルを使用する方法を用いる場合、データ検波部14aは、図16に示したように、データ解析部14a3を含む。
データ解析部14a3は、スクランブル処理されていない同期シンボルを解析することにより、データ内のシンボルがアイドルパターンシンボルであるか否かを検出する。即ち、この場合、同期シンボルの値は、データ内のシンボルがアイドルパターンシンボルであるか否かを表す。
データ解析部14a3は、データ内のシンボルがアイドルパターンシンボルである場合、データ検出結果としてのNOT DATA信号を出力する。一方、データ解析部14a3は、データ内のシンボルがアイドルパターンシンボル以外のシンボルである場合、データ検出結果としてのDATA信号を出力する。
スクランブル処理されていない同期シンボルを使用する方法を用いることにより、データ検波部14aがデスクランブル処理を実行するための機能を備える必要がなくなる。
しかしながら、この方法を用いる場合、例えば、同期シンボルの値が“10”又は“01”であった場合、データ検波部14aは、アイドルパターンシンボルとアイドルパターンシンボル以外のシンボルと、の2種類しか識別することができない。
シンボル幅調整部15は、図17に示したように、入力されたシンボル幅(入力バス幅)を出力バス幅に合わせて出力する機能を有する。シンボル幅調整部15は、入力されたシンボルを、出力バス幅に合わせて再構築して出力する。
具体的には、シンボル幅調整部15は、図18に示したように、66bitの入力バス幅と64bitの出力バス幅とを有する。シンボル幅調整部15に入力される66bit幅のシンボルは、2bit幅の同期シンボルと、64bit幅のシンボルと、からなる。シンボル幅調整部15は、入力された66bitの入力バス幅を有するシンボルを、64bitの出力バス幅を有するシンボルとして出力する。
同期処理実行部21は、シンボル同期(Bit Alignment)処理を行う機能と、FECフレーム同期処理を行う機能と、を有する。シンボル同期処理は、シンボル幅調整部15に入力されたシンボルを復元するために、送信装置10から受信した通信データにおけるシンボルの位置を特定する処理である。FECフレーム同期処理は、送信装置10から受信した通信データにおけるFECフレームの位置を特定する処理である。
ところで、受信装置20が送信装置10から受信した通信データにおけるシンボルの配列(位置)は、受信装置20の信号同期方式と、FECフレームがシンボル幅調整部15に入力されるタイミングと、に応じて変化する。
シンボルの配列が受信装置20の信号同期方式に応じて変化する例を図19に示す。
この例では、送信装置10は、データ生成部16と、パラレル・シリアル変換部17と、を含む。データ生成部16は、例えば、アイドル削除部11〜シンボル幅調整部15からなる。
また、受信装置20は、16bit単位同期部27と、シリアル・パラレル変換部28と、データ取得部26と、を含む。データ取得部26は、例えば、同期処理実行部21〜アイドル挿入部25からなる。
パラレル・シリアル変換部17は、データ生成部16から出力される64bitのシンボル(生成データ)に対してパラレル・シリアル変換を行い、16bitのシンボルに分割することにより、通信データを生成する。
送信装置10は、16bitのシンボルからなる通信データを受信装置20へ送信する。
受信装置20は、送信装置10から通信データを受信する。16bit単位同期部27は、受信された通信データの同期を16bit毎に取る。16bit単位同期部27は、同期が取られたシンボルを出力する。即ち、16bit単位同期部27は、同期が取られる前のシンボルを出力しない。図19の例では、シンボルA1及びシンボルA2は、16bit単位同期部27にて消失する。
そして、シリアル・パラレル変換部28は、16bit単位同期部27から出力されたデータ(同期後データ)に対してシリアル・パラレル変換を行い、64bitのシンボルからなる出力データを生成する。この出力データは、16bit単位同期部27にて消失したシンボルを含まないため、データ生成部16から出力された生成データと相違している。
また、FECフレームがシンボル幅調整部15に入力されるタイミングに応じて、シンボルの配列が変化する例について説明する。
図18に示したように、シンボル幅調整部15に入力される入力シンボルのうちの先頭のシンボル(配列番号1のシンボル)が、FECフレームの先頭のシンボルである場合、シンボル幅調整部15から出力される出力シンボルの先頭のシンボルをFECフレームの先頭として特定することができる。
しかしながら、シンボル幅調整部15に入力される入力シンボルのうちの配列番号5のシンボルが、FECフレームの先頭のシンボルである場合、シンボル幅調整部15から出力される出力シンボルの、配列番号5のシンボルと配列番号6のシンボルとに亘って、FECフレームの先頭のシンボルが配置される。ところで、シンボル幅調整部15に入力されるFECフレームのシンボルの位置は変化し得る。従って、シンボル幅調整部15から出力される出力シンボルにおいてFECフレームの先頭を特定することができない。
図20に示した例では、シンボル幅調整部15から出力されるFECフレームのシンボル(FEC)は、配列番号5のシンボルと配列番号6のシンボルに亘って配置されている。一方、データ取得部26に入力される(即ち、16bit単位同期部27を経由してシリアル・パラレル変換部28から出力された)出力データにおいて、FECフレームのシンボルは配列番号1のシンボルと配列番号2のシンボルとに亘って配置されている。
即ち、同期処理実行部21に入力されるシンボルの配列の同期は得られていない(同期処理実行部21に入力される通信データにおけるシンボルの位置、及び、同期処理実行部21に入力される通信データにおけるFECフレームの位置は、特定されていない)。
シンボル同期処理は、同期パターンシンボルを使用する方法と、同期シンボルを使用する方法と、バーストデリミタシンボルを使用する方法と、のいずれかを用いて行われる。
同期シンボルを使用する方法は、バーストデリミタシンボルを使用する方法、及び、同期パターンシンボルを使用する方法よりも処理効率が低い。また、バーストデリミタシンボルを使用する方法と、同期パターンシンボルを使用する方法と、を比較すると、バーストデリミタシンボルを使用する方法は、シンボル同期処理及びFECフレーム同期処理を同時に実行することができるので、同期パターンシンボルを使用する方法よりも処理効率が高い。
FECフレーム同期処理は、バーストデリミタシンボルを使用する方法と、FECパリティ部の同期シンボルを使用する方法と、のいずれかを用いて行われる。なお、FECパリティ部の同期シンボルを使用する場合、図21及び図22に示したように、FECフレーム同期処理に先立って、シンボル同期処理を実行する必要がある。
この場合、同期処理実行部21は、図21に示したように、シンボル同期処理部21aと、FECフレーム同期処理部21bと、を備える。
シンボル同期処理部21aは、入力されたシンボル(入力シンボル)に対してシンボル同期処理を実行する。
FECフレーム同期処理部21bは、図22に示したように、シンボル同期処理されたシンボルにおいて、同期シンボルと、予め設定されたFECパリティ部の同期シンボルと、が一致する位置を、FECパリティ部のシンボルの位置として特定する。これにより、FECフレーム同期処理部21bは、各FECフレームの先頭の位置を特定する。そして、FECフレーム同期処理部21bは、FECペイロード部及びFECパリティ部からなる有効データを出力している期間中、有効FECフレーム信号としてオン信号を出力する。
FECパリティ部の同期シンボルを使用する場合、FECフレームが連続して受信される必要がないことがメリットである。一方、この場合、シンボル同期処理をFECフレーム同期処理に先立って実行しなければならないことがデメリットである。また、この場合、FECパリティ部の同期シンボルに誤りが生じると、その同期シンボルを含むFECフレームを検波することができないという問題もある。
バーストデリミタシンボルを使用してシンボル同期処理及びFECフレーム同期処理を実行する方法は、バーストデリミタシンボルを検波(バーストデリミタシンボルの位置を特定)することにより、先頭のFECフレームの先頭の位置を特定する方法である。
同期処理実行部21は、FECフレームの位置が特定されたか否かを表すFECフレームロック信号を出力する。FECフレームロック信号は、バーストデリミタシンボルを検波することにより特定された先頭のFECフレームの先頭のシンボルを出力する時点から、EOBシンボルを出力する時点までの期間中、オン信号に設定され、それ以外の期間中、オフ信号に設定される。
なお、連続してFECフレームが受信される場合、バーストデリミタシンボルを使用して先頭のFECフレームの位置を特定することにより、すべてのFECフレームの位置を特定することができる。ところで、連続してFECフレームが受信されない場合、バーストデリミタシンボルを使用して先頭のFECフレームの位置を特定し、その後、それ以降のFECフレームに対してFEC同期シンボルを使用してFECフレーム同期処理を行う必要がある。
バーストデリミタシンボルを使用してシンボル同期処理及びFECフレーム同期処理を実行する方法を用いる場合、図23に示したように、同期処理実行部21は、バーストデリミタ同期処理実行部21cを備える。
バーストデリミタ同期処理実行部21cは、図24に示したように、入力シンボルにおけるバーストデリミタシンボルの位置を特定することにより、シンボル同期処理及びFECフレーム同期処理を実行する。バーストデリミタ同期処理実行部21cは、シンボル同期処理及びFECフレーム同期処理されたシンボルを出力する。
バーストデリミタ同期処理実行部21cは、上述したように、バーストデリミタシンボルを検波することにより特定された先頭のFECフレームの先頭のシンボルを出力する時点から、EOBシンボルを出力する時点までの期間中、FECフレームロック信号としてオン信号を出力し、それ以外の期間中、FECフレームロック信号としてオフ信号を出力する。
具体的には、同期処理実行部21は、図25に示したように、バッファ部21dと、Nbitパターン解析部21eと、バーストデリミタ配置検波部21fと、シンボル配列構築部21gと、BER(Bit Error Rate)部21hと、EOB検波部21iと、FECフレームロック信号生成部21jと、を備える。なお、バッファ部21d〜FECフレームロック信号生成部21jは、バーストデリミタ同期処理実行部21cを構成している。
バッファ部21dは、入力されたシンボル(入力シンボル)を一時的に記憶する。バッファ部21dは、シンボル配列構築部21gからの要求に応じて記憶されているシンボルを出力する。
図26は、バッファ部21dに入力されたシンボルが出力されるまでの遅延時間(バッファ部シンボル保持時間)を示した図である。同期処理実行部21に入力されたシンボル(入力シンボル)は、バッファ部21dとNbitパターン解析部21eとに同時に入力される。
Nbitパターン解析部21eは、入力シンボルが入力されてから、Nbitパターン解析処理時間が経過してから、エラー数を表す情報を出力する。
更に、バーストデリミタ配置検波部21fは、Nbitパターン解析部21eからエラー数を表す情報が入力されてから、バーストデリミタ配置検波処理時間が経過してからバーストデリミタ配置情報を出力する。
シンボル配列構築部21gは、バーストデリミタ配置検波部21fからのバーストデリミタ配置情報が入力されると、そのバーストデリミタ配置情報に応じたシンボルを、バッファ部21dから入力する。
即ち、バッファ部21dがシンボルを一時的に記憶している時間(バッファ部シンボル保持時間)は、Nbitパターン解析処理時間とバーストデリミタ配置検波処理時間との和と略等しい。
Nbitパターン解析部21eは、0bitシフトマッチング部21e1、1bitシフトマッチング部21e1、…、N−1bitシフトマッチング部21e1を含む。ここで、Nは、バーストデリミタシンボルのビット数である。
0bitシフトマッチング部21e1は、入力シンボル(比較対象)と、バーストデリミタシンボルの予め設定された基準値(比較パターン)と、の各ビットのうちの一致していないビットの数をエラー数0として出力する。1bitシフトマッチング部21e1は、入力シンボルを1bitだけシフトさせたシンボル(比較対象)と、比較パターンと、の各ビットのうちの一致していないビットの数をエラー数1として出力する。
同様に、N−1bitシフトマッチング部21e1は、入力シンボルをN−1bitだけシフトさせたシンボル(比較対象)と、比較パターンと、の各ビットのうちの一致していないビットの数をエラー数N−1として出力する。
即ち、Nbitパターン解析部21eは、入力シンボルにおけるバーストデリミタシンボルの位置を特定するための情報(エラー数を表す情報、エラー数情報)を出力する。
ところで、Nbitパターン解析部21eは、バーストデリミタシンボルの位置を誤って特定することを防止するために、同期パターンシンボルと、バーストデリミタシンボルと、を確実に識別する必要がある。同期パターンシンボルと、バーストデリミタシンボルと、は、連続して配置されているため、同期パターンシンボルと、バーストデリミタシンボルと、を適切に設定する必要がある。
説明を簡単にするために、バーストデリミタシンボルのビット数が4である(N=4)場合を想定して、Nbit(4bit)パターン解析部21eについて説明する。
この場合、図27に示したように、4bitのシンボル(入力シンボル)が4bitパターン解析部21eに入力される。
この例では、同期パターンシンボルは、「1111」に設定され、バーストデリミタシンボルは、「1001」に設定される。また、許容されるエラー(誤りビット)数(許容エラー数)は、「1」に設定される。従って、バーストデリミタシンボルが1bitの誤りを含む場合であっても、4bitパターン解析部21eは、バーストデリミタシンボルの位置を特定することができる。
図28は、バーストデリミタシンボルが誤りを含まない例であり、図29は、バーストデリミタシンボルが1bitの誤りを含む(バーストデリミタシンボルの2番目のビットが誤って「1」として受信された)例である。
バーストデリミタシンボルが誤りを含まない場合、図28に示したように、0bitシフトマッチング部21e1は、エラー数0として「2」を出力し、1bitシフトマッチング部21e1は、エラー数1として「3」を出力し、2bitシフトマッチング部21e1は、エラー数2として「2」を出力し、3bitシフトマッチング部21e1は、エラー数3として「0」を出力する。
一方、バーストデリミタシンボルが1bitの誤りを含む場合、図29に示したように、0bitシフトマッチング部21e1は、エラー数0として「2」を出力し、1bitシフトマッチング部21e1は、エラー数1として「2」を出力し、2bitシフトマッチング部21e1は、エラー数2として「3」を出力し、3bitシフトマッチング部21e1は、エラー数3として「1」を出力する。
このように、バーストデリミタシンボルが誤りを含まない場合、及び、バーストデリミタシンボルが1bitの誤りを含む場合、のいずれであっても、入力シンボルを3bitだけシフトした場合にのみ、エラー数が許容エラー数以下となる。従って、同期処理実行部21は、バーストデリミタシンボルの位置を特定することができる。
次に、同期パターンシンボルが誤りを含む場合について説明する。
図30は、バーストデリミタシンボルが誤りを含まず、且つ、同期パターンシンボルが1bitの誤りを含む(同期パターンシンボルの4番目のビットが誤って「0」として受信された)例である。
この場合、図30に示したように、0bitシフトマッチング部21e1は、エラー数0として「1」を出力し、1bitシフトマッチング部21e1は、エラー数1として「2」を出力し、2bitシフトマッチング部21e1は、エラー数2として「3」を出力し、3bitシフトマッチング部21e1は、エラー数3として「0」を出力する。
従って、この場合、入力シンボルを0bitだけシフトした場合、及び、入力シンボルを3bitだけシフトした場合、の両方において、エラー数が許容エラー数以下となる。従って、同期処理実行部21は、バーストデリミタシンボルの位置を誤って特定する虞がある。
バーストデリミタ配置検波部21fは、Nbitパターン解析部21eから入力されるエラー数情報に基づいて、バーストデリミタシンボルの位置を特定する。具体的には、バーストデリミタ配置検波部21fは、許容エラー数以下のエラー数を出力した0bitシフトマッチング部21e1、1bitシフトマッチング部21e1、…、N−1bitシフトマッチング部21e1を特定することにより、バーストデリミタシンボルの位置を特定する。
そして、バーストデリミタ配置検波部21fは、特定したバーストデリミタシンボルの位置を表すバーストデリミタ配置情報をシンボル配列構築部21gへ出力する。また、バーストデリミタ配置検波部21fは、バーストデリミタシンボルが検出されると、バーストデリミタ検出パルスをFECフレームロック信号生成部21jへ出力する。
シンボル配列構築部21gは、図31に示したように、バーストデリミタ配置検波部21fから入力されるバーストデリミタ配置情報と、バッファ部21dから入力される入力データと、に基づいて、入力データをシンボル及び同期シンボルからなるデータとして再構築して出力する。
BER部21hは、シンボル配列構築部21gから入力される同期シンボルに基づいて、ビットエラー率を算出する。シンボル配列構築部21gは、算出されたビットエラー率が、予め設定されたエラー率閾値以上となった場合、FECフレームロック信号生成部21jへ、HI BERパルスを出力する。HI BERパルスは、シンボル同期が取れていない(シンボルの位置が正しく特定されていない)ことを表す。
EOB検波部21iは、シンボル配列構築部21gから入力されるシンボルにおいて、EOBシンボルを検出すると、EOB検出パルスをFECフレームロック信号生成部21jへ出力する。EOB検出パルスは、FECフレームの出力が完了したことを表す。
FECフレームロック信号生成部21jは、バーストデリミタ配置検波部21fから入力されるバーストデリミタ検出パルスと、BER部21hから入力されるHI BERパルスと、EOB検波部21iから入力されるEOB検出パルスと、に基づいて、FECフレームロック信号としてのオン信号又はオフ信号を出力する。
FECフレームロック信号生成部21jは、図32に示したように、バーストデリミタ検出パルスが入力されると、出力するFECフレームロック信号を、オフ信号からオン信号へ切り替える。そして、FECフレームロック信号生成部21jは、HI BERパルス又はEOB検出パルスが入力されると、出力するFECフレームロック信号を、オン信号からオフ信号へ切り替える。
誤り訂正処理実行部22は、同期処理実行部21から入力されるFECフレームの誤り訂正処理を行う。誤り訂正処理は、FECフレームのFECパリティ部に基づいて、FECペイロード部の誤った値を正しい値に訂正する処理である。訂正可能なビット数は、FEC計算を行う方式(FEC計算方式)に応じて定まる。
誤り訂正処理実行部22は、同期処理実行部21から入力されるFECフレームロック信号に基づいて、入力データから有効なFECフレーム(有効データ)を抽出する。
誤り訂正処理実行部22は、図33に示したように、誤ったシンボル(本例では、FECペイロード部の2番目のシンボル)を訂正するとともに、FECパリティ部のすべてのビットの値を「0」に設定する。更に、誤り訂正処理実行部22は、FECペイロード部を出力する期間中、FECフレーム有効信号としてオン信号を出力し、それ以外の期間中、FECフレーム有効信号としてオフ信号を出力する。
デスクランブル処理実行部23は、図34に示したように、入力されるシンボル(入力シンボル)のうちの、スクランブル処理されたシンボルのみを復号化し、復号化されたシンボルと、そのシンボルに対応付けられた同期シンボルと、を出力する。
このとき、デスクランブル処理実行部23は、誤り訂正処理実行部22から入力されるFECフレーム有効信号に基づいて、入力シンボルのうちの、FECペイロード部を構成するシンボルを抽出する。また、デスクランブル処理実行部23は、デスクランブル処理されたシンボル(即ち、FECペイロード部を構成するシンボル)を出力する期間中、デスクランブル有効信号としてオン信号を出力し、それ以外の期間中、デスクランブル有効信号としてオフ信号を出力する。
ところで、上述したように、スクランブル処理実行部13は、自己同期型のスクランブル処理を実行する。また、誤り訂正符号付与・データ検出部14は、スクランブル処理が実行された後にバーストデリミタシンボルを挿入する。従って、入力データにおいて、スクランブル処理されたシンボルが連続しなくなるため、デスクランブル処理実行部23は、バーストデリミタシンボルに後続する(直後の)シンボルをデスクランブル処理することができない。
このため、本例では、バーストデリミタシンボルの直後のシンボルは、アイドルパターンシンボルに設定される。即ち、受信装置20は、バーストデリミタシンボルの直後のシンボルを使用しない。
ここで、バーストデリミタシンボルの直後のシンボルを復号化できない理由について具体的に説明する。
図35及び図36に示したように、スクランブル処理実行部13は、入力されたアイドルパターンシンボル、及び、データシンボル(同期シンボル以外の部分)に対してスクランブル処理を実行する。即ち、スクランブル処理実行部13は、アイドルパターンシンボル、及び、データシンボルを暗号化して誤り訂正符号付与・データ検出部14へ出力する。
誤り訂正符号付与・データ検出部14は、スクランブル処理実行部13により出力されたシンボルの一部を削除するとともに、当該シンボルに、バーストデリミタシンボルと、EOBシンボルと、同期パターンシンボルと、を挿入する。
ところで、スクランブル処理は、直前のシンボルに基づいて暗号化を行う処理である。従って、直前のシンボルが、スクランブル処理を行う際のシンボルと異なるシンボルとなった場合には、そのシンボルをデスクランブル処理により復号化することができない。
バーストデリミタシンボル、及び、同期パターンシンボルは、スクランブル処理後に挿入される。従って、バーストデリミタシンボル、及び、同期パターンシンボルに後続するシンボル(即ち、バーストデリミタシンボルの直後のシンボル)は、デスクランブル処理により復号化することができないシンボルとなる。
デコード処理実行部24は、図37に示したように、入力されたシンボル(入力シンボル)から同期シンボルを削除するとともに、入力シンボルを、エンコード処理実行部12により変換される前のフレームに変換する。
本例では、デコード処理実行部24は、64B/66B方式に従ったデコード処理を実行する。即ち、デコード処理実行部24は、図38に示したように、入力された66bitのシンボル(64bitのシンボルと、2bitの同期シンボルと、からなる)を、XGMII形式のフレームに変更して出力する。
アイドル挿入部25は、図39及び図40に示したように、デコード処理実行部24から入力されたFECフレームから、FECパリティ部(のアイドルパターンデータ(IDLE))を削除する。更に、アイドル挿入部25は、FECパリティ部を削除した後のFECフレームを連結(結合)する。加えて、アイドル挿入部25は、出力するデータ量が予め設定された量となるように、連結したFECフレームにアイドルパターンデータを挿入して出力する。
<第1実施形態>
次に、本発明の第1実施形態に係る通信システムについて説明する。第1実施形態に係る通信システムは、上述した基本となる技術に係る通信システム100に対して、受信装置がバーストデリミタシンボル(デリミタシンボル)とバーストデリミタシンボルに後続するシンボル(補助シンボル)とを用いて、シンボル同期処理及びFECフレーム同期処理を行うように構成されている点において相違している。従って、以下、かかる相違点を中心として説明する。
通信システム200は、図41に示したように、送信装置30と、受信装置40と、を含む。本例では、通信システム200は、10GE−PONに適用される。即ち、送信装置30及び受信装置40は、光回線を介して、互いに通信可能に接続されている。また、送信装置30は、ONU(Optical Network Unit)とも呼ばれる装置である。更に、受信装置40は、OLT(Optical Line Terminal)とも呼ばれる装置である。なお、通信システム200は、10GE−PON以外のPONを構成していてもよい。また、通信システム200は、PON以外のネットワークを構成していてもよい。
本例では、送信装置30及び受信装置40は、PCS(Physical Coding Sublayer)機能を実現する装置である。
送信装置30は、アイドル削除・データ検出(Idle Deletion/Data Detector)部31と、エンコード処理実行(Encode)部32と、スクランブル処理実行(Scramble)部33と、誤り訂正符号付与(FEC Encoder)部34と、シンボル幅調整(Gearbox)部35と、を備える。なお、アイドル削除・データ検出部31〜シンボル幅調整部35は、送信手段を構成している。また、スクランブル処理実行部33は、スクランブル処理実行手段を構成している。
受信装置40は、同期処理実行(Synchronizer)部41と、誤り訂正処理実行(FEC Decoder)部42と、デスクランブル処理実行(Descramble)部43と、デコード処理実行(Decode)部44と、アイドル挿入(IDLE Insertion)部45と、を備える。なお、同期処理実行部41は、同期処理実行手段を構成している。また、デスクランブル処理実行部43は、デスクランブル処理実行手段を構成している。
通信システム200の構成は、通信システム100の構成と比較して、下記(1)〜(4)の点において相違している。
(1)アイドル削除・データ検出部31が誤り訂正符号付与・データ検出部14に含まれていたデータ検波部14aを含む点
(2)アイドル削除・データ検出部31が補助シンボルに対応する補助データを挿入する点
(3)アイドル削除・データ検出部31がEOB挿入パルス信号を生成する点
(4)スクランブル処理実行部33が、自己同期型のスクランブル処理(self−synchronous scrambler)に代えて、フレーム同期型のスクランブル処理(frame−synchronous scrambler)を実行する点
上記(1)〜(4)の変更は、受信装置40が、バーストデリミタシンボルと、バーストデリミタシンボルに後続する補助シンボルと、を用いて、受信した通信データにおけるバーストデリミタシンボルの位置(又は、フレームの位置)を特定するために行われている。
以下、通信システム200の構成の詳細について説明する。
アイドル削除・データ検出部31は、図42乃至図45に示したように、データ検波部31aと、補助データ挿入部31bと、を備える。
データ検波部31aは、図43に示したように、入力されたデータ(入力データ)内の有効データを検出してTX信号を出力する。有効データは、フレームを含むデータである。具体的には、データ検波部31aは、入力データ内の有効データの先頭を検出すると、TX信号をオフ信号からオン信号へ切り替える。
更に、データ検波部31aは、入力データ内の有効データの末尾を検出すると、TX_OFF信号を生成する。データ検波部31aは、TX_OFF信号を生成した時点から予め設定された待機時間(EOBシンボルが挿入される部分に対応する時間)後に、TX信号をオン信号からオフ信号へ切り替える。
なお、データ検波部31aは、送信装置30の上位層に配置された装置(例えば、Multi−Point MAC Control機能を実現する装置)から、所定の信号を受信することにより、有効データの末尾を検出するように構成されていてもよい。所定の信号は、入力データ内の有効データの末尾に配置されるレポートパケットであってもよく、入力データとは別のパルス信号等であってもよい。
また、データ検波部31aは、バッファ部21dに記憶されているデータが存在しないことを検出することにより、有効データの末尾を検出するように構成されていてもよい。また、データ検波部31aは、入力データが入力されてから経過した時間を計測することにより、有効データの末尾を検出するように構成されていてもよい。
上述したように、TX信号は、送信装置30の下位層に配置された装置(例えば、PMD(Physical Medium Dependent)機能を実現する装置)の制御(例えば、レーザ光の出力制御)を行うための信号である。また、データ検波部31aは、入力データを補助データ挿入部31bへ出力する。
補助データ挿入部31bは、データ検波部31aから入力された入力データ及びTX信号に基づいて、入力データの先頭に複数(本例では、2つ)のアイドルパターンデータを補助データとして挿入する。
また、図44に示したように、補助データ挿入部31bは、フレーム間隔挿入処理、及び、FECフレーム纏め処理を実行する。フレーム間隔挿入処理、及び、FECフレーム纏め処理は、入力データの転送速度を保証して出力するための処理である。
フレーム間隔挿入処理は、連続して入力されるフレーム(本例では、フレーム1、フレーム2、フレーム3、及び、フレーム4)間の間隔を、予め設定された最小限フレーム間隔(本例では、4つのアイドルパターンデータ(IDLE)に相当する間隔)以上の間隔に設定して出力する処理である。具体的には、フレーム間隔挿入処理は、最小限フレーム間隔を保証するために、必要に応じてアイドルパターンデータを挿入又は削除する。
FECフレーム纏め処理は、入力されたフレーム(入力フレーム)を、FECフレームに変換するために、FECペイロード部に、必要に応じて入力フレームを分割して挿入するとともに、FECパリティ部にアイドルパターンデータを挿入する処理である。
アイドル削除・データ検出部31は、補助データ挿入部31bにより処理されたデータをエンコード処理実行部32へ出力する。また、アイドル削除・データ検出部31は、所定のEOB挿入パルス信号を誤り訂正符号付与部34へ出力する。
アイドル削除・データ検出部31は、TX_OFF信号を生成した時点と、エンコード処理実行部32の処理が完了するまでの遅延時間と、スクランブル処理実行部33の処理が完了するまでの遅延時間と、誤り訂正符号付与部34の処理が完了するまでの遅延時間と、に基づいてEOB挿入パルス信号を出力するタイミングを決定する。
また、アイドル削除・データ検出部31は、図45に示したように、有効データ信号をエンコード処理実行部32及びスクランブル処理実行部33へ出力する。アイドル削除・データ検出部31は、有効データにおけるFECフレームのうちのFECペイロード部を出力している期間中、有効データ信号としてオン信号を出力し、一方、それ以外の期間中、有効データ信号としてオフ信号を出力する。
エンコード処理実行部32は、エンコード処理実行部12に対して、有効データのみに対してエンコード処理を実行する点と、スクランブル処理実行信号を出力する点と、において相違している。スクランブル処理実行信号は、有効データにおけるFECフレームのうちのFECペイロード部のみに対してスクランブル処理を実行させるための信号である。
エンコード処理実行部32は、図46に示したように、アイドル削除・データ検出部31からの有効データ信号に基づいて、有効データにおけるFECフレームのうちのFECペイロード部のみに対してエンコード処理を実行する。即ち、エンコード処理実行部32は、入力された有効データ信号がオン信号である期間において入力されたデータに対してエンコード処理を実行する。
更に、エンコード処理実行部32は、エンコード処理を実行した期間中、スクランブル処理実行信号としてオン信号を出力し、一方、それ以外の期間中、スクランブル処理実行信号としてオフ信号を出力する。
スクランブル処理実行部33は、スクランブル処理実行部13に対して、スクランブル処理として、自己同期型のスクランブル処理に代えてフレーム同期型のスクランブル処理を実行する点と、有効データにおけるFECフレームのうちのFECペイロード部のみに対してスクランブル処理を実行する点と、FEC処理実行信号を出力する点と、において相違している。FEC処理実行信号は、有効データにおけるFECフレームのうちのFECペイロード部のみに対して誤り訂正符号付与処理を実行させるための信号である。
フレーム同期型のスクランブル処理は、バーストデリミタシンボルの直後に位置する補助シンボルに対して、予め設定されたスクランブル基準値に基づいて、連続する2つのシンボルが異なるシンボルとなるように通信データを符号化する処理である。更に、フレーム同期型のスクランブル処理は、バーストデリミタシンボルの直後に位置する補助シンボルに後続するシンボルに対して、直前のシンボルに基づいて、連続する2つのシンボルが異なるシンボルとなるように通信データを符号化する処理である。
本例では、スクランブル処理実行部33がフレーム同期型のスクランブル処理を実行するので、フレームの先頭のシンボル(補助シンボル)を予め定めておくことにより、そのフレームの先頭のシンボルがスクランブル処理された値を予め特定することができる。
従って、受信装置20は、通信データを受信した場合、デスクランブル処理を行うことなく、フレームの先頭の補助シンボルの位置を特定することができる。後述するように、同期処理実行部41は、このようなフレーム同期型のスクランブル処理の特徴を利用して、補助シンボルを検出するように構成されている。
スクランブル処理実行部33は、図47に示したように、エンコード処理実行部32から入力されるスクランブル処理実行信号に基づいて、有効データにおけるFECフレームのうちのFECペイロード部のみに対してスクランブル処理を実行する。即ち、スクランブル処理実行部33は、入力されたスクランブル処理実行信号がオン信号である期間において入力されたデータに対してスクランブル処理を実行する。
更に、スクランブル処理実行部33は、スクランブル処理を実行した期間中、FEC処理実行信号としてオン信号を出力し、一方、それ以外の期間中、FEC処理実行信号としてオフ信号を出力する。
誤り訂正符号付与部34は、誤り訂正符号付与・データ検出部14に対して、データ検波部14aを含まない点と、アイドル削除・データ検出部31から入力されるTX信号及びEOB挿入パルス信号に基づいて出力データを構築する点と、スクランブル処理実行部33から入力されるFEC処理実行信号に基づいて誤り訂正符号付与処理を行う点と、FEC処理データ有効信号を出力する点と、において相違している。FEC処理データ有効信号は、有効データのみに対してシンボル幅調整処理を実行させるための信号である。
誤り訂正符号付与部34は、図48に示したように、FEC計算部34aと、データ挿入部34bと、を備える。
FEC計算部34aは、図49に示したように、スクランブル処理実行部33から入力されたFEC処理実行信号がオン信号である期間において入力されたデータに対して誤り訂正符号付与処理を実行する。即ち、FEC計算部34aは、入力されたFECペイロード部の誤り訂正符号(FECパリティ部)を算出する。そして、FEC計算部34aは、算出されたFECパリティ部をFECペイロード部の末尾に追加する。
FEC計算部34aは、FECペイロード部及びFECパリティ部からなる有効データ(FECフレーム)を出力する。FEC計算部34aは、有効データを出力している期間中、有効FECフレーム信号としてオン信号を出力する。FEC計算部34aは、有効データを出力していない期間中、有効FECフレーム信号としてオフ信号を出力する。
データ挿入部34bは、アイドル削除・データ検出部31から入力されるTX信号がオフ信号からオン信号へ変化したことを検出すると、同期パターンシンボルの出力を開始する。なお、本例では、同期パターンシンボルは、バーストデリミタシンボルとの間のハミング距離が最も大きくなるように設定される。これによれば、通信データにおけるバーストデリミタシンボル(又は、フレーム)の位置を確実に検出することができる。
更に、データ挿入部34bは、入力される有効FECフレーム信号がオフ信号からオン信号に変化した時点にて、同期パターンシンボルの出力を終了するとともにバーストデリミタシンボルを出力する。次いで、データ挿入部34bは、FEC計算部34aから入力されるFECフレームを出力する。
そして、データ挿入部34bは、EOB挿入パルス信号が入力されると、入力される有効FECフレーム信号がオン信号からオフ信号に変化した時点にて、EOBシンボルの出力を開始する。そして、データ挿入部34bは、入力されるTX信号がオン信号からオフ信号に変化した時点にて、EOBシンボルの出力を終了する。
更に、データ挿入部34bは、同期パターンシンボルの出力を開始してから、EOBシンボルの出力を終了するまでの期間中、FEC処理データ有効信号としてオン信号を出力し、一方、それ以外の期間中、FEC処理データ有効信号としてオフ信号を出力する。
シンボル幅調整部35は、シンボル幅調整部15と同様の機能を有する。シンボル幅調整部35は、誤り訂正符号付与部34から入力されるFEC処理データ有効信号がオン信号である期間において入力されたシンボルのバス幅を入力バス幅(本例では、66bit)から出力バス幅(本例では、64bit)へ変換するシンボル幅調整処理を行う。シンボル幅調整部35は、バス幅を変換したシンボル(出力バス幅を有するシンボル)を出力する。
このようにして、アイドル削除・データ検出部31〜シンボル幅調整部35は、バーストデリミタシンボル(デリミタシンボル)と、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信する。
これにより、受信装置40は、送信装置30から通信データを受信する。
同期処理実行部41は、上述したように、バーストデリミタシンボルと、補助シンボルと、を用いて、入力シンボルにおけるフレーム(又は、バーストデリミタシンボル)の位置を特定する。本例では、補助シンボルは、バーストデリミタシンボルに後続するシンボルであって、スクランブル処理されたアイドルパターンシンボルである。本例では、補助シンボルは、2つのシンボルからなる。なお、補助シンボルは、1つであっても、3つ以上であってもよい。
即ち、同期処理実行部41は、受信装置20により受信された通信データのうちの、デリミタシンボル及び補助シンボルからなる位置検出用シンボルの予め設定された基準値(比較パターン)と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおけるフレームの位置を特定する(シンボル同期処理及びFECフレーム同期処理を実行する)。なお、本例では、比較パターンと一致する程度が予め設定された閾値よりも高いことは、比較パターンと異なるビットの数であるエラー数が許容エラー数よりも小さいことに対応している。
具体的には、同期処理実行部41は、位置検出用シンボルと同数のビット数を有する入力シンボルを0〜N−1のそれぞれの数のビットだけシフトさせたシンボル(比較対象)のそれぞれに対して、エラー数取得処理を行う。エラー数取得処理は、比較対象と、位置検出用シンボルの予め設定された基準値(比較パターン)と、の各ビットのうちの一致していないビットの数を、位置検出用シンボルを構成するシンボル毎にエラー数として取得する処理である。
比較パターンは、バーストデリミタシンボル(BDシンボル)に対する比較パターンであるBD比較パターンと、先頭の補助シンボル(S1シンボル)に対する比較パターンであるS1比較パターンと、先頭からZ(本例では、2)番目の補助シンボル(SZシンボル)に対する比較パターンであるSZ比較パターンと、を含む。
同期処理実行部41は、位置検出用シンボルを構成するシンボルのそれぞれに対して取得されたエラー数が、位置検出用シンボルを構成するシンボルのそれぞれに対して予め設定された許容エラー数以下である比較対象に基づいて、バーストデリミタシンボルの位置を特定する。同期処理実行部41は、特定したバーストデリミタシンボルの位置に基づいて、入力されたデータ(入力データ)をシンボル及び同期シンボルからなるデータとして再構築して出力する。また、同期処理実行部41は、特定したバーストデリミタシンボルの位置に基づいて、FECフレームロック信号を出力する。
なお、本例では、同期パターンシンボル幅(同期パターンシンボルのビット数)と、バーストデリミタシンボル幅(バーストデリミタシンボルのビット数)と、補助シンボル幅(補助シンボルのビット数)と、データシンボル幅(データシンボルのビット数)と、は同期処理実行部41から出力されるシンボル幅(シンボルのビット数)と同一である。
具体的には、同期処理実行部41は、図50に示したように、バッファ部41dと、Nbitパターン解析部41eと、バーストデリミタ配置検波部41fと、シンボル配列構築部41gと、BER部41hと、EOB検波部41iと、FECフレームロック信号生成部41jと、を備える。Nbitパターン解析部41e、及び、バーストデリミタ配置検波部41f以外の機能は、同期処理実行部21と同様である。
Nbitパターン解析部41eは、図51に示したように、0bitシフトマッチング部41e1、1bitシフトマッチング部41e1、…、N−1bitシフトマッチング部41e1を含む。ここで、Nは、バーストデリミタシンボルのビット数(バーストデリミタシンボル幅)である。
0bitシフトマッチング部41e1は、位置検出用シンボルと同数のビット数を有する入力シンボル(比較対象)と、比較パターンと、の各ビットのうちの一致していないビットの数を、位置検出用シンボルを構成するシンボル毎にエラー数0として出力する。エラー数0は、バーストデリミタシンボルに対するエラー数であるBDエラー数0と、先頭の補助シンボルに対するエラー数であるS1エラー数0と、先頭からZ(本例では、2)番目の補助シンボルに対するエラー数であるSZエラー数0と、を含む。
同様に、1bitシフトマッチング部41e1は、位置検出用シンボルと同数のビット数を有する入力シンボルを1bitだけシフトさせたシンボル(比較対象)と、比較パターンと、の各ビットのうちの一致していないビットの数を、位置検出用シンボルを構成するシンボル毎にエラー数1として出力する。即ち、エラー数1は、バーストデリミタシンボルに対するエラー数であるBDエラー数1と、先頭の補助シンボルに対するエラー数であるS1エラー数1と、先頭からZ番目の補助シンボルに対するエラー数であるSZエラー数1と、を含む。
同様に、N−1bitシフトマッチング部41e1は、位置検出用シンボルと同数のビット数を有する入力シンボルをN−1bitだけシフトさせたシンボル(比較対象)と、比較パターンと、の各ビットのうちの一致していないビットの数を、位置検出用シンボルを構成するシンボル毎にエラー数N−1として出力する。即ち、エラー数N−1は、バーストデリミタシンボルに対するエラー数であるBDエラー数N−1と、先頭の補助シンボルに対するエラー数であるS1エラー数N−1と、先頭からZ番目の補助シンボルに対するエラー数であるSZエラー数N−1と、を含む。
このように、Nbitパターン解析部41eは、入力シンボルにおけるバーストデリミタシンボルの位置を特定するための情報(エラー数を表す情報、エラー数情報)を出力する。
バーストデリミタ配置検波部41fは、Nbitパターン解析部41eから入力されるエラー数情報に基づいて、バーストデリミタシンボルの位置を特定する。
具体的には、バーストデリミタ配置検波部41fは、図53にフローチャートにより示したバーストデリミタ配置検波処理を、受信装置40の起動時に実行するようになっている。
バーストデリミタ配置検波部41fは、バーストデリミタ配置検波処理を開始すると、Nbitパターン解析部41eを構成する、0bitシフトマッチング部41e1、1bitシフトマッチング部41e1、…、N−1bitシフトマッチング部41e1のすべてからエラー数情報が入力されるまで待機する(ステップ5305)。
そして、0bitシフトマッチング部41e1、1bitシフトマッチング部41e1、…、N−1bitシフトマッチング部41e1のすべてからエラー数情報が入力されると、バーストデリミタ配置検波部41fは、ステップ5310へ進み、カウンタ値iを「0」に設定する。
次いで、バーストデリミタ配置検波部41fは、カウンタ値iがバーストデリミタシンボル幅Nよりも小さいか否かを判定する(ステップ5315)。
この時点では、カウンタ値iがバーストデリミタシンボル幅Nよりも小さいので、バーストデリミタ配置検波部41fは、「Yes」と判定してステップ5320へ進み、下記判定条件が成立しているか否かを判定する。
ここで、判定条件は、DBエラー数iが予め設定された許容DBエラー数以下であるという第1の条件、S1エラー数iが予め設定された許容S1エラー数以下であるという第2の条件、…、及び、SZエラー数iが予め設定された許容SZエラー数以下であるという第Z+1の条件のすべてが成立しているときに成立する条件である。
上記判定条件が成立していない場合、バーストデリミタ配置検波部41fは、ステップ5320にて「No」と判定してステップ5325へ進み、カウンタ値iに「1」を加算する。次いで、バーストデリミタ配置検波部41fは、ステップ5315へ戻り、ステップ5320〜ステップ5325の処理を繰り返し実行する。
上記判定条件が成立している場合、バーストデリミタ配置検波部41fは、ステップ5320にて「Yes」と判定してステップ5330へ進む。そして、バーストデリミタ配置検波部41fは、その時点のカウンタ値iに対応するバーストデリミタ配置情報をシンボル配列構築部41gへ出力する。バーストデリミタ配置情報は、バーストデリミタシンボルの位置を特定するための情報(例えば、入力シンボルの先頭のビットからバーストデリミタシンボルの先頭のビットまでのビット数を表す情報等)である。
次いで、バーストデリミタ配置検波部41fは、その時点のカウンタ値iに対応するタイミングにてバーストデリミタ検出パルスをFECフレームロック信号生成部41jへ出力する(ステップ5335)。そして、バーストデリミタ配置検波部41fは、ステップ5305へ戻り、ステップ5305〜ステップ5335の処理を繰り返し実行する。
なお、上記判定条件が成立することなく、カウンタ値iがバーストデリミタシンボル幅N以上となった場合、バーストデリミタ配置検波部41fは、ステップ5315にて「No」と判定し、バーストデリミタ配置情報及びバーストデリミタ検出パルスを出力することなく、ステップ5305へ戻る。
このようにして、バーストデリミタ配置検波部41fは、位置検出用シンボルを構成するシンボルのそれぞれに対して取得されたエラー数が、位置検出用シンボルを構成するシンボルのそれぞれに対して予め設定された許容エラー数(許容DBエラー数、許容S1エラー、…、及び、許容SZエラー数)以下である比較対象に基づいて、バーストデリミタシンボルの位置を特定する。
なお、本例では、バーストデリミタ配置検波部41fは、ステップ5320の処理を並列に実行するように構成されている。また、バーストデリミタ配置検波部41fは、ステップ5320の処理を逐次実行するように構成されていてもよい。
ここで、説明を簡単にするために、バーストデリミタシンボルのビット数が4である(N=4)場合であって、補助シンボルの数が2つに設定された場合を想定して、Nbit(4bit)パターン解析部41eについて説明する。
この場合、図54に示したように、4bitのシンボル(入力シンボル)が4bitパターン解析部41eに入力される。
この例では、同期パターンシンボル(SPシンボル)は、「1111」に設定され、バーストデリミタシンボル(BDシンボル)は、「1001」に設定され、補助シンボル(S1シンボル及びS2シンボル)は、「1011」に設定される。従って、BD比較パターンは、「1001」であり、S1比較パターン及びS2比較パターンは、「1011」である。また、許容されるエラー(誤りビット)数(許容DBエラー数、許容S1エラー、及び、許容S2エラー数)は、「1」に設定される。
また、図54に示したように、BDシンボルの直前のSPシンボルが3bitの誤りを含み(SPシンボルの1番目のビット、3番目のビット、及び、4番目のビットが誤って「0」として受信され)、且つ、補助シンボルのうちの末尾のシンボル(S2シンボル)が1bitの誤りを含む(S2シンボルの2番目のビットが誤って「1」として受信された)場合を想定する。
この場合、図55に示したように、0bitシフトマッチング部41e1は、BDエラー数0として「0」を出力し、S1エラー数0として「1」を出力し、S2エラー数0として「2」を出力する。また、1bitシフトマッチング部41e1は、BDエラー数1として「3」を出力し、S1エラー数1として「3」を出力し、S2エラー数1として「1」を出力する。
更に、2bitシフトマッチング部41e1は、BDエラー数2として「3」を出力し、S1エラー数2として「2」を出力し、S2エラー数2として「1」を出力する。加えて、3bitシフトマッチング部41e1は、BDエラー数3として「0」を出力し、S1エラー数3として「0」を出力し、S2エラー数3として「1」を出力する。
従って、この場合、バーストデリミタ配置検波部41fは、3bitシフトマッチング部41e1から入力されたエラー数情報のみに対して、上記判定条件が成立していると判定する。これにより、バーストデリミタ配置検波部41fは、3bitシフトマッチング部41e1に対応するバーストデリミタ配置情報を出力する。
このように、バーストデリミタシンボルの直前の同期パターンシンボルが誤りを含む場合であっても、同期処理実行部41は、バーストデリミタシンボル(又は、フレーム)の位置を高い精度にて(確実に)特定することができる。
誤り訂正処理実行部42は、誤り訂正処理実行部22と同様の機能を有する。
デスクランブル処理実行部43は、デスクランブル処理実行部23と同様に、受信装置40が送信装置30から受信した通信データを復号化するデスクランブル処理を行う。
デスクランブル処理実行部43は、デスクランブル処理実行部23に対して、デスクランブル処理として、自己同期型のデスクランブル処理に代えてフレーム同期型のデスクランブル処理を実行する点において相違している。これにより、デスクランブル処理実行部43は、バーストデリミタシンボルの直後の(後続する)補助シンボル(S1シンボル)を正常に復号化することができる。
デコード処理実行部44は、デコード処理実行部24と同様の機能を有する。また、アイドル挿入部45も、アイドル挿入部25と同様の機能を有する。
以上、説明したように、本発明による通信システムの第1実施形態によれば、デリミタシンボルのみを用いて、通信データにおけるフレームの位置を特定する場合よりも高い精度にて、その位置を特定することができる。従って、例えば、デリミタシンボルの直前に位置するシンボルに誤りが発生した場合であっても、通信データにおけるフレームの位置を確実に特定することができる。
加えて、上記第1実施形態においては、送信装置30は、スクランブル処理を実行するように構成されている。これによれば、同一のシンボルが連続して送信される頻度を低減することができる。この結果、周波数領域におけるスペクトル線が比較的狭い領域に集中して分布することを回避することができる。その結果、送信装置30に供給される電力の平均値を低減することができるとともに、送信装置30が消費する電力(消費電力)を低減することができる。
更に、上記第1実施形態においては、送信装置30は、フレーム同期型のスクランブル処理を実行するように構成されている。これによれば、受信装置40は、バーストデリミタシンボルの直後の補助シンボルを正常に復号化することができる。これにより、受信装置40は、この補助シンボルを用いて通信データにおけるフレームの位置を高い精度にて特定することができる。
加えて、上記第1実施形態において、通信システム200は、補助シンボルとしてアイドルパターンシンボルを用いるように構成されている。
ところで、既存の通信システムにおいては、フレームの先頭に位置するシンボルとして、アイドルパターンシンボルが用いられることが多い。従って、このように構成することにより、既存の通信システムからの変更を小さくすることができる。
<第2実施形態>
次に、本発明の第2実施形態に係る通信システムについて図56を参照しながら説明する。
第2実施形態に係る通信システム300は、互いに通信可能に接続された送信装置310及び受信装置320を含むシステムである。
更に、送信装置310は、デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信する送信部(送信手段)311を備える。
加えて、受信装置320は、送信装置310により送信された上記通信データを受信し、当該受信した通信データのうちの、上記デリミタシンボル及び上記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける上記フレームの位置を特定する同期処理実行部(同期処理実行手段)321を備える。
これによれば、デリミタシンボルのみを用いて、通信データにおけるフレームの位置を特定する場合よりも高い精度にて、その位置を特定することができる。従って、例えば、デリミタシンボルの直前に位置するシンボルに誤りが発生した場合であっても、通信データにおけるフレームの位置を確実に特定することができる。
この場合、上記送信手段は、
連続する2つのシンボルが異なるシンボルとなるように上記通信データを符号化するスクランブル処理を行うスクランブル処理実行手段を含み、
上記スクランブル処理実行手段は、上記デリミタシンボルの直後に位置する上記補助シンボルに対して、予め設定されたスクランブル基準値に基づく上記スクランブル処理を実行するとともに、当該補助シンボルに後続するシンボルに対して、直前のシンボルに基づく上記スクランブル処理を実行するように構成され、
上記受信装置は、
上記受信された通信データを復号化するデスクランブル処理を行うデスクランブル処理実行手段を備えることが好適である。
送信装置が同一のシンボルを連続して送信すると、周波数領域におけるスペクトル線が比較的狭い領域に集中して分布する。このため、周波数領域における電力の最大値が過大となったり、消費電力が過大となったりする。これに対し、上記構成によれば、同一のシンボルが連続して送信される頻度を低減することができる。この結果、周波数領域におけるスペクトル線が比較的狭い領域に集中して分布することを回避することができる。その結果、送信装置に供給される電力の平均値を低減することができるとともに、送信装置が消費する電力(消費電力)を低減することができる。
ところで、デリミタシンボルは、他のシンボル(例えば、フレーム等)がスクランブル処理された後に、スクランブル処理されることなく通信データに挿入されることが多い。従って、デリミタシンボルの直後に位置する補助シンボルに対しても、直前のシンボルに基づくスクランブル処理を実行すると、受信装置は、この補助シンボルを復号化することができない。
そこで、上記構成のように、送信装置が、デリミタシンボルの直後に位置する補助シンボルに対してスクランブル基準値に基づくスクランブル処理を実行することにより、受信装置は、この補助シンボルを正常に復号化することができる。これにより、この補助シンボルを用いて通信データにおけるフレームの位置を高い精度にて特定することができる。
この場合、上記スクランブル処理実行手段は、上記スクランブル処理として、フレーム同期型のスクランブル処理を実行するように構成されることが好適である。
この場合、上記通信データは、上記デリミタシンボルの直前に、予め設定された同期パターンシンボルが挿入されたデータであり、
上記補助シンボルは、上記同期パターンシンボルと同一のシンボルであることが好適である。
これによれば、同期パターンシンボルと、デリミタシンボルと、の間のハミング距離が十分に大きくなるように、同期パターンシンボル、及び、デリミタシンボルを設定することにより、通信データにおけるフレームの位置を確実に検出することができる。
また、上記通信システムの他の態様において、上記補助シンボルは、予め設定されたアイドルパターンシンボルであることが好適である。
既存の通信システムにおいては、フレームの先頭に位置するシンボルとして、アイドルパターンシンボルが用いられることが多い。従って、このように構成すれば、既存の通信システムからの変更を小さくすることができる。
この場合、上記通信システムは、PON(Passive Optical Network)に適用されることが好適である。
この場合、上記通信システムは、10GE(10 Gigabit Ethernet(登録商標))−PONに適用されることが好適である。
また、本発明の他の形態である通信方法は、
互いに通信可能に接続された送信装置及び受信装置を含む通信システムに適用され、
上記送信装置が、デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信し、
上記受信装置が、上記送信装置により送信された上記通信データを受信し、
上記受信装置が、上記受信された通信データのうちの、上記デリミタシンボル及び上記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける上記フレームの位置を特定する方法である。
この場合、上記通信方法は、
上記デリミタシンボルの直後に位置する上記補助シンボルに対して、予め設定されたスクランブル基準値に基づいて、連続する2つのシンボルが異なるシンボルとなるように上記通信データを符号化するスクランブル処理を上記送信装置が行い、
上記デリミタシンボルの直後に位置する上記補助シンボルに後続するシンボルに対して、直前のシンボルに基づいて、連続する2つのシンボルが異なるシンボルとなるように上記通信データを符号化するスクランブル処理を上記送信装置が行い、
上記受信装置が、上記受信された通信データを復号化するデスクランブル処理を行うことが好適である。
また、本発明の他の形態である受信装置は、送信装置と通信可能に接続された装置である。
更に、この受信装置は、
デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを、上記送信装置から受信し、当該受信した通信データのうちの、上記デリミタシンボル及び上記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける上記フレームの位置を特定する同期処理実行手段を備える。
この場合、上記受信装置は、
上記受信された通信データを復号化するデスクランブル処理を行うデスクランブル処理実行手段を備えることが好適である。
また、本発明の他の形態であるプログラムは、
送信装置と通信可能に接続された受信装置に、
デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを、上記送信装置から受信し、当該受信した通信データのうちの、上記デリミタシンボル及び上記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける上記フレームの位置を特定する同期処理実行手段を実現させるためのプログラムである。
この場合、上記プログラムは、
上記受信装置に、更に、
上記受信された通信データを復号化するデスクランブル処理を行うデスクランブル処理実行手段を実現させるためのプログラムであることが好適である。
また、本発明の他の形態である送信装置は、受信装置と通信可能に接続された装置である。
更に、この送信装置は、
デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信する送信手段を備える。
この場合、上記送信手段は、
連続する2つのシンボルが異なるシンボルとなるように上記通信データを符号化するスクランブル処理を行うスクランブル処理実行手段を含み、
上記スクランブル処理実行手段は、上記デリミタシンボルの直後に位置する上記補助シンボルに対して、予め設定されたスクランブル基準値に基づく上記スクランブル処理を実行するとともに、当該補助シンボルに後続するシンボルに対して、直前のシンボルに基づく上記スクランブル処理を実行するように構成されることが好適である。
また、本発明の他の形態であるプログラムは、
受信装置と通信可能に接続された送信装置に、
デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信する送信手段を実現させるためのプログラムである。
この場合、上記送信手段は、
連続する2つのシンボルが異なるシンボルとなるように上記通信データを符号化するスクランブル処理を行うスクランブル処理実行手段を含むとともに、
上記スクランブル処理実行手段は、上記デリミタシンボルの直後に位置する上記補助シンボルに対して、予め設定されたスクランブル基準値に基づく上記スクランブル処理を実行するとともに、当該補助シンボルに後続するシンボルに対して、直前のシンボルに基づく上記スクランブル処理を実行するように構成されることが好適である。
上述した構成を有する、通信方法、受信装置、プログラム、又は、送信装置、の発明であっても、上記通信システムと同様の作用を有するために、上述した本発明の目的を達成することができる。
以上、上記実施形態を参照して本願発明を説明したが、本願発明は、上述した実施形態に限定されるものではない。本願発明の構成及び詳細に、本願発明の範囲内において当業者が理解し得る様々な変更をすることができる。
例えば、上記第1実施形態において、通信システム200は、補助シンボルとしてアイドルパターンシンボルを用いていたが、同期パターンシンボルを用いるように構成されていてもよい。これによれば、受信装置40は、通信データにおけるフレームの位置を確実に検出することができる。
また、上記第1実施形態において、複数の補助シンボルのそれぞれは、同一のシンボル(即ち、アイドルパターンシンボル)であったが、互いに異なるシンボルであってもよい。
なお、上記各実施形態において通信システム200の各機能は、回路等のハードウェアにより実現されていた。ところで、送信装置30及び/又は受信装置40は、処理装置と、プログラム(ソフトウェア)を記憶する記憶装置と、を備えるとともに、処理装置がそのプログラムを実行することにより、各機能を実現するように構成されていてもよい。
この場合、プログラムは、CPUが読み取り可能な記録媒体に記憶されていてもよい。例えば、記録媒体は、フレキシブルディスク、光ディスク、光磁気ディスク、及び、半導体メモリ等の可搬性を有する媒体である。
また、上記実施形態の他の変形例として、上述した実施形態及び変形例の任意の組み合わせが採用されてもよい。
本発明は、PONを構成する通信システム等に適用可能である。
10 送信装置
11 アイドル削除部
12 エンコード処理実行部
13 スクランブル処理実行部
14 誤り訂正符号付与・データ検出部
14a データ検波部
14a1 デスクランブル処理実行部
14a2 データ解析部
14a3 データ解析部
14b FEC計算部
14c データ挿入部
15 シンボル幅調整部
16 データ生成部
17 パラレル・シリアル変換部
20 受信装置
21 同期処理実行部
21a シンボル同期処理部
21b FECフレーム同期処理部
21c バーストデリミタ同期処理実行部
21d バッファ部
21e Nbitパターン解析部
21f バーストデリミタ配置検波部
21g シンボル配列構築部
21h BER部
21i EOB検波部
21j FECフレームロック信号生成部
22 誤り訂正処理実行部
23 デスクランブル処理実行部
24 デコード処理実行部
25 アイドル挿入部
26 データ取得部
28 シリアル・パラレル変換部
30 送信装置
31 アイドル削除・データ検出部
31a データ検波部
31b 補助データ挿入部
32 エンコード処理実行部
33 スクランブル処理実行部
34 誤り訂正符号付与部
34a FEC計算部
34b データ挿入部
35 シンボル幅調整部
40 受信装置
41 同期処理実行部
41d バッファ部
41e Nbitパターン解析部
41f バーストデリミタ配置検波部
41g シンボル配列構築部
41h BER部
41i EOB検波部
41j FECフレームロック信号生成部
42 誤り訂正処理実行部
43 デスクランブル処理実行部
44 デコード処理実行部
45 アイドル挿入部
100 通信システム
200 通信システム
300 通信システム
310 送信装置
311 送信部
320 受信装置
321 期処理実行部

Claims (17)

  1. 互いに通信可能に接続された送信装置及び受信装置を含む通信システムであって、
    前記送信装置は、
    デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信する送信手段を備え、
    前記受信装置は、
    前記送信装置により送信された前記通信データを受信し、当該受信した通信データのうちの、前記デリミタシンボル及び前記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける前記フレームの位置を特定する同期処理実行手段を備える通信システム。
  2. 請求項1に記載の通信システムであって、
    前記送信手段は、
    連続する2つのシンボルが異なるシンボルとなるように前記通信データを符号化するスクランブル処理を行うスクランブル処理実行手段を含み、
    前記スクランブル処理実行手段は、前記デリミタシンボルの直後に位置する前記補助シンボルに対して、予め設定されたスクランブル基準値に基づく前記スクランブル処理を実行するとともに、当該補助シンボルに後続するシンボルに対して、直前のシンボルに基づく前記スクランブル処理を実行するように構成され、
    前記受信装置は、
    前記受信された通信データを復号化するデスクランブル処理を行うデスクランブル処理実行手段を備える通信システム。
  3. 請求項2に記載の通信システムであって、
    前記スクランブル処理実行手段は、前記スクランブル処理として、フレーム同期型のスクランブル処理を実行するように構成された通信システム。
  4. 請求項1乃至請求項3のいずれか一項に記載の通信システムであって、
    前記通信データは、前記デリミタシンボルの直前に、予め設定された同期パターンシンボルが挿入されたデータであり、
    前記補助シンボルは、前記同期パターンシンボルと同一のシンボルである通信システム。
  5. 請求項1乃至請求項3のいずれか一項に記載の通信システムであって、
    前記補助シンボルは、予め設定されたアイドルパターンシンボルである通信システム。
  6. 請求項1乃至請求項5のいずれか一項に記載の通信システムであって、
    PON(Passive Optical Network)に適用される通信システム。
  7. 請求項6に記載の通信システムであって、
    10GE(10 Gigabit Ethernet(登録商標))−PONに適用される通信システム。
  8. 互いに通信可能に接続された送信装置及び受信装置を含む通信システムに適用され、
    前記送信装置が、デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信し、
    前記受信装置が、前記送信装置により送信された前記通信データを受信し、
    前記受信装置が、前記受信された通信データのうちの、前記デリミタシンボル及び前記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける前記フレームの位置を特定する、通信方法。
  9. 請求項8に記載の通信方法であって、
    前記デリミタシンボルの直後に位置する前記補助シンボルに対して、予め設定されたスクランブル基準値に基づいて、連続する2つのシンボルが異なるシンボルとなるように前記通信データを符号化するスクランブル処理を前記送信装置が行い、
    前記デリミタシンボルの直後に位置する前記補助シンボルに後続するシンボルに対して、直前のシンボルに基づいて、連続する2つのシンボルが異なるシンボルとなるように前記通信データを符号化するスクランブル処理を前記送信装置が行い、
    前記受信装置が、前記受信された通信データを復号化するデスクランブル処理を行う、通信方法。
  10. 送信装置と通信可能に接続された受信装置であって、
    デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを、前記送信装置から受信し、当該受信した通信データのうちの、前記デリミタシンボル及び前記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける前記フレームの位置を特定する同期処理実行手段を備える受信装置。
  11. 請求項10に記載の受信装置であって、
    前記受信された通信データを復号化するデスクランブル処理を行うデスクランブル処理実行手段を備える受信装置。
  12. 送信装置と通信可能に接続された受信装置に、
    デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを、前記送信装置から受信し、当該受信した通信データのうちの、前記デリミタシンボル及び前記補助シンボルからなる位置検出用シンボルの予め設定された基準値と一致する程度が予め設定された閾値よりも高い部分を検出することにより、当該通信データにおける前記フレームの位置を特定する同期処理実行手段を実現させるためのプログラム。
  13. 請求項12に記載のプログラムであって、
    前記受信装置に、更に、
    前記受信された通信データを復号化するデスクランブル処理を行うデスクランブル処理実行手段を実現させるためのプログラム。
  14. 受信装置と通信可能に接続された送信装置であって、
    デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信する送信手段を備える送信装置。
  15. 請求項14に記載の送信装置であって、
    前記送信手段は、
    連続する2つのシンボルが異なるシンボルとなるように前記通信データを符号化するスクランブル処理を行うスクランブル処理実行手段を含み、
    前記スクランブル処理実行手段は、前記デリミタシンボルの直後に位置する前記補助シンボルに対して、予め設定されたスクランブル基準値に基づく前記スクランブル処理を実行するとともに、当該補助シンボルに後続するシンボルに対して、直前のシンボルに基づく前記スクランブル処理を実行するように構成された送信装置。
  16. 受信装置と通信可能に接続された送信装置に、
    デリミタシンボルと、当該デリミタシンボルに後続する補助シンボル及びデータシンボルを含むフレームと、を含む複数のシンボルからなる通信データを送信する送信手段を実現させるためのプログラム。
  17. 請求項16に記載のプログラムであって、
    前記送信手段は、
    連続する2つのシンボルが異なるシンボルとなるように前記通信データを符号化するスクランブル処理を行うスクランブル処理実行手段を含むとともに、
    前記スクランブル処理実行手段は、前記デリミタシンボルの直後に位置する前記補助シンボルに対して、予め設定されたスクランブル基準値に基づく前記スクランブル処理を実行するとともに、当該補助シンボルに後続するシンボルに対して、直前のシンボルに基づく前記スクランブル処理を実行するように構成されたプログラム。
JP2009187918A 2009-08-14 2009-08-14 通信システム Pending JP2011041095A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009187918A JP2011041095A (ja) 2009-08-14 2009-08-14 通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009187918A JP2011041095A (ja) 2009-08-14 2009-08-14 通信システム

Publications (1)

Publication Number Publication Date
JP2011041095A true JP2011041095A (ja) 2011-02-24

Family

ID=43768387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009187918A Pending JP2011041095A (ja) 2009-08-14 2009-08-14 通信システム

Country Status (1)

Country Link
JP (1) JP2011041095A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016527771A (ja) * 2013-08-22 2016-09-08 エヌイーシー ラボラトリーズ アメリカ インクNEC Laboratories America, Inc. フレキシブルEthernetベース光ネットワークのための再構成可能かつ可変レートの共有マルチトランスポンダアーキテクチャ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016527771A (ja) * 2013-08-22 2016-09-08 エヌイーシー ラボラトリーズ アメリカ インクNEC Laboratories America, Inc. フレキシブルEthernetベース光ネットワークのための再構成可能かつ可変レートの共有マルチトランスポンダアーキテクチャ

Similar Documents

Publication Publication Date Title
US5944842A (en) Method and apparatus for data encoding and communication over noisy media
US10511406B1 (en) Power saving in a twisted wire pair communication network
EP2039042B1 (en) Method and apparatus for applying forward error correction in 66b systems
US10182039B2 (en) Encrypted and authenticated data frame
RU2627112C2 (ru) Способ, система и устройство связи для оптической сетевой системы
EP2187566B1 (en) Method and device for realizing data error reporting
US7152199B2 (en) Method and apparatus for delineating data in an FEC-coded Ethernet frame
JP2012525771A (ja) 連続する同一ディジットの低減のためのシステムおよび方法
JP2015170985A (ja) 誤り検出装置、誤り検出方法、および誤り検出プログラム
US9432187B2 (en) Data scrambling initialization
JPWO2008001419A1 (ja) 通信装置
US20230246741A1 (en) Data Processing Method and Device in Passive Optical Network System
JP2011041095A (ja) 通信システム
JP4419867B2 (ja) データ処理装置
CA2215380C (en) Method and apparatus for data encoding and communication over noisy media
JP5724877B2 (ja) パリティ制御システム及び方法、並びに通信システム及び方法
JP4747085B2 (ja) 誤り訂正符号回路
JP4444274B2 (ja) データ伝送方法、管理装置および伝送システム
JP5508328B2 (ja) 符号語同期方法および回路
US20040091029A1 (en) Data transmission interface
US9270411B2 (en) Indicating end of idle sequence by replacing certain code words with alternative code words
JP2019092086A (ja) 同期プログラム、記録媒体、通信装置及び同期方法
US20150222383A1 (en) Indicating end of idle sequence by replacing expected code words while maintaining running disparity
KR20170099230A (ko) 데이터 동기화 장치 및 방법
JP2014171082A (ja) 通信装置および通信方法

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20120713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120713