JP2002101139A - 復調方法 - Google Patents

復調方法

Info

Publication number
JP2002101139A
JP2002101139A JP2000288829A JP2000288829A JP2002101139A JP 2002101139 A JP2002101139 A JP 2002101139A JP 2000288829 A JP2000288829 A JP 2000288829A JP 2000288829 A JP2000288829 A JP 2000288829A JP 2002101139 A JP2002101139 A JP 2002101139A
Authority
JP
Japan
Prior art keywords
signal
synchronization
establishing
timing
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000288829A
Other languages
English (en)
Other versions
JP4489922B2 (ja
Inventor
Shinichi Miyashita
信一 宮下
Manabu Nakamura
学 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2000288829A priority Critical patent/JP4489922B2/ja
Priority to US09/955,114 priority patent/US7023940B2/en
Publication of JP2002101139A publication Critical patent/JP2002101139A/ja
Application granted granted Critical
Publication of JP4489922B2 publication Critical patent/JP4489922B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 【課題】 例えばπ/4シフトQPSK変調方式により
変調されたバースト信号から短期間でクロック同期を確
立する復調方法等を提供する。 【解決手段】 位相の変化値が周期的に正負を繰り返す
同期確立用信号(プリアンブルパターン)を含む受信信
号(バースト信号)に含まれる当該同期確立用信号の位
相の変化値の正負が変化するタイミングに基づいて当該
受信信号から同期を確立して当該受信信号を復調する。
図示の回路では、A/D変換器1が受信信号をデジタル
化し、位相変化量検出回路2が当該受信信号の位相変化
量を検出し、位相極性変化点検出回路3が当該位相変化
量の極性(正負)の変化点を検出し、変化点統計処理回
路4が当該変化点を統計処理し、これに基づいてクロッ
ク同期設定回路5がクロックの同期を確立する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばπ/4シフ
トQPSK(Quadrature Phase Shift Keying)変調方
式により変調されたバースト信号からクロック同期を確
立する復調方法や同期確立装置や変復調装置や基地局装
置に関し、特に、短期間で同期を確立する技術に関す
る。
【0002】
【従来の技術】例えばバースト的な無線通信が行われる
無線通信システムでは、無線送信機が変調部により変調
したバースト信号を無線により送信し、無線受信機が当
該バースト信号の受信開始時において復調部により当該
バースト信号からクロック同期を確立することが行われ
る。また、このような無線通信システムでは、例えばπ
/4シフトQPSK等の種々な変調方式及び復調方式が
用いられる。
【0003】ここで、図16には、バースト信号の構造
の一例を示してある。同図に示されるように、バースト
信号に含まれる各バーストスロットは、クロック同期を
確立するためのパターンであるプリアンブルパターン
(PR)と、バーストの基準位置を決めるための識別パ
ターンであるユニークワード(UW)と、通信データ本
体であるデータと、スロット間の緩衝タイミングを設け
てバーストの重なりを防ぐガードビット(GB)とが記
載順に先頭から並べられて構成されている。
【0004】バーストでの通信を行う場合、受信機で
は、それぞれのバースト受信の開始時にプリアンブルパ
ターンを参照して自己のクロックの同期を確立する。上
記図16に示したようなフレームフォーマットを有する
バースト信号を用いた場合には、例えばユニークワード
の前までに同期を確立することが望まれる。
【0005】また、図17には、無線受信機に備えられ
て上記のようなクロック同期を確立する復調回路の一例
を示してあり、この復調回路では一般的な方式としてフ
ィードバック制御によりクロック同期を確立している。
また、同図の例では、π/4シフトQPSKが変調方式
として用いられ遅延検波方式で復調した場合を示してあ
る。
【0006】具体的には、同図に示した復調回路では、
無線受信機により受信した(π/4シフトQPSKによ
る)バースト信号をA/D変換器81によりアナログ信
号からデジタル信号へ変換し、当該変換後の信号を復調
器82によりI成分(同相成分)とQ成分(直交成分)
に復調し、当該I成分及び当該Q成分をそれぞれフィル
タ83及びフィルタ84によりフィルタリングする。
【0007】2つのフィルタ83、84から出力される
I成分及びQ成分は、(遅延)検波器85に入力される
とともに、クロック位相検出回路86に入力される。そ
して、検波器85では入力されたI成分及びQ成分を遅
延検波により復調して復調データを生成することが行わ
れる。また、パラレル/シリアル変換器88では検波器
85から出力されるI成分及びQ成分の復調データをパ
ラレルデータからシリアルデータへ変換することが行わ
れる。また、クロック位相検出回路86では入力された
I成分及びQ成分からクロックの位相を検出することが
行われ、クロック再生回路87では当該検出結果に基づ
いて同期クロックを生成し、上記したA/D変換器81
や2つのフィルタ83、84や検波器85をフィードバ
ック制御することが行われる。
【0008】ここで、π/4シフトQPSKの同期検波
回路の従来例として、特開平9−266499号公報に
記載された「デジタル復調回路、最大値検出回路及び受
信装置」を紹介しておく。この従来例は、PHS(Pers
onal Handy phone System)等の移動体通信に関するも
のであり、例えば高速動作を可能にして小型化やIC化
に対応可能な同期検波回路を有するデジタル復調器を提
供することを目的として、送受信機間の周波数誤差や位
相誤差を取り除く技術に関する。
【0009】具体的には、この従来例では、「100
1」の繰り返しパターンから成るプリアンブルパターン
を用いており、このプリアンブルパターンの期間で周波
数差を検出することや、このプリアンブルパターンの期
間で瞬時位相信号の位相変化パターンに基づいて周波数
差補正信号を形成することが行われ、これにより、キャ
リア信号間の周波数差を正しく検出することが可能な位
相雑音の許容範囲を拡大することを図っている。
【0010】また、この従来例では、キャリア発生器に
より自己発生させたキャリア信号の位相と受信信号のキ
ャリア信号の位相とを比較してその位相誤差を検出し、
その位相誤差を補正することにより同期を確立すること
が行われている。また、この従来例では、π/4シフト
QPSKによる受信信号の位相をπ/4だけ逆にシフト
させて、QPSKに対応したものとして処理を行ってい
る。この場合、プリアンブルパターンはシンボル毎にπ
の位相変化を繰り返す波形となり、BPSK(Binary P
hase Shift Keying)信号として扱うことが可能となる
ことから、位相雑音に対して誤検出をしにくくなり、精
度の高い位相検出が可能となる。
【0011】
【発明が解決しようとする課題】しかしながら、例えば
上記図17に示したような従来の復調回路では、プリア
ンブルパターンに基づいてクロック同期を確立するため
には、一般的な受信機の性能として、バースト信号の受
信を開始してから約100シンボル分もの長い信号受信
期間が必要となってしまうといった不具合があった。
【0012】ここで、図18を参照して、上記のような
不具合により生じる問題点を具体的に説明する。同図
(a)には、クロックの同期が確立するまでの期間が約
100シンボルと長いことに対処するために、100シ
ンボル分以上の長さ(期間)を有するプリアンブルパタ
ーンを設けた場合におけるバースト信号の構造例を示し
てある。しかしながら、この場合には、バーストスロッ
ト全体の長さ(期間)に占めるプリアンブルパターンの
長さ(期間)の割合が大きくなってしまうため、当該プ
リアンブルパターンの期間がデータ通信上で無駄な期間
となり、データの通信(転送)レートが低くなってしま
うといった問題が生じる。
【0013】また、同図(b)には、プリアンブルパタ
ーンの長さ(期間)を同図(a)に示したほどには長く
確保しない場合におけるバースト信号の構造例を示して
あり、この場合、受信開始から100シンボル分程度の
期間までは受信信号を正しく復調することができない可
能性があり、1回目のバースト受信時にはユニークワー
ドやデータの期間についても正常な復調を行うことがで
きない可能性がある。このため、1回目のバースト受信
時における受信データを正常に受信できずに当該1回目
の受信データを破棄することが前提となってしまうとい
った問題や、また、1回目のバースト受信時に確立した
同期のタイミングを2回目以降のバースト受信時に使用
するために保存しておく必要があるといった問題があっ
た。
【0014】本発明は、上記のような従来の課題を解決
するためになされたもので、例えば受信された(π/4
シフトQPSKによる)バースト信号の先頭に含まれる
プリアンブルパターンに基づいてクロックの同期を確立
するに際して、短期間で同期を確立することができる復
調方法や同期確立装置や変復調装置や基地局装置を提供
することを目的とする。
【0015】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る復調方法では、位相の変化値が周期的
に正負を繰り返す同期確立用信号を含む受信信号から同
期を確立して当該受信信号を復調することを行い、具体
的には、受信信号に含まれる同期確立用信号の位相の変
化値の正負が変化するタイミングに基づいて当該受信信
号から同期を確立して当該受信信号を復調する。
【0016】従って、同期確立用信号(例えばプリアン
ブルパターン)の位相変化値の正負が周期的に変化する
タイミングに基づいて同期(例えばクロックの同期)が
確立されることで、短期間で同期を確立することがで
き、これにより、例えば同期確立用信号の長さ(期間)
を比較的短くしてデータ通信レートを向上させることが
でき、また、例えば短い長さ(期間)の同期確立用信号
を用いても当該同期確立用信号の期間内で同期が確立さ
れるため、1回目のバースト受信時における受信データ
から確実に正常受信を行うことができる。
【0017】また、本発明に係る復調方法では、上記の
ような復調を行うに際して、複数の受信信号から各受信
信号毎に同期を確立して当該各受信信号を復調する。上
述のように、本発明では、短期間で同期を確立すること
ができるため、例えば上記のような同期確立用信号を含
む受信信号が複数あってほぼ同時期に受信されたような
場合においても、これら複数の受信信号のそれぞれにつ
いての同期を短期間で確立することができ、これによ
り、これら複数の受信信号の全体としても短期間で同期
を確立することができる。
【0018】また、本発明では、上記した本発明に係る
復調方法と同様な技術思想を同期確立装置や変復調装置
や基地局装置に適用して、上記と同様に、短期間で受信
信号から同期を確立することを実現した。すなわち、本
発明に係る同期確立装置では、位相の変化値が周期的に
正負を繰り返す同期確立用信号を含む受信信号から同期
を確立するに際して、正負変化タイミング検出手段が受
信信号に含まれる同期確立用信号の位相の変化値の正負
が変化するタイミングを検出し、同期確立手段が検出し
たタイミングに基づいて当該受信信号から同期を確立す
る。
【0019】また、本発明に係る変復調装置では、次の
ようにして、送信信号を変調する一方、位相の変化値が
周期的に正負を繰り返す同期確立用信号を含む受信信号
から同期を確立して当該受信信号を復調する。すなわ
ち、変調手段が送信信号を変調する一方、正負変化タイ
ミング検出手段が受信信号に含まれる同期確立用信号の
位相の変化値の正負が変化するタイミングを検出し、同
期確立手段が検出したタイミングに基づいて当該受信信
号から同期を確立し、復調手段が確立した同期タイミン
グに従って当該受信信号を復調する。
【0020】また、本発明に係る基地局装置は、当該基
地局装置と移動局装置とが無線により通信する交通情報
システムに備えられる。そして、本発明に係る基地局装
置では、次のようにして、信号を変調して移動局装置に
対して無線により送信する一方、位相の変化値が周期的
に正負を繰り返す同期確立用信号を含む信号を移動局装
置から無線受信し、当該受信信号から同期を確立して当
該受信信号を復調する。すなわち、無線信号を送受信す
るアンテナを備えて、変調手段が信号を変調し、送信手
段が変調した信号をアンテナにより移動局装置に対して
無線送信する一方、受信手段が移動局装置から無線送信
される信号をアンテナにより受信し、正負変化タイミン
グ検出手段が受信した信号に含まれる同期確立用信号の
位相の変化値の正負が変化するタイミングを検出し、同
期確立手段が検出したタイミングに基づいて当該受信信
号から同期を確立し、復調手段が確立した同期タイミン
グに従って当該受信信号を復調する。また、制御手段が
移動局装置との間で送受信する信号を外部の装置(例え
ば他の基地局装置や中央制御局装置)との間で通信す
る。
【0021】
【発明の実施の形態】本発明の第1実施例に係る同期確
立回路(同期確立装置)を図面を参照して説明する。な
お、本例では、本発明に係る復調方法についても、まと
めて説明する。図1には、本例に係る同期確立回路の概
略的な構成例を示してあり、この同期確立回路は、例え
ば上記図16に示したものと同様な構造を有するバース
ト信号を受信する無線受信機に備えられて、当該バース
ト信号に含まれるプリアンブルパターンに基づいて当該
バースト信号からクロックの同期を確立する。
【0022】また、本例では、無線送信機と無線受信機
とがπ/4シフトQPSK変調方式を用いて信号を無線
通信する場合を示し、また、無線送信機から無線送信さ
れるバースト信号の先頭に含まれるプリアンブルパター
ンとして、「1001」が繰り返して発生するパターン
である「100110011001…」というパターン
が用いられる場合を示す。
【0023】ここで、π/4シフトQPSKにおいて
「1001」が繰り返されるパターンは、位相の変化値
が周期的に正負を繰り返すパターンとなり、これを具体
的に説明する。図2には、上記のようなプリアンブルパ
ターンをπ/4シフトQPSK変調方式により変調する
ことで生成される変調波について、当該変調波の位相が
遷移する様子の一例を示してあり、同図中の横軸はI成
分を示しており、縦軸はQ成分を示している。なお、こ
の変調波は、例えば上記のようなプリアンブルパターン
を、グレイ符号化、和分論理変換、π/4シフトQPS
K変調することにより得られる。
【0024】同図に示されるように、π/4シフトQP
SKでは、「10」というビットパターン(シンボル)
は例えば−(π/4)の位相変化(位相の変化値が負で
ある位相変化)と対応しており、「01」というビット
パターン(シンボル)は例えば+(3π/4)の位相変
化(位相の変化値が正である位相変化)と対応してい
る。つまり、「10」及び「01」が繰り返されるパタ
ーン(「1001」が繰り返されるパターン)では、位
相の変化値が周期的に正負を繰り返すことになる。ま
た、このパターンでは、変調波の位相が8回遷移すると
当該位相が座標平面上において総じて1回転分(2π
分)遷移して元の位相位置に戻る構成となっている。
【0025】なお、本例では、プリアンブルパターンが
1バイトのランプ部(R)と4バイトのプリアンブル部
との計5バイトのデータ(20シンボル分のデータ)か
ら構成されており、「1001」が10回繰り返される
構成となっている。また、本明細書の実施例では、「1
001」が繰り返されるパターンをプリアンブルパター
ンとして用いた場合を示すが、本発明では、位相の変化
値が周期的に正負を繰り返すパターンであれば、他の任
意のパターンがプリアンブルパターンとして用いられて
もよい。
【0026】また、図3には、上記図2に示したプリア
ンブルパターンの位相が遷移する様子を、時間の経過に
対する位相変化の波形により示してあり、同図中の横軸
は時間を示しており、縦軸は位相を示している。上記図
3に示されるように、π/4シフトQPSKにおいて
は、「100110011001…」というプリアンブ
ルパターンが位相の周期的な変化を生じさせ、また、位
相の変化値も周期的に正負の値を繰り返して変化する。
本例では、後述するように、このような位相の変化(方
向)を検出することで、各シンボル(ここでは、「1
0」というシンボルや「01」というシンボル)の正確
な変化点を検出してクロック同期を確立する。
【0027】上記図1を参照して、本例の同期確立回路
の概略的な動作の一例を示す。同図に示されるように、
本例の同期確立回路には、A/D変換器1と、位相変化
量検出回路2と、位相極性変化点検出回路3と、変化点
統計処理回路4と、クロック同期設定回路5とが備えら
れている。A/D変換器1は、受信されて復調器へ入力
されるバースト信号(ここでは、当該バースト信号に含
まれるプリアンブルパターンの信号)を入力して、当該
信号をアナログ信号からデジタル信号へ変換し、変換し
たデジタル信号(デジタルの値)を位相変化量検出回路
2へ出力する機能を有している。
【0028】位相変化量検出回路2は、A/D変換器1
から入力されるデジタル信号の値に基づいて当該デジタ
ル信号の位相の変化量を検出し、当該検出結果を位相極
性変化点検出回路3へ出力する機能を有している。
【0029】位相極性変化点検出回路3は、位相変化量
検出回路2により検出された位相の変化量の極性(当該
変化量が正であるか負であるか)を判定して、当該極性
が変化する点(タイミング)を検出し、当該検出結果を
変化点統計処理回路4へ出力する機能を有している。な
お、このような極性の変化点は、位相変化量検出回路2
により検出された位相変化量の極性が反転する(正から
負へ変化する、或いは、負から正へ変化する)タイミン
グを検出することにより取得可能であり、つまり、当該
タイミングを極性変化点として用いることができる。
【0030】変化点統計処理回路4は、位相極性変化点
検出回路3により検出された極性変化点の数を例えばプ
リアンブルパターンの計測可能範囲内においてカウント
するとともに、検出された複数の極性変化点に最もよく
適合したタイミング周期(隣接する極性変化点の間の時
間間隔)を判定し、当該判定結果をクロック同期設定回
路5へ出力する機能を有している。
【0031】なお、無線通信における誤差が無いとする
と、1シンボルに対して1つのタイミング周期を検出す
ることができるが、実際には無線通信における誤差を考
慮して多数(好ましくは、なるべく多く)のタイミング
周期をサンプリングするのがよい。また、タイミング周
期のサンプリング数は、例えばプリアンブルパターンの
長さ(期間)に基づいて決定される。上記した変化点統
計処理回路4では、サンプリングしたタイミング周期を
集計して、例えば複数の検出結果を平均化したタイミン
グ周期をクロック同期設定回路5に通知することや、或
いは、例えば集計結果の分布に基づいて最も検出頻度の
高いタイミング周期を判定してクロック同期設定回路5
に通知すること等を行う。
【0032】クロック同期設定回路5は、変化点統計処
理回路4から通知されるタイミング周期を用いてクロッ
クの同期(ビット同期)を確立し、これにより生成した
同期クロック信号を(当該同期クロック信号によって動
作する)各処理部へ出力する機能を有している。なお、
クロックの同期確立は、例えば当該クロックを構成する
パルス信号の周期を前記タイミング周期に合わせること
により実現される。
【0033】次に、本例の同期確立回路の更に具体的な
構成例及び動作例を示す。図4には、本例の同期確立回
路の具体的な構成例を示してある。同図に示した同期確
立回路には、A/D変換器11と、乗算器12と、位相
検出回路T1と、オフセットレベル生成回路T2と、ア
ンラップ回路(位相が1回転(本例では、π分の回転)
したときの不連続データを補正する回路)T3と、フィ
ルタ回路T4と、極性ビット変換器Zと、変化点抽出回
路T5と、変化点計測回路T6と、クロック同期回路T
7と、タイミング生成回路T8とが備えられている。な
お、本例の回路では、ボーレートの16倍のクロックで
アナログデータをサンプリングしている。
【0034】A/D変換器11は、例えば後述するタイ
ミング生成器41から出力されるタイミング信号に基づ
いて、受信されて復調器へ入力されるバースト信号(こ
こでは、当該バースト信号に含まれるプリアンブルパタ
ーンの信号)を入力して、当該信号をアナログ信号から
デジタル信号(本例では、8ビット)へ変換し、変換し
たデジタル信号(デジタルの値)を乗算器12へ出力す
る。
【0035】乗算器12は、A/D変換器11から入力
される8ビットのデジタル信号を5ビットのデジタル信
号へ変換して(ビット数のまるめを行って)位相検出回
路T1に備えられた乗算器15及び乗算器16へ出力す
る。
【0036】位相検出回路T1には、発振器13と、9
0°シフト器14と、2つの乗算器15、16と、2つ
の絶対値器17、18と、XOR19と、ROM20
と、乗算器21とが備えられている。発振器13は、I
成分を復調するための搬送波信号を発振し、当該搬送波
信号を90°シフト器14及び乗算器15へ出力する。
90°シフト器14は、発振器13から入力される搬送
波信号の位相を90°シフトさせてQ成分を復調するた
めの搬送波信号を生成し、当該搬送波信号を乗算器16
へ出力する。
【0037】乗算器15は、乗算器12から入力される
信号と発振器13から入力される信号とを乗算してI成
分のデータを復調し、当該I成分のデータを絶対値器1
7へ出力する。同様に、乗算器16は、乗算器12から
入力される信号と90°シフト器14から入力される信
号とを乗算してQ成分のデータを復調し、当該Q成分の
データを絶対値器18へ出力する。
【0038】絶対値器17は、乗算器15から入力され
るI成分のデータの絶対値を取得する機能を有してお
り、当該I成分のデータの絶対値をROM20へ出力す
る。同様に、絶対値器18は、乗算器16から入力され
るQ成分のデータの絶対値を取得する機能を有してお
り、当該Q成分のデータの絶対値をROM20へ出力す
る。
【0039】XOR19には、乗算器15から出力され
るI成分のデータの極性(正負)を示すビットデータが
入力されるとともに、乗算器16から出力されるQ成分
のデータの極性(正負)を示すビットデータが入力され
る。そして、XOR19は、このようにして入力される
2つの(極性を示す)ビットデータに基づいて、これら
2つのビットデータの値(例えば“1”値、或いは、
“0”値)が異なる場合には“1”値のデータを乗算器
21へ出力する一方、これら2つのビットデータの値が
同じである場合には“0”値のデータを乗算器21へ出
力する。
【0040】ROM20は、絶対値器17から入力され
るI成分のデータの絶対値と絶対値器18から入力され
るQ成分のデータの絶対値に対して、これら2つの絶対
値に対応する位相を乗算器21へ出力する。
【0041】ここで、本例のROM20は、例えば予め
用意されたテーブルを記憶しており、当該テーブルに基
づいて上記のような位相を決定して出力する。図5
(a)には、このようなテーブルの一例を示してあり、
I相とQ相の位置をプロット配置したようなものとなっ
ている。具体的には、I成分のデータの絶対値(“00
01”等)及びQ成分のデータの絶対値(“0001”
等)の組に対して位相の値(“a1”〜“a9”等)が
記憶されており、これに基づいて上記した位相を決定す
る。
【0042】なお、本例では、図5(b)に示されるよ
うに、位相波形の1/4に相当する部分(位相θが0〜
π/2である第1象限の部分)のみについて、上記のよ
うなプロット配列(本例では、0〜π/2を15分割し
たもの)をテーブルに保持している。この理由は、プロ
ット位置が他の部分(第2象限、第3象限、第4象限の
部分)にある場合には、その位置をずらしてテーブル上
の相当する位置(第1象限上の相当する位置)に当ては
めれば、位相を決定することができるためである。
【0043】また、無線通信システムを考えると、例え
ば移動局装置が通信過程においてどのタイミングで基地
局装置の通信可能領域(エリア)に入るかは不明(任
意)であるが、どのタイミングで入った場合であって
も、基地局装置では移動局装置が通信可能領域に入った
時点において上記したテーブル上の相当する位置に当て
はめれば、同期を確立するのには問題はないためであ
る。
【0044】また、上記のことを、図5(c)を参照し
て、具体的に説明する。すなわち、本例のROM20
は、0°〜90°分の情報(同図(c)中のの部分の
情報)のみを有している。ここで、同図(c)中のの
部分及びの部分ではXOR19の出力値が“1”値と
なり、この場合、後述する乗算器21ではROM20か
らの出力値の極性を反転させる。また、同図(c)中の
の部分ではXOR19の出力値が“0”値となり、こ
の場合、後述する乗算器21ではROM20からの出力
値の極性を反転させない(当該出力値と同じ値を出力す
る)。このため、本例では、後述する乗算器21からの
出力では−180°〜+180°の情報が−90°〜+
90°の値でしか表現されないことになるが、後述する
アンラップ回路T3で位相情報をつなぎ合わせることに
より、全て(−180°〜+180°)の位相情報を表
現できるようにしている。
【0045】なお、前記他の部分を含めた位相波形の4
/4に相当する全部分(第1象限〜第4象限の部分)に
ついて、上記のようなプロット配列をテーブルに保持し
て位相を決定することも可能であるが、本例では、上記
のような好ましい態様とすることにより、ROM20に
要求される記憶領域を少なくしている。また、図6に
は、ROM20から出力される位相(図4中に示した
“a”点での値)の一例を示してあり、同図中の横軸は
時間(例えばサンプリング数を単位とした場合の値)を
示しており、縦軸は位相(例えば位相πを32とした場
合の値)を示している。
【0046】乗算器21は、XOR19から入力される
データの値に基づいて、ROM20から入力される位相
の値に正負の極性を付加し、当該極性を付加した位相を
加算器23やアンラップ回路T3に備えられたレジスタ
27及び加算器28へ出力する。ここで、本例では、X
OR19から出力されるデータが“1”値である場合に
は負の極性(−1)が判定されて付加され(極性反
転)、“0”値である場合には正の極性(+1)が判定
されて付加される(極性非反転)。また、図7には、乗
算器21から出力される位相(図4中に示した“b”点
での値)の一例を示してあり、同図中の横軸は時間を示
しており、縦軸は位相を示している。
【0047】オフセットレベル生成回路T2には、レジ
スタ24と、加算器25とが備えられている。レジスタ
24は、例えば後述するタイミング生成器41から出力
されるタイミング信号に基づいて、加算器25から入力
される値をラッチして、当該値を当該加算器25及び加
算器23へ出力する。加算器25は、レジスタ24から
入力される値に対して順次加算演算を行い、当該加算結
果を当該レジスタ24へ出力する。
【0048】このような構成及び動作により、オフセッ
トレベル生成回路T2では、π/4シフトQPSKによ
る位相回転に相当する分のオフセット値を加算器23へ
出力する。加算器23は、乗算器21から入力される位
相とレジスタ24から入力されるオフセット値とを加算
して加算器26へ出力する。
【0049】ここで、図8には、加算器23から出力さ
れる位相(図4中に示した“c”点での値)の一例を示
してあり、同図中の横軸は時間を示しており、縦軸は位
相を示している。同図に示されるように、位相にオフセ
ット値が加算されることで、π/4シフトQPSKによ
る位相回転が位相に付加されて受信信号の位相が生成さ
れている。
【0050】また、加算器23から出力される位相の波
形においては、例えば位相の値がπ以上ずれたところで
は、位相1回転分の値がプラス(+)方向(或いはマイ
ナス(−)方向)にずれており、当該ずれをアンラップ
回路T3により補正する。アンラップ回路T3には、2
つのレジスタ27、32と、2つの加算器28、31
と、絶対値比較器29と、極性検出器30と、乗算器3
3とが備えられている。
【0051】レジスタ27は、例えば後述するタイミン
グ生成器41から出力されるタイミング信号に基づい
て、乗算器21から入力される位相のデータを1クロッ
ク分シフト(例えば遅延)させて加算器28へ出力す
る。加算器(本例では、正負を逆にして加算する装置)
28は、乗算器21から位相のデータ(ここで、X1と
する)を入力するとともに、当該データを1クロック分
シフトさせたもの(ここで、X2とする)をレジスタ2
7から入力し、これら2つのデータの差(本例では、X
2−X1)を絶対値比較器29及び極性検出器30へ出
力する。
【0052】絶対値比較器29は、加算器28から入力
される前記差の絶対値を検出して、当該絶対値と所定の
値M(本例では、M=16)との大小を比較し、当該絶
対値が当該所定値M以上である場合にはレジスタ(フリ
ップフロップ回路)32へ所定のイネーブル信号を出力
して当該レジスタ32のカウントをイネーブル状態にす
る。
【0053】極性検出器30は、加算器28から入力さ
れる前記差の極性(正負)を検出し、正の極性を検出し
た場合には“+1”値を示す極性ビット信号を加算器3
1へ出力する一方、負の極性を検出した場合には“−
1”値を示す極性ビット信号を加算器31へ出力する。
加算器31は、レジスタ32から入力される信号の値と
極性検出器30から入力される信号の値(“+1”或い
は“−1”)とを加算し、当該加算結果を当該レジスタ
32へ出力する。
【0054】レジスタ32は、例えば後述するタイミン
グ生成器41から出力されるタイミング信号及び上記し
た加算器31から入力される加算信号に基づいて動作
し、具体的には、絶対値比較器29から入力されるイネ
ーブル信号によってカウントがイネーブル状態となり、
当該カウントの値を乗算器33へ出力するとともに上記
した加算器31へ出力する。
【0055】乗算器33は、レジスタ32から入力され
る値を32倍し、当該32倍した値(アンラップ回路T
3での位相のオフセット値)を加算器26へ出力する。
ここで、図9には、乗算器33から出力される値(図4
中に示した“d”点での値)の一例を示してあり、同図
中の横軸は時間を示しており、縦軸は当該値(アンラッ
プ回路T3での位相のオフセット値)を示している。同
図に示されるようなオフセット値を用いることにより、
加算器26において位相の値をπ分ずらすことができ、
これによって、位相の値が(不連続に)飛んでいるタイ
ミングでそれが連続した値となるように補正することが
できる。
【0056】加算器26は、加算器23から入力される
位相と乗算器33から入力されるオフセット値とを加算
し、当該加算結果をフィルタ回路T4に備えられたバン
ドパスフィルタ34へ出力する。ここで、図10には、
加算器26から出力される値(図4中に示した“e”点
での値)の一例を示してあり、同図中の横軸は時間を示
しており、縦軸は当該値(位相とアンラップ回路T3で
のオフセット値とを加算した位相差の値)を示してい
る。なお、同図中のグラフの端の方に位置する位相波形
が乱れているが、当該波形部分はプリアンブルパターン
以外に係るものである。
【0057】また、図11には、上記図8に示した波形
(アンラップ前の波形)と上記図11に示した波形(ア
ンラップ後の波形)とを同一のグラフ上に示してあり、
同図中の横軸は時間を示しており、縦軸は位相を示して
いる。図11に示されるように、アンラップ前の波形の
傾きがアンラップ回路T3により除かれて、傾きの無い
アンラップ後の波形が生成されている。
【0058】また、加算器26から出力される位相の値
にはプラス方向にオフセットがかかっているため、プラ
スの直流成分(DC)をフィルタ回路T4により除去す
る。フィルタ回路T4には、バンドパスフィルタ34が
備えられている。バンドパスフィルタ34は、加算器2
6から入力される位相(信号)の直流成分と雑音などを
除去し、当該除去後の位相差の値を極性ビット変換器Z
へ出力する(なお、本例のバンドパスフィルタ34は、
例えば入力信号を微分して出力するような機能を有して
いる)。極性ビット変換器Zは、バンドパスフィルタ3
4から入力される値の極性が正である場合には“1”値
のデータを変化点抽出回路T5に備えられたレジスタ3
5及びXOR36へ出力する一方、負である場合には
“0”値のデータを当該レジスタ35及び当該XOR3
6へ出力する。
【0059】ここで、図12には、バンドパスフィルタ
34から出力される位相差(図4中に示した“f”点で
の値)の一例を示してあり、同図中の横軸は時間を示し
ており、縦軸は位相差を示している。同図に示されるよ
うに、バンドパスフィルタ34から出力される位相差の
波形はゼロ(0)を基準として正負に振動するものとな
り、当該波形の値が正から負へ変化する点及び負から正
へ変化する点(ゼロクロス点)を位相差の正負の変化点
として検出することが可能となる。
【0060】変化点抽出回路T5には、レジスタ35
と、XOR36とが備えられている。レジスタ35は、
例えば後述するタイミング生成器41から出力されるタ
イミング信号に基づいて、極性ビット変換器Zから入力
されるデータの値を1クロック分ずらして(例えば遅延
させて)XOR36へ出力する。
【0061】XOR36は、極性ビット変換器Z及びレ
ジスタ35から入力されるデータの値が異なる場合(つ
まり、データ値の正負が変化した場合)には“1”値の
データを変化点計測回路T6に備えられたS/P変換器
37へ出力する一方、極性ビット変換器Z及びレジスタ
35から入力されるデータの値が同じである場合(つま
り、データ値の正負が不変である場合)には“0”値の
データを当該S/P変換器37へ出力する。
【0062】このような構成及び動作により、変化点抽
出回路T5では、位相差の波形の値がゼロ(0)点を横
切るタイミング(正負の変化点)を抽出することができ
る。つまり、具体的には、位相差の波形について、1ク
ロック分ずれていないデータの極性(正負)と1クロッ
ク分ずれたデータの極性(正負)とを比較して、これら
2つの極性が異なるタイミングの点(極性が変化した
点)を位相差の正負の変化点として検出することができ
る。
【0063】変化点計測回路T6には、S/P変換器3
7と、加算器38と、レジスタ39とが備えられてい
る。S/P変換器37は、XOR36から入力されるデ
ータをシリアルデータからパラレルデータへ変換し、当
該データ(本例では、隣接する“1”値と“1”値との
間の時間間隔を表すデータ)を加算器38へ出力する。
【0064】加算器38は、S/P変換器37から入力
されるデータの値を例えば16回分(16クロック分)
累積的に加算して、当該加算結果をレジスタ39へ出力
する。レジスタ39は、例えば後述するタイミング生成
器41から出力されるタイミング信号に基づいて、加算
器38から入力される加算結果(バイナリ値)を4ビッ
ト(桁が小さくなる方向に)シフトさせて、当該シフト
後の加算結果(平均値)をクロック同期回路T7に備え
られた同期器40へ出力する。なお、ここで言う4ビッ
トのシフトを行うと、加算結果を16で割ることにな
り、つまり、16回分の加算結果を16で割って平均化
することになる。
【0065】このような構成及び動作により、変化点計
測回路T6では、計測された位相差の正負の変化点タイ
ミング(本例では、隣接する“1”値と“1”値との間
の時間間隔)を16回分カウントして累積加算し、当該
加算結果のバイナリ値を4ビットシフトさせて平均化す
ることができる。なお、位相差の正負の変化点タイミン
グを平均化するときに用いる当該変化点タイミングの数
(サンプリング数)としては、種々であってもよく、一
例として、プリアンブルパターンを構成する20シンボ
ルの中で安定している(と推定される)真中付近の8回
分の変化点タイミングを平均化に用いるのも好ましい。
【0066】クロック同期回路T7には、同期器40が
備えられている。同期器40は、例えば後述するタイミ
ング生成器41から入力されるタイミング信号及びレジ
スタ39から入力される(位相差の正負の変化点タイミ
ングの)平均値に基づいて、クロックの同期を確立し、
当該確立した同期タイミングに従った基準(同期)クロ
ック信号を出力する。
【0067】なお、具体的には、同期器40では、タイ
ミング生成器41から入力されるタイミング信号により
クロックをリセットするとともに、レジスタ39から入
力される(位相差の正負の変化点タイミングの)平均値
に相当する時間間隔毎にクロックをリセットすることに
より、クロックの同期を確立することができる。このよ
うに、位相差の正負の変化点が検出される時間間隔を複
数回サンプリングして平均化した値を用いることで、ク
ロックの同期を確立することができる。
【0068】タイミング生成回路T8には、タイミング
生成器41が備えられている。タイミング生成器41
は、例えば受信されるバースト信号が開始されるタイミ
ングに基づいて、クロックをリセットする位置(同期の
先頭の位置)を決めるタイミング信号を生成し、当該タ
イミング信号を同期器40等へ出力する。
【0069】以上のように、本例の同期確立回路では、
π/4シフトQPSK変調方式により変調された(受
信)バースト信号を(π/4シフトQPSK復調方式に
より)復調するに際して、プリアンブルパターンの時間
的な位相差(位相変化)を検出し、検出した位相差をオ
フセットレベルとし、オフセットレベルとした位相差の
極性を検出し、検出した極性の変化点が発生する時間間
隔に基づいて基準クロック信号を生成する。
【0070】また、これに際して、本例の同期確立回路
では、プリアンブルパターンの位相差(位相の変化値)
が周期的に正負を繰り返していることを活用しており、
具体的には、当該位相差の極性を検出するとともに、当
該極性が正負に変化するタイミングを検出し、当該極性
が正負に変化する時間間隔の平均値を算出した結果に基
づいてクロックをリセットすることにより、クロック同
期を確立する。そして、このような本例の同期確立回路
を備えた復調回路では、本例の同期確立回路により生成
される基準クロック信号に従って、受信したバースト信
号に含まれるユニークワードやデータを正確に復調する
ことができる。
【0071】従って、本例の同期確立回路では、プリア
ンブルパターンの位相差の正負が周期的に変化するタイ
ミングに基づいてクロック同期が確立されることで、短
期間で同期を確立することができ、これにより、例えば
プリアンブルパターンの長さ(期間)を比較的短くして
データ通信レートを向上させることができ、また、例え
ば短い長さ(期間)のプリアンブルパターンを用いても
当該プリアンブルパターンの期間内で同期が確立される
ため、1回目のバースト受信時における受信データから
確実に正常受信を行うことができる。
【0072】なお、本例の同期確立回路では、例えば自
己でキャリア信号を発生するのではなく、(受信)バー
スト信号に含まれるプリアンブルパターンの絶対位相を
検出して、その周期性を利用して同期を確立している。
この場合、本例の同期確立回路では、位相差を周期的な
波形として処理するとともに、当該波形の値の正負を判
定して、位相差の正負の変化点タイミングを検出してお
り、当該検出結果に基づいて同期を確立している。
【0073】また、本例の同期確立回路を備えた復調回
路では、上記のような復調を行うに際して、例えば複数
の(受信)バースト信号から各バースト信号毎に同期を
確立して、当該確立した(各バースト信号毎の)同期タ
イミングに従って、当該各バースト信号を復調すること
もできる。この場合、本例の同期確立回路では、短期間
で同期を確立することができるため、例えば本例のよう
なプリアンブルパターンを含む(受信)バースト信号が
複数あってほぼ同時期に受信されたような場合において
も、これら複数のバースト信号のそれぞれについての同
期を短期間で確立することができ、これにより、これら
複数のバースト信号の全体としても短期間で同期を確立
することができる。
【0074】ここで、本例では、「1001」が繰り返
されるプリアンブルパターンが本発明に言う位相の変化
値が周期的に正負を繰り返す同期確立用信号に相当し、
当該プリアンブルパターンを含む受信バースト信号が本
発明に言う同期確立用信号を含む受信信号に相当する。
【0075】また、本例では、上記図4に示した変化点
計測回路T5等が受信バースト信号に含まれるプリアン
ブルパターンの位相の変化値の正負が変化するタイミン
グを検出する機能により、本発明に言う正負変化タイミ
ング検出手段が構成されている。また、本例では、上記
図4に示したクロック同期回路T7等が前記検出したタ
イミングに基づいて前記受信バースト信号からクロック
の同期を確立する機能により、本発明に言う同期確立手
段が構成されている。
【0076】次に、本発明の第2実施例に係る送受信変
復調装置(変復調装置)を図13を参照して説明する。
なお、本例の送受信変復調装置は、π/4シフトQPS
K変復調方式を用いて無線通信する無線通信機に備えら
れており、例えば無線信号を送受信するアンテナと当該
送受信される各信号を制御する制御部との間に設けられ
て、当該アンテナ及び当該制御部と接続されている。
【0077】同図には、本例の送受信変復調装置の概略
的な構成例を示してあり、この送受信変復調装置には、
受信側の回路として、A/D変換器51と、復調器52
と、2つのフィルタ53、54と、検波器55と、P/
S変換器56と、クロック位相検出回路57と、同期確
立回路58とが備えられているとともに、送信側の回路
として、変調器59と、フィルタ60とが備えられてい
る。
【0078】まず、受信側の回路について説明する。A
/D変換器51はアンテナにより受信された信号をアナ
ログ信号からデジタル信号へ変換して、当該変換後の受
信信号を復調器52及び同期確立回路58へ出力する。
同期確立回路58は、例えば上記図4に示したのと同様
な回路構成で構成されており、A/D変換器51から入
力される受信信号(例えば上記第1実施例で示したのと
同様なプリアンブルパターン)に基づいてクロックの同
期を確立し、これにより生成した基準クロック信号を後
述する検波器55へ出力する。
【0079】復調器52は、A/D変換器51から入力
される受信信号のI成分及びQ成分を復調し、当該I成
分を一方のフィルタ53へ出力する一方、当該Q成分を
他方のフィルタ54へ出力する。一方のフィルタ53
は、復調器52から入力されるI成分をフィルタリング
して検波器55へ出力する。他方のフィルタ54は、復
調器52から入力されるQ成分をフィルタリングして検
波器55へ出力する。
【0080】検波器55は、同期確立回路58から入力
される基準クロック信号に基づいて遅延検波を行い、具
体的には、2つのフィルタ53、54から入力されるI
成分及びQ成分を検波(復調)して、これにより取得し
た復調データ(2ビット)をP/S変換器56へ出力す
る。
【0081】P/S変換器56は、検波器55から入力
される復調データをパラレルデータからシリアルデータ
へ変換して制御部へ出力する。なお、クロック位相検出
回路57は、クロックの位相を検出し、当該検出結果を
A/D変換器51や2つのフィルタ53、54や検波器
55へ出力して供給する。
【0082】次に、送信側の回路について説明する。変
調器59は、制御部から送信対象となる信号(データ)
を入力し、当該信号を変調してフィルタ60へ出力す
る。フィルタ60は、変調器59から入力される変調信
号をフィルタリングしてアンテナへ出力する。
【0083】以上のように、本例の送受信変復調装置で
は、受信部がアンテナにより無線受信された信号を入力
して復調部が当該受信信号を復調して制御部へ出力する
一方、変調部が制御部から入力される信号を変調して送
信部が当該変調信号をアンテナにより無線送信するに際
して、例えば上記第1実施例に示したのと同様な同期確
立回路58を備えた復調回路により受信信号を復調する
ことを行う。このため、本例の送受信変復調装置では、
例えば上記第1実施例で示した同期確立回路に関して述
べたのと同様に、短期間で同期を確立することができる
等といった効果を得ることができる。
【0084】ここで、本例では、変調器59が送信信号
(送信対象となるデータ)を変調する機能により、本発
明に言う変調手段が構成されている。また、本例では、
同期確立回路58が受信バースト信号に含まれるプリア
ンブルパターンの位相の変化値の正負が変化するタイミ
ングを検出して、当該検出したタイミングに基づいて当
該受信バースト信号からクロックの同期を確立する機能
により、本発明に言う正負変化タイミング検出手段や同
期確立手段が構成されている。また、本例では、検波器
55が同期確立回路58により確立された同期タイミン
グに従って受信バースト信号(に含まれるユニークワー
ドやデータ)を復調する機能により、本発明に言う復調
手段が構成されている。
【0085】次に、本発明の第3実施例に係る路車間交
通無線通信システム(AHS:Advanced Cruise-Assist
Highway System)に備えられる基地局装置を図面を参
照して説明する。なお、本例の路車間交通無線通信シス
テムは、本発明に言う交通情報システムの一例である。
【0086】図14(a)には、本例の路車間交通無線
通信システムの概略的な構成例を示してあり、このシス
テムには、道路64の近辺に(例えば固定的に)設置さ
れた複数の基地局装置61と、道路64上を移動する複
数の移動局装置(例えば自動車等の移動機に備えられた
無線機)62とが備えられている。なお、同図(a)で
は、一部の道路及び1つの基地局装置及び1つの移動局
装置のみについて符号(“64”、“61”、“6
2”)を付してあり、他のものについては符号を省略し
てある。また、符号を付した基地局装置61について
は、その通信可能領域(エリア)63の一例を示してあ
る。
【0087】同図(a)に示した路車間交通無線通信シ
ステムでは、例えばπ/4シフトQPSK変復調方式を
用いて、1つの基地局装置61がその通信可能領域に存
在する複数(本例では、最大で12)の移動局装置62
との間で、交通に関する情報等を無線により通信する。
【0088】また、本例の路車間交通無線通信システム
では、例えば上記第1実施例で示したのと同様なプリア
ンブルパターンを含むバースト信号を用いた無線通信が
行われるところ、本例の基地局装置61から移動局装置
62への通信で用いられるバースト信号のフレームフォ
ーマットでは、例えば同図(b)に示されるように、デ
ータ信号の部分に12個のスロットD1〜D12が設け
られており、これにより、基地局装置61が最大で12
の移動局装置62と(同時に)無線通信することが可能
となっている。
【0089】図15には、上記した基地局装置61の構
成例を示してあり、この基地局装置61には、アンテナ
71と、受信部72と、復調部73と、変調部74と、
送信部75と、制御部76とが備えられている。アンテ
ナ71は、無線信号を送受信する。受信部72は、移動
局装置62から無線送信される信号をアンテナ71によ
り受信し、当該受信信号を復調部73へ出力する。
【0090】復調部73は、例えば上記図4に示したの
と同様な同期確立回路を有するとともに受信信号を復調
する回路を有しており、受信部72から入力される受信
信号(例えば上記第1実施例で示したのと同様なプリア
ンブルパターン)に基づいてクロックの同期を確立する
とともに、当該確立した同期クロックに基づいて受信信
号を復調し、当該復調結果を制御部76へ出力する。
【0091】変調部74は、制御部76から送信対象と
なる信号(データ)を入力し、当該信号を変調して送信
部75へ出力する。送信部75は、変調部74から入力
される変調信号をアンテナ71により移動局装置62に
対して無線送信する。制御部76は、他の装置(例えば
他の基地局装置や中央制御局装置)と例えば有線で接続
されており、復調部73から入力される信号(復調デー
タ)を当該他の装置へ送信することや、当該他の装置か
ら送信される信号(データ)を受信して変調部74へ出
力することにより、当該他の装置との間で送受信信号の
受け渡しを行う。
【0092】以上のように、本例の基地局装置61で
は、受信部72がアンテナ71により無線受信された信
号を入力して復調部73が当該受信信号を復調して制御
部76へ出力する一方、変調部74が制御部76から入
力される信号を変調して送信部75が当該変調信号をア
ンテナ71により無線送信するに際して、例えば上記第
1実施例に示したのと同様な同期確立回路を備えた復調
部73により受信信号を復調することを行う。このた
め、本例の基地局装置61では、例えば上記第1実施例
で示した同期確立回路に関して述べたのと同様に、短期
間で同期を確立することができる等といった効果を得る
ことができる。
【0093】一例として、本例の基地局装置61では、
その通信可能領域63に複数の移動局装置62が高速で
入ってきて各移動局装置62と素早く同期を確立しなけ
ればならないような場合においても、上記第1実施例で
述べたように、このような同期を短期間で確立すること
ができ、各移動局装置62との通信を可能とすることが
できる。
【0094】なお、従来の同期検波方式では、1つの基
地局装置と1つの移動局装置との間での送受信(つま
り、1対1での送受信)に関しては可能であったが、上
記のように複数の移動局装置が基地局装置の通信可能領
域に高速で入ってくるような場合には、基地局装置が同
期を確立する前に移動局装置が当該通信可能領域から出
ていってしまうといった問題が生じていた。また、例え
ばPHSでは、それが採用する同期検波方式(同期すべ
き信号のフィードバックを行い、徐々に同期を確立する
方式)により1つの基地局装置と複数の移動局装置とで
通信を行うが、PHSでは、基地局装置と高速の移動局
装置との通信を確立するために別の基地局装置との同時
送受信を利用しており、つまり、PHSでは、1つの基
地局装置が素早い同期確立を行うようなものではなかっ
た。本例の基地局装置61は、このような従来の問題点
を改善することができるものである。
【0095】ここで、本例の基地局装置61では、無線
信号を送受信するアンテナ71が本発明に言うアンテナ
に相当する。また、本例の基地局装置61では、変調部
74が信号を変調する機能により、本発明に言う変調手
段が構成されている。
【0096】また、本例の基地局装置61では、送信部
75が変調された信号をアンテナ71により移動局装置
62に対して無線送信する機能により、本発明に言う送
信手段が構成されている。また、本例の基地局装置61
では、受信部72が移動局装置62から無線送信される
信号をアンテナ71により受信する機能により、本発明
に言う受信手段が構成されている。
【0097】また、本例の基地局装置61では、復調部
73が受信バースト信号に含まれるプリアンブルパター
ンの位相の変化値の正負が変化するタイミングを検出し
て、当該検出したタイミングに基づいて当該受信バース
ト信号からクロックの同期を確立する機能や、当該確立
された同期タイミングに従って受信バースト信号(に含
まれるユニークワードやデータ)を復調する機能によ
り、本発明に言う正負変化タイミング検出手段や同期確
立手段や復調手段が構成されている。また、本例の基地
局装置61では、制御部76が移動局装置62との間で
送受信する信号を外部の装置との間で通信する機能によ
り、本例に言う制御手段が構成されている。
【0098】ここで、本発明に係る復調方法の態様や、
本発明に係る同期確立装置や変復調装置や交通情報シス
テムや基地局装置等の構成としては、必ずしも以上に示
したものに限られず、種々な態様や構成が用いられても
よい。また、本発明の適用分野としても、必ずしも以上
に示したものに限られず、本発明は種々な分野に適用す
ることが可能なものである。
【0099】また、以上では、同期確立用信号に基づい
て同期を確立する側(受信側)の復調方法や装置に関し
て述べたが、このような同期確立用信号を送信する側の
変調方法や装置については、位相の変化値が周期的に正
負を繰り返す同期確立用信号(例えば上記第1実施例で
示したようなプリアンブルパターン)を含む信号(例え
ばπ/4シフトQPSK変調方式により変調したバース
ト信号)を生成して受信側に対して送信する構成とす
る。
【0100】また、本発明に係る方法や装置により行わ
れる同期確立処理等といった各種の処理としては、例え
ばプロセッサやメモリ等を備えたハードウエア資源にお
いてプロセッサがROMに格納された制御プログラムを
実行することにより制御される構成とすることもでき、
また、例えば当該処理を実行するための各機能手段を独
立したハードウエア回路として構成することもできる。
また、本発明は上記の制御プログラムを格納したフロッ
ピー(登録商標)ディスクやCD−ROM等のコンピュ
ータにより読み取り可能な記録媒体として把握すること
もでき、当該制御プログラムを記録媒体からコンピュー
タに入力してプロセッサに実行させることにより、本発
明に係る処理を遂行させることができる。
【0101】
【発明の効果】以上説明したように、本発明に係る復調
方法や同期確立装置や変復調装置や基地局装置では、位
相の変化値が周期的に正負を繰り返す同期確立用信号を
含む受信信号に含まれる当該同期確立用信号の位相の変
化値の正負が変化するタイミングに基づいて当該受信信
号から同期を確立するようにしたため、短期間で同期を
確立することができる等といった効果を得ることができ
る。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る同期確立回路の概略
的な構成例を示す図である。
【図2】プリアンブルパターンの位相変化の一例を示す
図である。
【図3】プリアンブルパターンの位相変化波形の一例を
示す図である。
【図4】本発明の第1実施例に係る同期確立回路の具体
的な構成例を示す図である。
【図5】ROMに格納されるテーブルの一例を説明する
ための図である。
【図6】ROMから出力される位相の一例を示す図であ
る。
【図7】ROMから出力される位相に正負の極性を付加
した値の一例を示す図である。
【図8】π/4シフトQPSKによる位相回転分のオフ
セット値を位相に付加した値の一例を示す図である。
【図9】アンラップ回路から出力されるオフセット値の
一例を示す図である。
【図10】アンラップ後における位相の波形の一例を示
す図である。
【図11】アンラップ前後の波形を比較する図である。
【図12】直流成分を除去した位相差の波形の一例を示
す図である。
【図13】本発明の第2実施例に係る送受信変復調装置
の概略的な構成例を示す図である。
【図14】本発明の第3実施例に係る路車間交通無線通
信システムの概略的な構成例及びバースト信号の構造例
を示す図である。
【図15】路車間交通無線通信システムに備えられる基
地局装置の構成例を示す図である。
【図16】バースト信号の構造の一例を示す図である。
【図17】従来例に係る復調回路の一例を示す図であ
る。
【図18】従来における課題を説明するための図であ
る。
【符号の説明】
1、11、51・・A/D変換器、 2・・位相変化量
検出回路、3・・位相極性変化点検出回路、 4・・変
化点統計処理回路、5・・クロック同期設定回路、 T
1・・位相検出回路、T2・・オフセットレベル生成回
路、 T3・・アンラップ回路、T4・・バンドパスフ
ィルタ、 Z・・極性ビット変換器、T5・・変化点抽
出回路、 T6・・変化点計測回路、T7・・クロック
同期回路、 T8・・タイミング生成回路、12、1
5、16、21、33・・乗算器、 13・・発振器、
14・・90°シフト器、 17、18・・絶対値器、
19、36・・XOR、 20・・ROM、24、2
7、32、35、39・・レジスタ、23、25、2
6、28、31、38・・加算器、 29・・絶対値比
較器、30・・極性検出器、 34・・バンドパスフィ
ルタ、37・・S/P変換器、 40・・同期器、 4
1・・タイミング生成器、52・・復調器、 53、5
4、60・・フィルタ、 55・・検波器、56・・P
/S変換器、 57・・クロック位相検出回路、58・
・同期回路、 59・・変調器、 61・・基地局装
置、62・・移動局装置、 63・・エリア、 64・
・道路、71・・アンテナ、 72・・受信部、 73
・・復調部、 74・・変調部、75・・送信部、 7
6・・制御部、
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5K004 AA01 AA05 BA02 FA05 FA09 FB03 FG02 FH08 5K047 AA02 BB01 EE02 GG24 HH53 JJ02 MM12 5K067 AA13 CC04 EE04 EE10 EE22

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 位相の変化値が周期的に正負を繰り返す
    同期確立用信号を含む受信信号から同期を確立して当該
    受信信号を復調する復調方法であって、 受信信号に含まれる同期確立用信号の位相の変化値の正
    負が変化するタイミングに基づいて当該受信信号から同
    期を確立して当該受信信号を復調することを特徴とする
    復調方法。
  2. 【請求項2】 請求項1に記載の復調方法において、 複数の受信信号から各受信信号毎に同期を確立して当該
    各受信信号を復調することを特徴とする復調方法。
  3. 【請求項3】 位相の変化値が周期的に正負を繰り返す
    同期確立用信号を含む受信信号から同期を確立する同期
    確立装置であって、 受信信号に含まれる同期確立用信号の位相の変化値の正
    負が変化するタイミングを検出する正負変化タイミング
    検出手段と、 検出したタイミングに基づいて当該受信信号から同期を
    確立する同期確立手段と、 を備えたことを特徴とする同期確立装置。
  4. 【請求項4】 送信信号を変調する一方、位相の変化値
    が周期的に正負を繰り返す同期確立用信号を含む受信信
    号から同期を確立して当該受信信号を復調する変復調装
    置であって、 送信信号を変調する変調手段と、 受信信号に含まれる同期確立用信号の位相の変化値の正
    負が変化するタイミングを検出する正負変化タイミング
    検出手段と、 検出したタイミングに基づいて当該受信信号から同期を
    確立する同期確立手段と、 確立した同期タイミングに従って当該受信信号を復調す
    る復調手段と、 を備えたことを特徴とする変復調装置。
  5. 【請求項5】 基地局装置と移動局装置とが無線により
    通信する交通情報システムに備えられ、信号を変調して
    移動局装置に対して無線により送信する一方、位相の変
    化値が周期的に正負を繰り返す同期確立用信号を含む信
    号を移動局装置から無線受信し、当該受信信号から同期
    を確立して当該受信信号を復調する基地局装置であっ
    て、 無線信号を送受信するアンテナと、 信号を変調する変調手段と、 変調した信号をアンテナにより移動局装置に対して無線
    送信する送信手段と、 移動局装置から無線送信される信号をアンテナにより受
    信する受信手段と、 受信した信号に含まれる同期確立用信号の位相の変化値
    の正負が変化するタイミングを検出する正負変化タイミ
    ング検出手段と、 検出したタイミングに基づいて当該受信信号から同期を
    確立する同期確立手段と、 確立した同期タイミングに従って当該受信信号を復調す
    る復調手段と、 移動局装置との間で送受信する信号を外部の装置との間
    で通信する制御手段と、 を備えたことを特徴とする基地局装置。
JP2000288829A 2000-09-22 2000-09-22 復調方法 Expired - Lifetime JP4489922B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000288829A JP4489922B2 (ja) 2000-09-22 2000-09-22 復調方法
US09/955,114 US7023940B2 (en) 2000-09-22 2001-09-19 Demodulation and synchronization establishment apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000288829A JP4489922B2 (ja) 2000-09-22 2000-09-22 復調方法

Publications (2)

Publication Number Publication Date
JP2002101139A true JP2002101139A (ja) 2002-04-05
JP4489922B2 JP4489922B2 (ja) 2010-06-23

Family

ID=18772343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000288829A Expired - Lifetime JP4489922B2 (ja) 2000-09-22 2000-09-22 復調方法

Country Status (2)

Country Link
US (1) US7023940B2 (ja)
JP (1) JP4489922B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107202A1 (ja) * 2004-04-28 2005-11-10 Mitsubishi Denki Kabushiki Kaisha タイミング再生回路および受信装置
KR100868679B1 (ko) * 2005-06-01 2008-11-13 삼성전자주식회사 무선 통신시스템에서 프리앰블 신호 송수신 장치 및 방법
JP2010252326A (ja) * 2009-04-15 2010-11-04 General Electric Co <Ge> ビット検出及び同期のための方法及びシステム
JP2011015180A (ja) * 2009-07-02 2011-01-20 Fuji Xerox Co Ltd 情報伝送システム、情報伝送装置及びプログラム
JP2014096774A (ja) * 2012-11-12 2014-05-22 Nec Aerospace Syst Ltd 位相変調波信号復調装置および位相変調波信号復調方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60306298T2 (de) * 2002-10-25 2007-04-26 Matsushita Electric Industrial Co., Ltd., Kadoma Schaltung, Empfänger und Verfahren zur Phasenfehlerkorrektur unter Auswahl eines innerhalb der Präambel gemessenen Phasenfehlers in Abhängigkeit des zeitlichen Auftretens eines Einzelwortes
US7447279B2 (en) * 2005-01-31 2008-11-04 Freescale Semiconductor, Inc. Method and system for indicating zero-crossings of a signal in the presence of noise
US9198608B2 (en) 2005-04-28 2015-12-01 Proteus Digital Health, Inc. Communication system incorporated in a container
CA2650920C (en) 2006-05-02 2016-10-18 Proteus Biomedical, Inc. Patient customized therapeutic regimens
US7558898B2 (en) * 2006-08-30 2009-07-07 ACCO Brands Corporation Port replicating apparatus
SG175681A1 (en) 2006-10-25 2011-11-28 Proteus Biomedical Inc Controlled activation ingestible identifier
EP2069004A4 (en) 2006-11-20 2014-07-09 Proteus Digital Health Inc PERSONAL HEALTH SIGNAL RECEIVERS WITH ACTIVE SIGNAL PROCESSING
MY165532A (en) 2007-02-01 2018-04-02 Proteus Digital Health Inc Ingestible event marker systems
AU2008216170B2 (en) 2007-02-14 2012-07-26 Otsuka Pharmaceutical Co., Ltd. In-body power source having high surface area electrode
US8115618B2 (en) 2007-05-24 2012-02-14 Proteus Biomedical, Inc. RFID antenna for in-body device
PT2192946T (pt) 2007-09-25 2022-11-17 Otsuka Pharma Co Ltd Dispositivo no corpo com amplificação de sinal dipolo virtual
JP2009088793A (ja) * 2007-09-28 2009-04-23 Fujitsu Ltd 同期用システム、同期信号送信装置、クロック供給装置、及び同期方法
ES2840773T3 (es) 2008-03-05 2021-07-07 Otsuka Pharma Co Ltd Sistemas y marcadores de eventos ingeribles de comunicación multimodo
CN102159134B (zh) 2008-07-08 2015-05-27 普罗透斯数字保健公司 可摄取事件标记数据框架
CA2750158A1 (en) 2009-01-06 2010-07-15 Proteus Biomedical, Inc. Ingestion-related biofeedback and personalized medical therapy method and system
JP5218173B2 (ja) * 2009-03-12 2013-06-26 富士通株式会社 無線送信機の位相補正装置、無線送信機の歪補償装置
TWI517050B (zh) 2009-11-04 2016-01-11 普羅托斯數位健康公司 供應鏈管理之系統
TWI557672B (zh) 2010-05-19 2016-11-11 波提亞斯數位康健公司 用於從製造商跟蹤藥物直到患者之電腦系統及電腦實施之方法、用於確認將藥物給予患者的設備及方法、患者介面裝置
US9756874B2 (en) 2011-07-11 2017-09-12 Proteus Digital Health, Inc. Masticable ingestible product and communication system therefor
WO2015112603A1 (en) 2014-01-21 2015-07-30 Proteus Digital Health, Inc. Masticable ingestible product and communication system therefor
CN103827914A (zh) 2011-07-21 2014-05-28 普罗秋斯数字健康公司 移动通信设备、系统和方法
EP3968263A1 (en) 2013-06-04 2022-03-16 Otsuka Pharmaceutical Co., Ltd. System, apparatus and methods for data collection and assessing outcomes
US10084880B2 (en) 2013-11-04 2018-09-25 Proteus Digital Health, Inc. Social media networking based on physiologic information
JP2015122658A (ja) * 2013-12-24 2015-07-02 沖電気工業株式会社 デジタル送信装置、デジタル受信装置、デジタル通信システム及びその同期検出方法
JP6349097B2 (ja) * 2014-02-04 2018-06-27 パナソニック株式会社 入力信号増幅器
JP6911282B2 (ja) * 2016-05-18 2021-07-28 ソニーグループ株式会社 通信装置、通信方法、プログラム、および、通信システム
CN111493872B (zh) 2016-07-22 2023-05-05 大冢制药株式会社 可摄入事件标记的电磁感测和检测

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637745A (en) * 1979-09-04 1981-04-11 Nec Corp Gate signal extracting circuit for time-division multiple connection system
JPH05211532A (ja) * 1991-12-25 1993-08-20 Nec Corp ビット同期方式及びバースト復調装置
JPH0738554A (ja) * 1993-06-28 1995-02-07 Nec Corp バースト信号位相制御回路
JPH0787149A (ja) * 1993-09-14 1995-03-31 Nec Corp 復調装置
JPH104439A (ja) * 1996-06-18 1998-01-06 Japan Radio Co Ltd 同期確立方法及びこれを用いたデータ復調装置
JPH11177644A (ja) * 1997-12-15 1999-07-02 Nec Corp ビットタイミング再生回路
JP2001285384A (ja) * 2000-03-29 2001-10-12 Sharp Corp 復調装置
JP2002101140A (ja) * 2000-09-22 2002-04-05 Hitachi Kokusai Electric Inc 復調方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG49146A1 (en) * 1993-01-22 1998-05-18 Oki Electric Ind Co Ltd Instantaneous phase sensitive detector and generator for clock reproducing signal installed in delay detector
JP3349830B2 (ja) * 1994-07-29 2002-11-25 沖電気工業株式会社 クロック発生回路
US5734646A (en) * 1995-10-05 1998-03-31 Lucent Technologies Inc. Code division multiple access system providing load and interference based demand assignment service to users
JP3850611B2 (ja) * 1999-12-28 2006-11-29 三菱電機株式会社 タイミング再生器およびこれを用いた復調装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637745A (en) * 1979-09-04 1981-04-11 Nec Corp Gate signal extracting circuit for time-division multiple connection system
JPH05211532A (ja) * 1991-12-25 1993-08-20 Nec Corp ビット同期方式及びバースト復調装置
JPH0738554A (ja) * 1993-06-28 1995-02-07 Nec Corp バースト信号位相制御回路
JPH0787149A (ja) * 1993-09-14 1995-03-31 Nec Corp 復調装置
JPH104439A (ja) * 1996-06-18 1998-01-06 Japan Radio Co Ltd 同期確立方法及びこれを用いたデータ復調装置
JPH11177644A (ja) * 1997-12-15 1999-07-02 Nec Corp ビットタイミング再生回路
JP2001285384A (ja) * 2000-03-29 2001-10-12 Sharp Corp 復調装置
JP2002101140A (ja) * 2000-09-22 2002-04-05 Hitachi Kokusai Electric Inc 復調方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107202A1 (ja) * 2004-04-28 2005-11-10 Mitsubishi Denki Kabushiki Kaisha タイミング再生回路および受信装置
KR100868679B1 (ko) * 2005-06-01 2008-11-13 삼성전자주식회사 무선 통신시스템에서 프리앰블 신호 송수신 장치 및 방법
JP2010252326A (ja) * 2009-04-15 2010-11-04 General Electric Co <Ge> ビット検出及び同期のための方法及びシステム
JP2011015180A (ja) * 2009-07-02 2011-01-20 Fuji Xerox Co Ltd 情報伝送システム、情報伝送装置及びプログラム
JP2014096774A (ja) * 2012-11-12 2014-05-22 Nec Aerospace Syst Ltd 位相変調波信号復調装置および位相変調波信号復調方法

Also Published As

Publication number Publication date
US20020037032A1 (en) 2002-03-28
JP4489922B2 (ja) 2010-06-23
US7023940B2 (en) 2006-04-04

Similar Documents

Publication Publication Date Title
JP2002101139A (ja) 復調方法
US8265122B2 (en) Receiver
CA2297287A1 (en) Method and system for rapid initial signal detection in a wireless communications system
CN101207406B (zh) 无线通信设备和无线通信方法
JP2008154285A (ja) シンボルタイミング検出装置及び無線端末装置
US8625720B2 (en) Demodulation of a digitally frequency-modulated analog received signal by evaluation of the time intervals between the zero crossings
JP3559515B2 (ja) 復調方法
JP3859944B2 (ja) ワイヤレス通信システムにおいて受信した位相変調信号を処理する方法及び装置
JP2009071811A (ja) キャリアオフセットの検出回路および検出方法
JP2006254412A (ja) パルス変調無線通信装置
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
EP3737055A1 (en) Preamble detection during acquisition
JP2007312347A (ja) シンボルタイミング検出装置及び無線端末装置
JP2018524911A (ja) 位相または周波数が2状態シンボルのシーケンスによって変調された信号を受信する方法および装置
JPH118659A (ja) クロックタイミング再生方法および回路
JP4485736B2 (ja) データ復元装置
RU2522692C1 (ru) Радиоприемное устройство с автокорреляционным разделением посылок частотно-манипулированного сигнала с непрерывной фазой
US6959051B2 (en) Clock regenerator for use in demodulating digital modulated signals
JP3136868B2 (ja) 非同期スペクトラム拡散通信方式
JP3107995B2 (ja) 同期装置
JP2007251930A (ja) 無線復調回路およびリモートコントローラ
JP2006101307A (ja) 復調回路及び復調方法
JPH10155002A (ja) バースト信号検出器
JP2006094168A (ja) 受信装置
JPH066397A (ja) 遅延検波器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071010

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250