KR100650588B1 - 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법 - Google Patents

기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법 Download PDF

Info

Publication number
KR100650588B1
KR100650588B1 KR1020050117931A KR20050117931A KR100650588B1 KR 100650588 B1 KR100650588 B1 KR 100650588B1 KR 1020050117931 A KR1020050117931 A KR 1020050117931A KR 20050117931 A KR20050117931 A KR 20050117931A KR 100650588 B1 KR100650588 B1 KR 100650588B1
Authority
KR
South Korea
Prior art keywords
data
card
pld
path
combining
Prior art date
Application number
KR1020050117931A
Other languages
English (en)
Inventor
유영선
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1020050117931A priority Critical patent/KR100650588B1/ko
Application granted granted Critical
Publication of KR100650588B1 publication Critical patent/KR100650588B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
    • H04L43/0811—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking connectivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

발명은 기지국에 관한 것으로, 특히 기지국 내의 보드사이에 송수신되는 고속 데이터의 신뢰성을 높이기 위해 기지국 채널 카드와 컴바이닝 카드, 그리고 컴바이닝 카드와 RF 카드 사이에 CDMA 데이터를 전송하는 패스(path)를 검증하는 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법에 관한 것이다.
또한, 본 발명은 고속 데이터 전송 패스의 검증을 상대적으로 적은 로직으로 구현하며 시스템 설치시나 시스템 운용에 익숙치 않은 사용자들 및 초기 시스템 개발시 개발자들에게도 시간적으로 큰 도움을 줄 수 있도록 구비된다. 본 발명은 기지국을 구성하는 채널카드, 컴바이닝 카드와 RF 카드에 모두 구비된 PLD(programmable logic device)에 특정 테스트 패턴 데이터의 생성, 판단, 재생성 및 전송 기능을 추가구현하고, PLD에 패리티 에러 검출 기능 및 서데스(SerDes) 상태 모니터와 제어 기능과 데이터 패스 검증 기능을 할 수 있는 로직을 구비하여 기지국에서 송수신되는 고속 데이터의 패스를 검증하는 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법을 제공한다.
서데스, PLD, 판단부, 재생성부, 기지국.

Description

기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법{A method and apparatus of high speed data path verification between BTS' board}
도 1은 종래의 기지국에서의 CDMA 데이터가 송수신되는 패스를 도시한 것,
도 2는 본 발명의 서데스의 루프백 구조,
도 3은 본 발명의 데이터 패스 검증 기능을 위한 기지국의 구성도,
도 4는 컴바이닝 카드에 수신된 데이터의 상태에 따른 데이터를 재생성하는 순서도를 도시한 것이다.
<도면의 주요부호에 대한 설명>
60 : 채널카드 61, 72, 83 : PLD
64, 71, 77, 81 : 서데스(SerDes) 70 : 컴바이닝 카드
80 : RF 카드
본 발명은 기지국에 관한 것으로, 특히 기지국내의 보드사이에 송수신되는 고속 데이터의 신뢰성을 높이기 위해 기지국 채널 카드와 컴바이닝 카드, 그리고 컴바이닝 카드와 RF 카드 사이에 CDMA 데이터를 전송하는 패스(path)를 검증하는 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법에 관한 것이다.
일반적으로 이동 통신 시스템이 진화를 거듭하면서 동영상, 사진 등 멀티미디어 데이터의 전송이 일반화되고 있다. 이에 따라 기지국의 채널 카드와 컴바이닝 카드 간, 그리고 컴바이닝 카드와 RF 카드 간의 CDMA 데이터 링크 속도가 고속화되고 있다. 이러한 기지국내 서로 다른 보드간 CDMA 데이터 패스(path)의 연결 상태는 매우 중요하며, 여기에서 에러가 발생할 경우, 전송된 데이터는 그 품질이 저하되고 신뢰할 수 없게 된다.
이하, 종래의 기지국에서 고속의 CDMA 데이터를 전송하는 것을 도면을 참조하여 설명한다.
도 1은 종래의 기지국에서의 CDMA 데이터가 송수신되는 패스를 도시한 것이다. 도 1에는 기지국(20)에 구비되는 복수의 채널카드(30), 컴바이닝카드(40)와 RF카드(50)를 나타내고 있다.
기지국(20)에서 CDMA 데이터는 모뎀(MODEM)이 있는 채널 카드(30)로부터 컴바이닝 카드(40)를 거쳐 RF 카드(50)로 전송되며, 전송 시에는 데이터(data)의 대역폭(bandwidth)은 넓고 백보드의 핀은 한정되어 있기 때문에 고속의 서데스(SerDes) 칩을 사용한다.
CDMA 기지국에서 채널 카드(30)) 내 모뎀(31)에서 나온 데이터가 컴바이닝 카드(40)를 거쳐 RF 카드(50)로 전송되는 전송 패스(TX path) 및 무선(Air)으로부터 수신된 데이터가 RF 카드(50)로부터 컴바이닝 카드(40)를 거쳐 모뎀(31)으로 수신되는 수신패스(RX path)를 나타낸 것으로서, 이를 참조하여 일반적인 패스(Path) 검증 방법을 설명한다.
기지국(20) 내에 구비된 서로 다른 보드사이의 데이터 신호는 백보드 또는 케이블(36, 46)을 통해 서로 연결되어 있다.
채널카드(30)의 PLD(programmable logic device)(32)는 CDMA 데이터를 모뎀(31)으로부터 넘겨받아 약속된 전송 포맷에 맞도록 가공한 후 서데스(35)로 전송하여 직렬화하고 외부 인터페이스(external interface)인 백보드(36)를 거쳐 컴바이닝 카드(40)로 전송한다.
컴바이닝 카드(40)의 서데스(41)에서는 수신한 데이터를 병렬화하여 PLD(42)로 보내고, PLD(42)에서는 여러 장의 채널 카드(30)로부터 수신된 데이터를 컴바이닝한 후 서데스(45)로 보낸다.
서데스(45)에서 직렬화된 데이터는 외부 인터페이스(external interface)인백보드(46)를 거쳐 RF 카드(50)로 전송된다.
이러한 경우 서데스의 시리얼라이저와 디시리얼라이저간의 링크가 제대로 설정되지 못하는 등 전송 패스(Path) 상에 이상이 발생하면 데이터 통신에 장애가 발생되며, 이러한 장애의 발생 사실을 인지하지 못하고 통신을 시도한다면 비정상인 데이터를 송/수신하게 되는 문제점이 발생된다.
따라서 신뢰성 있는 통신을 제공하기 위해서는 CDMA 데이터 전송 패스의 철 저한 사전 검증이 필요하다.
이러한 데이터의 검증을 위해 종래의 도 1에서는 기지국 내 CDMA 데이터가 송/수신되는 각 카드(30, 40, 50)의 PLD(32, 42, 52)에 패리티 생성 및 검사 기능(33, 43, 53)과 서데스 상태 감시 및 제어 기능(34, 44, 54)을 구현했다.
도 1에 도시한 종래의 기지국에서 데이터 링크 패스의 상태를 점검하는 것을 설명한다.
채널 카드(30) PLD(32)에서는 모뎀(31)에서 나오는 데이터에 패리티를 더해서 [데이터+1] 비트(bit)의 새로운 데이터를 만들어 컴바이닝 카드(40)로 전송한다.
컴바이닝 카드(40)에서는 수신된 각각의 데이터를 PLD(42)에서 패리티 검사하여 데이터 링크 패스(path)의 상태를 판단하고, 여러 장의 채널카드로부터 수신된 데이터를 컴바이닝한 후 다시 그 데이터에 대하여 패리티를 생성해서 RF 카드(50)로 보낸다.
RF 카드(50)에서도 역시 수신되는 각각의 데이터를 PLD(52)에서 패리티 검사한다.
도 1에 도시한 종래의 기지국 시스템에서는 상술한 방식으로 데이터 전송 패스의 상태를 점검한다.
또한 위의 패리티를 검사하는 방법 외에도 서데스(SERDES)의 상태 신호를 모니터하고 제어함으로써 데이터 링크의 패스 상태를 점검한다.
종래의 방식으로 송/수신단 사이의 패스의 검증이 이루어질 경우에는 다음과 같은 문제점이 발생할 수 있다.
데이터가 전송되는 패스가 비정상이더라도 패리티 에러가 나지 않고 서데스(SERDES)의 상태가 정상이라면 에러를 검출할 수 있는 방법이 없다.
즉, 패리티가 정상이고 서데스(SERDES)가 정상이라면 그 외의 부분에서 이상이 생긴 경우에는 에러를 검출할 수 없다. 이러한 경우에는 발생한 에러를 검출하고 수정하기 위해 계측기를 사용하는 등 많은 시간과 노력을 들여야 한다.
소프트웨어 패키지가 운용되어 모뎀이 동작해야 변화하는 데이터가 전송되어 좀 더 정확한 검증을 할 수 있다. 이는 소프트웨어가 운용되지 않은 상태에서는 제대로 된 하드웨어 검증을 할 수 없음을 의미한다.
즉 종래의 방법으로 통신 시스템을 시험 및 운용할 경우에는, 패리티 생성/검사 및 서데스(SERDES) 소자의 상태 보고/제어만으로 데이터 패스상의 문제를 모두 반영하지 못하므로 완벽한 하드웨어 검증을 할 수 없다는 문제점이 있고, 또한 소프트웨어가 운용되어야 하드웨어가 제대로 검증 가능하므로 인적, 시간적 낭비가 발생할 수 있다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 이동통신 시스템의 기지국에서 고속 데이터 패스의 검증을 위하여, 기지국에 구비된 서로 다른 보드간의 CDMA 데이터 송수신시에 모든 보드 내부의 PLD에 검증 기능을 추가 구현함으로써 전체적인 기지국 시스템의 하드웨어 데이터 전송 패스의 검증을 용이하고 정확하게 하는 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 고속 데이터 전송 패스의 검증을 상대적으로 적은 로직으로 구현하며 시스템 설치시나 시스템 운용에 익숙치 않은 사용자들 및 초기 시스템 개발시 개발자들에게도 시간적으로 큰 도움을 줄 수 있도록 구비된 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 기지국을 구성하는 채널카드, 컴바이닝 카드와 RF 카드에 모두 구비된 PLD(programmable logic device)에 특정 테스트 패턴 데이터의 생성, 판단, 재생성 및 전송 기능을 추가구현하고, PLD에 패리티 에러 검출 기능 및 서데스(SerDes) 상태 모니터와 제어 기능과 데이터 패스 검증 기능을 할 수 있는 로직을 구비하여 기지국에서 송수신되는 고속 데이터의 패스를 검증하는 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하는 본 발명의 기지국의 보드간 고속 데이터 전송 패스 검증 장치는, 채널카드와 상기 채널카드와 외부인터페이스로 연결된 컴바이닝 카드와 상기 컴바이닝 카드와 외부 인터페이스로 연결된 RF 카드를 구비한 기지국에 있어서, 테스트 패턴 데이터를 생성하여 제공하고 정상시와 비정상시에 서로 다른 데이터를 생성하여 판단하도록 제공하는 데이터 생성부와, 서데스를 통하여 루프백되거나, 상기 카드사이에 송수신되는 상기 테스트 패턴 데이터의 유형에 따라서 이상 발생 여부를 판단하는 판단부로 이루어진 PLD를 상기 채널카드와, 컴바이닝 카드와, RF 카드에 개별적으로 구비하여 데이터의 전송 패스를 검증하는 것을 특징으로 한다.
또한, 본 발명의 컴바이닝 카드는, 상기 채널 카드사이에 데이터를 송수신하는 서데스 A와, RF 카드와 연결되어 데이터를 송수신하는 서데스 B와, 서데스 A를 통하여 수신된 데이터 패턴의 형태를 보고 상기 채널카드와 컴바이닝 카드 사이의 패스의 상태를 판단하는 판단부 A와, 판단부 A의 결과에 따라서 정상과 비정상시에 서로 다른 데이터를 재생성하는 데이터 재생성부 A와, 서데스 B에서 루프백되어 수신된 데이터 패턴의 형태를 보고 데이터 패스의 상태를 판단하는 판단부 B와, 루프백 패스의 상태에 따라 데이터를 재생성하는 재생성부 B로 이루어진 PLD를 구비하는 것을 특징으로 한다.
본 발명은 채널카드의 PLD에서 약속된 테스트 패턴 데이터 A를 생성하여 전송하면 컴바이닝 카드의 PLD의 전송파트(Tx part)로 수신되는 1단계와, 상기 컴바이닝 카드의 PLD내의 판단부 A에서 수신된 데이터를 판단한 결과 정상적인 테스트 패턴 데이터가 수신된 경우에는 재생성부 A에서 상기 테스트 패턴 데이터 A를 재생성하여 전송하고, 비정상적인 경우 데이터 B를 재생성하여 전송하는 2단계와, 상기 전송된 데이터는 루프백되어 상기 컴바이닝 카드의 PLD의 판단부 B에서 정상 비정상 여부를 판단하고, 정상인 경우 상기 재생성부 A에서 생성한 데이터를 출력하고, 상기 비정상인 경우 상기 재생성부 A에서 전송한 데이터 패턴이 데이터 A인 경우 데이터 C, 데이터 B일 경우에는 데이터 D를 재생성하여 전송하는 3단계와, 채널카 드의 PLD에서 수신된 데이터에 따라서 판단부 C에 의해 데이터의 패스상태를 점검하는 4단계를 포함하는 것을 특징으로 한다.
또한, 4단계에서 데이터의 패스의 상태의 점검은, 채널카드와 컴바이닝 카드 사이의 송신패스를 점검하는 5단계와, 컴바이닝 카드와 RF카드의 서데스사이의 루프백 패스를 점검하는 6단계와, 컴바이닝 카드와 채널카드사이의 수신패스와 개별 구성의 점검을 상기 테스트 데이터를 이용하여 점검하는 7단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 서데스의 루프백 구조를 도시한 것이고, 도 3은 본 발명의 데이터 패스 검증 기능을 위한 기지국의 구성도이고, 도 4는 컴바이닝 카드에 수신된 데이터의 상태에 따른 데이터를 PLD(72)에서 재생성하는 순서도를 도시한 것이다.
본 발명의 기지국을 구성하는 채널카드(60), 컴바이닝 카드(70)와 RF 카드(80)에 모두 구비된 PLD(programmable logic device)에 특정 테스트 패턴 데이터의 생성, 판단, 재생성 및 전송 기능을 추가함으로써 구현한다.
PLD(programmable logic device)에 패리티 에러 검출 기능 및 서데스(SerDes) 상태 모니터와 제어 기능과 데이터 패스 검증 기능을 할 수 있는 로직을 구비하여 기지국에서 송수신되는 고속 데이터의 패스를 검증한다.
도 2에는 일반적인 서데스를 도시한 것으로, 각 보드의 PLD는 서데스(64, 71, 77, 78)의 루프백 모드(Loopback mode)를 이용하여 제어를 할 수 있으며, 명령 어(COMMAND)를 통해 데이터 패스 테스트 모드(data path test mode)로 동작한다.
루프백 모드는 병렬데이터가 입력되어 다시 병렬 데이터로 출력시키는 로컬 루프백과, 직렬데이터를 입력시켜서 다시 직렬데이터로 출력시키는 시리얼 루프백이 있다.
루프백은 연결된 이웃카드로 데이터가 전송되지 않고, 피드백하여 해당 데이터를 다시 전송한 카드에서 수신하도록 하여 정상 작동 여부를 테스트하는데 활용한다. 도 2에는 로컬 루프백과 시리얼 루프백을 굵은 선으로 표시하고 있다.
도 3은 본 발명의 데이터 패스 검증 기능을 위한 기지국의 구성도이다.
도 3에서 보여지듯이 채널카드(60)의 PLD(61)는 송신파트(Tx part)에 테스트 패턴 데이터를 생성하는 데이터 생성부(62), 수신파트(Rx part)는 서데스(64)에서 루프백되어 수신되는 데이터의 패턴을 판단하는 판단부 1(63)이 구비된다.
채널카드(60)와 외부인터페이스(65)로 연결된 컴바이닝 카드(70)의 PLD(72)는, 송신파트(Tx part)에 채널 카드(60)로부터 수신된 데이터 패턴의 형태를 보고 채널카드(60)와 컴바이닝 카드(70) 사이의 패스의 상태를 판단하는 판단부 2(73)와 그 판단을 근거로 데이터를 재생성하는 데이터 재생성부 1(74), 수신파트(Rx part)는 서데스(77)에서 루프백되어 수신된 데이터 패턴의 형태를 보고 데이터 패스의 상태를 판단하는 판단부 3(76)과 루프백 패스의 상태에 따라 데이터를 재생성하는 재생성부 2(75)로 이루어진다.
또한, 컴바이닝 카드(70)와 외부인터페이스(78)로 연결된 RF카드(80)사이의 데이터 처리는 RF카드(80)에서 수신된 데이터를 서데스(81)를 이용하여 루프백시키 고, PLD(82)를 수신된 데이터의 패턴을 파악하여 데이터를 판단하여, 데이터 패스나 해당 장비의 이상 여부를 판단한다.
본 발명의 기지국에서의 고속 데이터 전송 패스 테스트는 도 3에서 보여지듯이 서데스(SerDes)(64, 71, 77, 81) 칩의 루프백 모드를 이용하여 개별적으로 시험할 수 있으며 채널카드(31)와 컴바이닝 카드(33), RF 카드(35)가 모두 실장되어 있는 경우에는 테스트 패턴 데이터를 활용하여 데이터 전송 패스를 테스트함으로써 전체적인 데이터 패스 점검이 가능하다.
도 4는 컴바이닝 카드에 수신된 데이터의 상태에 따른 데이터를 PLD(72)에서 재생성하는 순서도를 도시한 것이다.
채널카드(60)에서 데이터 패스 테스트(data path test)를 인에이블(enable)하면 채널카드(60)의 PLD(61) 전송파트(Tx part)에서는 데이터 생성부(62)에서 약속된 테스트 패턴 데이터 A를 생성하여 전송한다.
전송된 데이터는 채널카드(60)와 컴바이닝 카드(70)의 서데스(64, 71)의 동작을 통해 컴바이닝 카드(70)의 PLD(72)의 전송파트(Tx part)로 수신된다.
컴바이닝 카드(70)의 PLD(72) 내의 판단부 2(Decision part 2)(73)에서 수신된 데이터를 판단한 결과 정상적인 테스트 패턴 데이터가 수신된 경우에는 재생성부 1(Pattern Re-generation Part 1)(74)에서 데이터 A를 재생성하여 전송하고, 잘못된 데이터가 수신된 경우에는 데이터 B를 재생성하여 전송한다.
전송된 데이터는 컴바이닝 카드(70) 및 RF 카드(80)의 서데스(77, 81)의 동작을 통해 루프백되어(CASE 4) 컴바이닝 카드(70)의 PLD(72)의 수신파트(Rx part) 로 수신된다.
컴바이닝 카드(70)의 판단부 3(Decision Part 3)(76)은 루프백되어 수신된 데이터를 판단한 결과 제대로 테스트 패턴 데이터가 수신된 경우, 재생성부 2(Pattern Re-generation Part 2)(75)에서는 재생성부 1(Pattern Re-generation Part 1)(74)에서 전송한 데이터 패턴을 그대로 재생성하고, 잘못된 데이터가 수신된 경우에는 재생성부 1(74)에서 전송한 데이터 패턴이 데이터 A일 경우에는 데이터 C를, 데이터 B일 경우에는 데이터 D를 재생성하여 전송한다.
채널카드(60)의 PLD(61) 수신파트(Rx part)로 수신된 전체 데이터는 판단부 1(63)에 의해 판단되며 이로써 데이터 패스상의 상태를 점검할 수 있다.
상술한 바와 같이, 도 4는 채널카드(60)에서 테스트 데이터 A를 전송한 경우 컴바이닝 카드의 PLD(72)에서 정상인 경우 테스트 데이터 A를 전송, 잘못된 경우 테스트 데이터 B를 생성하여 서데스 (77, 78)을 통하여 RF채널 카드(80)로 전송한다.
RF채널 카드(80)의 서데스(80)에서 루프백된 데이터는 다시 컴바이닝 카드(70)의 PLD(72)에서 판단하여, 정상인 경우 테스트 데이터 A를 재생성, 잘못된 경우 재생성부 1(74)에서 생성한 데이터 패턴이 데이터 A일 경우에는 데이터 C, 재생성부 1(74)에서 생성한 데이터 패턴이 데이터 B인 경우에는 데이터 D를 재생성하여 전송한다.
따라서, 테스트 데이터를 이용하여 리턴되는 데이터의 형태를 파악하면 어디에서 오동작을 일으키는지 파악이 가능하다.
수신패턴＼전송패스 채널카드와 컴바이닝 카드 사이의 송신패스 컴바이닝 카드와 RF카드 서데스사이의 루프백 패스 컴바이닝 카드와 채널카드사이의 수신패스
데이터 A ok ok ok
데이터 B Nok ok ok
데이터 C Nok Nok ok
데이터 D unknown unknown Nok
표 1에 보여지듯이 수신된 데이터가 데이터 A인 경우 CDMA 데이터 경로가 모두 정상인 상태이고, 데이터 B이면 채널카드(60)와 컴바이닝 카드(70)사이의 경로에 이상이 발생된 것을 의미한다.
데이터 C가 수신되었다면 RF 카드(80) 서데스(81)까지의 루프백 패스(loopback path)에 이상이 있는 것이고, 데이터 D가 수신되었다면 컴바이닝 카드(70)와 채널 카드(60)간 수신패스(Rx path)를 제외하고는 모두 이상이 발생된 것이다.
그리고 그 외의 데이터가 수신된다면 이는 컴바이닝 카드(70)와 채널 카드(60)간 수신패스(Rx path)에 이상이 있음을 알 수 있다.
좀 더 세부적인 디버깅을 원한다면 상황에 따라 개별적인 카드에 구비된 서데스(64, 71, 77, 78)에 대하여 테스트 데이터를 이용하여 루프백되는 데이터의 상태를 시험함으로써 정확히 어느 부분에 이상이 있는지 파악할 수 있으며, 데이터 전송 패스상의 각각의 구간에 대해 검증이 가능하다.
지금까지 본 발명의 구성 및 동작에 대해 상세하게 설명하였다. 본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 다양한 변형을 가할 수 있다.
본 발명에서 설명한 기지국은 동기식 CDMA 기지국에 한정하여 설명하였으나, 비동기식 WCDMA, UMTS 기지국 등에도 본 발명을 적용할 수 있다. 또한, 본 발명은 서데스를 사용하는 모든 통신 시스템과 서데스와 연결된 PLD를 적용하는 통신 시스템에서 활용할 수 있다.
본 발명은 고속 데이터 전송 패스의의 효율적인 검증을 위하여 반드시 필요한 것으로, 패리티 에러 검출 기능 및 서데스(SerDes) 상태 모니터와 제어 기능과 데이터 패스 검증 기능을 할 수 있는 로직을 기지국을 구성하는 보드 내부의 PLD에 구현함으로써 전체적인 기지국 시스템의 하드웨어 데이터 전송 패스를 보다 쉽고 정확하게 검증할 수 있다는 장점이 있다.
또한, PLD에 데이터 전송 패스 검증 관련 기능을 구현함으로써 전송 패스 상에 문제가 있을 경우 에러를 검출하기 위해 인적, 시간적 낭비를 하지 않고 PLD의 포트 등을 사용하여 디버거로 쉽게 에러 및 에러 구간을 검출할 수 있게 된다. 이로써 데이터 전송 패스에 대한 검증기간이 단축되고, 더 나아가 시스템 안정화 및 신뢰성에 향상을 꾀할 수 있는 효과가 있다.

Claims (5)

  1. 채널카드와, 상기 채널카드와 외부인터페이스로 연결된 컴바이닝 카드와, 상기 컴바이닝 카드와 외부 인터페이스로 연결된 RF 카드를 구비한 기지국에 있어서,
    테스트 패턴 데이터를 생성하여 제공하고 정상시와 비정상시에 서로 다른 데이터를 생성하여 판단하도록 제공하는 데이터 생성부와,
    서데스를 통하여 루프백되거나, 상기 카드들 사이에 송수신되는 상기 테스트 패턴 데이터의 유형에 따라서 이상발생 여부를 판단하는 판단부로 이루어진 PLD를 상기 채널카드와, 컴바이닝 카드와, RF 카드에 개별적으로 구비하여 데이터의 전송 패스를 검증하는 것을 특징으로 하는 기지국의 보드간 고속 데이터 전송 패스 검증 장치.
  2. 제 1항에 있어서,
    상기 컴바이닝 카드는
    상기 채널 카드사이에 데이터를 송수신하는 서데스 A와;
    상기 RF 카드와 연결되어 데이터를 송수신하는 서데스 B와;
    상기 서데스 A를 통하여 수신된 데이터 패턴의 형태를 보고 상기 채널카드와 컴바이닝 카드 사이의 패스의 상태를 판단하는 판단부 A와;
    상기 판단부 A의 결과에 따라서 정상과 비정상시에 서로 다른 데이터를 재생 성하는 데이터 재생성부 A와;
    상기 서데스 B에서 루프백되어 수신된 데이터 패턴의 형태를 보고 데이터 패스의 상태를 판단하는 판단부 B와,
    루프백 패스의 상태에 따라 데이터를 재생성하는 재생성부 B로 이루어진 PLD를 구비하는 것을 특징으로 하는 기지국의 보드간 고속 데이터 전송 패스 검증 장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 고속데이터 전송 패스 장치는 서데스와, 상기 서데스와 연결된 PLD가 사용되는 통신 시스템에 적용 가능함을 특징으로 하는 기지국의 보드간 고속 데이터 전송 패스 검증 장치.
  4. 채널카드의 PLD에서 약속된 테스트 패턴 데이터 A를 생성하여 전송하면 컴바이닝 카드의 PLD의 전송파트(Tx part)로 수신되는 1단계와;
    상기 컴바이닝 카드의 PLD내의 판단부 A에서 수신된 데이터를 판단한 결과 정상적인 테스트 패턴 데이터가 수신된 경우에는 재생성부 A에서 상기 테스트 패턴 데이터 A를 재생성하여 전송하고, 비정상적인 경우 데이터 B를 재생성하여 전송하는 2단계와;
    상기 전송된 데이터는 루프백되어 상기 컴바이닝 카드의 PLD의 판단부 B에서 정상 비정상 여부를 판단하고, 정상인 경우 상기 재생성부 A에서 생성한 데이터를 출력하고, 상기 비정상인 경우 상기 재생성부 A에서 전송한 데이터 패턴이 데이터 A인 경우 데이터 C, 데이터 B일 경우에는 데이터 D를 재생성하여 전송하는 3단계와;
    채널카드의 PLD에서 수신된 데이터에 따라서 판단부 C에 의해 데이터의 패스상태를 점검하는 4단계를 포함하는 것을 특징으로 하는 기지국의 보드간 고속 데이터 전송 패스 검증 방법.
  5. 제 4항에 있어서,
    상기 4단계에서 데이터의 패스의 상태의 점검은
    상기 채널카드와 컴바이닝 카드 사이의 송신패스를 점검하는 5단계와;
    상기 컴바이닝 카드와 RF카드의 서데스사이의 루프백 패스를 점검하는 6단계와,
    상기 컴바이닝 카드와 채널카드사이의 수신패스와 개별 구성의 점검을 상기 테스트 데이터를 이용하여 점검하는 7단계를 포함하는 것을 특징으로 하는 기지국의 보드간 고속 데이터 전송 패스 검증 방법.
KR1020050117931A 2005-12-06 2005-12-06 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법 KR100650588B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050117931A KR100650588B1 (ko) 2005-12-06 2005-12-06 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050117931A KR100650588B1 (ko) 2005-12-06 2005-12-06 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법

Publications (1)

Publication Number Publication Date
KR100650588B1 true KR100650588B1 (ko) 2006-11-30

Family

ID=37713822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050117931A KR100650588B1 (ko) 2005-12-06 2005-12-06 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100650588B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735567B1 (ko) 2006-01-13 2007-07-04 삼성전자주식회사 반도체 장치의 입출력 테스트 방법 및 장치
KR101309182B1 (ko) 2012-08-13 2013-09-23 주식회사 유니테스트 대규모 집적회로 테스터에서 타이밍 발생 및 포맷 장치
CN111026590A (zh) * 2019-11-08 2020-04-17 广东高云半导体科技股份有限公司 接口电路的数据验证方法及平台

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735567B1 (ko) 2006-01-13 2007-07-04 삼성전자주식회사 반도체 장치의 입출력 테스트 방법 및 장치
KR101309182B1 (ko) 2012-08-13 2013-09-23 주식회사 유니테스트 대규모 집적회로 테스터에서 타이밍 발생 및 포맷 장치
CN111026590A (zh) * 2019-11-08 2020-04-17 广东高云半导体科技股份有限公司 接口电路的数据验证方法及平台
CN111026590B (zh) * 2019-11-08 2020-09-25 广东高云半导体科技股份有限公司 接口电路的数据验证方法及平台

Similar Documents

Publication Publication Date Title
US7984369B2 (en) Concurrent code checker and hardware efficient high-speed I/O having built-in self-test and debug features
US7231558B2 (en) System and method for network error rate testing
US6977960B2 (en) Self test circuit for evaluating a high-speed serial interface
JP6247702B2 (ja) 複数の時分割二重（ｔｄｄ）データパケット信号送受信機の検査を容易にする方法
CN103262061B (zh) 用于测试具有不对称链路的互连线的电特性的方法和系统
US7600162B2 (en) Semiconductor device
US8094705B2 (en) Fast SERDES I/O characterization
CN107480016B (zh) 一种传输设备接口电路自检方法及其电路自检系统
US7447965B2 (en) Offset test pattern apparatus and method
US6725408B1 (en) Built-in self-test for multi-channel transceivers without data alignment
KR100650588B1 (ko) 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법
EP1814234B1 (en) Concurrent code checker and hardware efficient high- speed I/O having built- in self- test and debug features
US20030159094A1 (en) IBIST identification loopback scheme
US8065597B1 (en) Self test of plesiochronous interconnect
CN113055247A (zh) 一种fpga的多通道高速收发器环回测试方法和装置
US20090024875A1 (en) Serial advanced technology attachment device and method testing the same
JP4257830B2 (ja) データ送受信装置
JP2003204369A (ja) 信号送受信装置、回路、およびループバックテスト方法
US7000170B2 (en) Method and apparatus for generating CRC/parity error in network environment
US11300613B2 (en) Systems and methods for testing jitter tolerance
CN112350785A (zh) 一种检验serdes通信链路性能的方法及系统
US7165195B2 (en) Method, system, and apparatus for bit error capture and analysis for serial interfaces
CN108155979B (zh) 一种检测设备
CN111651311B (zh) 一种可配置的物理层误码产生装置、芯片及设备
KR100414744B1 (ko) 패러티 비트 발생 수단을 갖는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141023

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee