CN111651311B - 一种可配置的物理层误码产生装置、芯片及设备 - Google Patents

一种可配置的物理层误码产生装置、芯片及设备 Download PDF

Info

Publication number
CN111651311B
CN111651311B CN202010603756.0A CN202010603756A CN111651311B CN 111651311 B CN111651311 B CN 111651311B CN 202010603756 A CN202010603756 A CN 202010603756A CN 111651311 B CN111651311 B CN 111651311B
Authority
CN
China
Prior art keywords
error
burst
err
data
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010603756.0A
Other languages
English (en)
Other versions
CN111651311A (zh
Inventor
齐星云
赖明澈
曹继军
戴艺
吕方旭
庞征斌
肖灿文
徐佳庆
王强
孙岩
欧洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202010603756.0A priority Critical patent/CN111651311B/zh
Publication of CN111651311A publication Critical patent/CN111651311A/zh
Application granted granted Critical
Publication of CN111651311B publication Critical patent/CN111651311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

本发明公开了一种可配置的物理层误码产生装置、芯片及设备，物理层误码产生装置其特征在于，物理层误码产生装置位于链路接收方或链路发送方侧的物理编码子层和串并转换收发器之间，物理层误码产生装置包括配置部件和n个造错部件，配置部件用于控制造错部件的造错概率，造错部件用于对每条通道上的并行数据的每1位按照指定的概率进行翻转，造错部件的数量和物理编码子层和串并转换收发器之间通道的数量相同，每一个通道上串接有一个造错部件。本发明能够用于在无误码或误码率较小的实际通信场景中使得物理链路上能够主动产生误码，以便于网络容错功能测试。

Description

一种可配置的物理层误码产生装置、芯片及设备
技术领域
本发明涉及高速数字串行通信技术，具体涉及一种可配置的物理层误码产生装置、芯片及设备。
背景技术
在高速数字通信中，传统的并行传输方式已经不能满足日益增长的通信速率的需求，高速串行传输方式随之产生。在串行通信模式下，相邻两个节点之间通过高速串行差分信号进行节点之间的数字通信。发送方待发送的并行数据通过串并转换收发器（Serdes）转换成串行的数据流，并发送到物理链路上；接收方的Serdes将收到的串行数据流恢复成并行数据，送给接收部件。在很多情况下，为了提高网络链路带宽，在高速网络中通常是将多条串行差分链路（Lane）绑定，共同提供1个逻辑链路。如图1所示，从物理链路上（光纤、电缆、印刷电路板等）到来的每对差分信号经Serdes的n个通道(Serdes Lane0～Serdes Lane(n-1))进行串并转换，形成m位宽的并行数据；n组m位宽的数据同时送给PCS（物理编码子层，Physical Coding Sublayer），由PCS进行多路绑定、数据对齐、编解码等操作，并对上层提供m*n位的数据宽度。在一种典型的场景下，m=64，n=4，即Serdes的串并转换宽度为1-64，此端口共有4条通道（lane）。
串行数据流在链路上传输的时候，可能由于传输频率过高、外部干扰、时钟抖动等原因，使得传输的数据流中出现错误，即链路误码。因此，在高速通信系统中，一个重要的功能部件就是链路误码处理，包括数据校验、检错和纠错、数据重传等，其目的就是为网络上层提供可靠的数据传输通路。
在通信系统的设计中，特别是高速网络通信芯片的设计中，常常为了测试链路误码处理系统的正确性，需要花费大量的资源和精力，其中最关键的是在链路上产生各种接近真实情况的误码，以覆盖绝大多数误码测试场景。
目前常用的方法有两种：模拟测试和在真实物理链路上增加干扰。模拟测试可以在链路上造成设计者预期的错误，但无法实现真实环境下错误场景，其测试覆盖率较小；在真实物理链路上增加干扰的确可以复现真实错误场景，但成本过高，不易查错，一般需要在芯片生产回来后才能进行，很难在设计阶段进行对应的测试。因此，需要一种在芯片内模拟真实物理链路误码的方法和装置，以便在设计阶段对通信系统进行各种边界和异常测试，同时在芯片生产回来后可以通过内置的误码产生装置对芯片的误码处理功能进行压力测试。
发明内容
本发明要解决的技术问题：针对现有技术的上述问题，提供一种可配置的物理层误码产生装置、芯片及设备，本发明能够用于在无误码或误码率较小的实际通信场景中使得物理链路上能够主动产生误码，以便于网络容错功能测试。
为了解决上述技术问题，本发明采用的技术方案为：
一种可配置的物理层误码产生装置，所述物理层误码产生装置位于链路接收方或链路发送方侧的物理编码子层PCS和串并转换收发器Serdes之间，所述物理层误码产生装置包括配置部件Config和n个造错部件error_insert，所述配置部件Config用于控制造错部件error_insert的造错概率，所述造错部件error_insert用于对每条通道lane上的并行数据的每1位按照指定的概率进行翻转，所述造错部件error_insert的数量和物理编码子层PCS和串并转换收发器Serdes之间通道lane的数量相同，每一个通道lane上串接有一个造错部件error_insert。
可选地，每一个所述造错部件error_insert包括m个造错单元err_element，所述造错单元err_element用于对传输的m位数据中的1位进行造错，其中m为每条通道lane上并行数据宽度。
可选地，所述造错单元err_element包括1个32位的随机数发生器、1个比较器comparer以及1个异或单元xor，所述造错单元err_element具有2个输入端口和1个输出端口data_out，所述随机数发生器的输出端和输入的造错概率信号cfg_err_rate分别与比较器comparer的输入端相连；所述比较器comparer用于在造错概率信号cfg_err_rate大于或等于随机数发生器产生的32位随机值时输出1与输入端口data_in的输入数据将与1送入异或单元xor进行异或操作使得此时输出端口data_out的输出数据为输入端口data_in的输入数据取反，否则输出0与输入端口data_in的输入数据将与0送入异或单元xor进行异或操作，使得此时输出端口data_out的输出数据为输入端口data_in的输入数据相同；所述比较器comparer的输出端、输入端口data_in分别与异或单元xor的输入端相连，异或单元xor的输出端作为输出端口data_out。
可选地，所述造错单元err_element包括1个突发计时器burst_time、1个32位的随机数发生器、1个比较器comparer以及1个异或单元xor，所述突发计时器burst_time的输入端分别连接到低突发周期配置信号cfg_err_burst_low_period、高突发周期配置信号cfg_err_burst_high_period，所述突发计时器burst_time的输出端输出标志信号burst_err_state给比较器comparer的输入端，且比较器comparer的输入端还连接有造错概率信号cfg_err_rate、低突发出错概率配置信号cfg_err_rate_low、高突发出错概率配置信号cfg_err_rate_high以及随机数发生器的输出端，所述比较器comparer的控制端连接有造错模式配置信号cfg_err_mode，比较器comparer的输出端、输入端口data_in分别与异或单元xor的输入端相连，异或单元xor的输出端作为输出端口data_out。
可选地，所述比较器comparer用于根据造错模式配置信号cfg_err_mode执行不同处理方式，当造错模式配置信号cfg_err_mode为0时为不造错模式：所述比较器comparer输出0与输入端口data_in的输入数据将与1送入异或单元xor进行异或操作，使得此时输出端口data_out的输出数据为输入端口data_in的输入数据相同；当造错模式配置信号cfg_err_mode为1时为均匀误码模式：所述比较器comparer用于在造错概率信号cfg_err_rate大于或等于随机数发生器产生的32位随机值时输出1与输入端口data_in的输入数据将与1送入异或单元xor进行异或操作，使得此时输出端口data_out的输出数据为输入端口data_in的输入数据相反；否则输出0与输入端口data_in的输入数据将与0送入异或单元xor进行异或操作，使得此时输出端口data_out的输出数据为输入端口data_in的输入数据相同；当造错模式配置信号cfg_err_mode为2时为突发误码模式：由突发计时器burst_timeburst_time根据低突发周期配置信号cfg_err_burst_low_period、高突发周期配置信号cfg_err_burst_high_period之间进行轮流计数产生2个不同的周期时间对应于突发的高误码时间和其余时间的低误码，并给出一个标志信号burst_err_state给比较器comparer，然后比较器comparer根据此信号选择当前时间内的误码率：如果标志信号burst_err_state为0，则选择低突发出错概率配置信号cfg_err_rate_low为当前误码率；如果标志信号burst_err_state为1，则选择高突发出错概率配置信号cfg_err_rate_high为当前误码率，使得此时输出端口data_out的输出数据与输入端口data_in的输入数据相比有误码，且按照预先配置的周期其误码率在两种不同的预设误码率之间变化以实现突发误码模式的误码；当造错模式配置信号cfg_err_mode为3时为突发误码模式和均匀误码模式的随机选择模式：产生1个1位的随机数random_num来随机决定当前处于均匀误码模式还是突发误码模式，当随机数为0时为均匀误码模式，当随机数为1时为突发误码模式。
可选地，所述造错单元err_element还包括抖动计数器jitter_timer，所述抖动计数器jitter_timer连接在突发计时器burst_time上、用于每次在突发计时器burst_time中计算周期时增加1个随机数jitter_random作为抖动值。
可选地，所述随机数jitter_random的变化范围最小值为0，最大值为低突发周期配置信号cfg_err_burst_low_period、高突发周期配置信号cfg_err_burst_high_period两者中最小值的1/64。
此外，本发明还提供一种网络通信芯片，包括网络通信芯片本体，所述网络通信芯片本体中设有所述可配置的物理层误码产生装置。
此外，本发明还提供一种计算设备，该计算设备中设有网络通信芯片，所述网络通信芯片中设有所述可配置的物理层误码产生装置。
此外，本发明还提供一种路由设备，该路由设备中设有网络通信芯片，所述网络通信芯片中设有所述可配置的物理层误码产生装置。
和现有技术相比，本发明具有下述优点：本发明物理层误码产生装置位于链路接收方或链路发送方侧的物理编码子层PCS和串并转换收发器Serdes之间，所述物理层误码产生装置包括配置部件Config和n个造错部件error_insert，所述配置部件Config用于控制造错部件error_insert的造错概率，所述造错部件error_insert用于对每条通道lane上的并行数据的每1位按照指定的概率进行翻转，所述造错部件error_insert的数量和物理编码子层PCS和串并转换收发器Serdes之间通道lane的数量相同，每一个通道lane上串接有一个造错部件error_insert，本发明能够用于在无误码或误码率较小的实际通信场景中使得物理链路上能够主动产生误码，一方面可以在集成电路芯片内部对链路上传输的数据叠加定制的误码，而且误码率、误码模式可调，以适应各种实际链路状况；另一方面，还可以模拟实际链路误码，对芯片内部的容错处理电路进行测试。
附图说明
图1为背景技术中将高速网络中多条串行差分链路绑定示意图；
图2为本发明多模式物理层误码产生装置在网络系统中总体结构示意图；
图3为本发明造错部件结构示意图；
图4为本发明造错部件中造错单元结构示意图；
图5为本发明造错部件中造错单元改进后的结构示意图；
图6为本发明造错部件中造错单元处理流程示意图；
图7为本发明实施例中burst_err_state信号的产生流程示意图；
图8为本发明实施例中改进后造错单元中burst_err_state信号的产生流程示意图；
图9为本发明装置中每个误码产生模块（m=64）的内部结构。
具体实施方式
如图2所示，本实施例可配置的物理层误码产生装置位于链路接收方或链路发送方侧的物理编码子层PCS和串并转换收发器Serdes之间，包括配置部件Config和n个造错部件error_insert（分别表示为error_insert_0～error_insert_n），配置部件Config用于控制造错部件error_insert的造错概率，造错部件error_insert用于对每条通道lane上的并行数据的每1位按照指定的概率进行翻转，造错部件error_insert的数量和物理编码子层PCS和串并转换收发器Serdes之间通道lane的数量相同，每一个通道lane上串接有一个造错部件error_insert。本实施例可配置的物理层误码产生装置一般情况下处于链路接收方一侧（有时也可以处于链路发送方一侧），在每条通道lane的接收端均设计了一个误码产生模块（造错部件error_insert），将串并转换收发器Serdes给出的并行数据插入特定的误码，从而能够对串并转换收发器Serdes送来的数据中注入特定模式的错误序列，来达到产生误码的目的。
在图2中，共有n条通道lane，每通道lane上的串并转换收发器Serdes进行串并转换后，对外提供m位宽的并行数据位宽；n条通道lane绑定在一起，共同提供m*n的数据宽度。一种典型的场景，m=64，n=4，即该端口共有4条通道lane，每通道lane上的数据宽度为64位。每个造错部件error_insert在配置部件Config的控制下，对到来的m位数据中的每1位，都按照一定的造错规则取反。例如，如果设定链路误码率为10-6，则每1位上出错概率为1/106，即在平均情况下，大约每间隔106时钟周期，此位发生一次翻转（0变为1或1变为0）。从功能上，本实施例装置包括2种功能部件：造错部件error_insert和配置部件Config。造错部件error_insert用于对每条通道lane上的并行数据的每1位按照一定的概率进行翻转，0变成1，1变成0；配置部件Config用于控制造错部件error_insert的造错概率。本实施例可配置的物理层误码产生装置内包含1个配置部件Config，以及与通道lane数相等的造错部件error_insert，每个造错部件error_insert对应每条通道lane。
如图3所示，每一个造错部件error_insert包括m个造错单元err_element（表示为err_element_0～err_element_m），造错单元err_element用于对传输的m位数据中的1位进行造错，其中m为每条通道lane上并行数据宽度。由此可知，本实施例中每一个造错部件error_insert中的所有数据位的造错都是相互独立的。
作为一种可选的实施方式，如图4所示，造错单元err_element包括1个32位的随机数发生器、1个比较器comparer以及1个异或单元xor，造错单元err_element具有2个输入端口和1个输出端口data_out，随机数发生器的输出端和输入的造错概率信号cfg_err_rate分别与比较器comparer的输入端相连；比较器comparer用于在造错概率信号cfg_err_rate大于或等于随机数发生器产生的32位随机值时输出1与输入端口data_in的输入数据将与1送入异或单元xor进行异或操作使得此时输出端口data_out的输出数据为输入端口data_in的输入数据取反，否则输出0与输入端口data_in的输入数据将与0送入异或单元xor进行异或操作，使得此时输出端口data_out的输出数据为输入端口data_in的输入数据相同；比较器comparer的输出端、输入端口data_in分别与异或单元xor的输入端相连，异或单元xor的输出端作为输出端口data_out。随机数发生器可以根据需要采用现有各类随机数发生器，例如本实施例中采用32位的PRBS伪随机数发生器PRBS-32。造错单元err_element的输入信号cfg_err_rate来自配置部件，宽度为32位，用于配置当前造错单元的出错概率；输入端口data_in和输出端口data_out分别对应输入的1位数据和造错后输出的1位数据。PRBS伪随机数发生器PRBS-32有一个输出端口，持续产生32位的随机数。comparer有2个输入端口和1个输出端口，其功能是比较2个输入的大小。当cfg_err_rate小于PRBS-32产生的32位随机数时，comparer输出为0，否则为1。xor用于对comparer的输出和data_in进行异或操作，并作为输出数据data_out。当给定cfg_err_rate后，如果cfg_err_rate大于或等于PRBS-32产生的32位随机值时，输入数据data_in将与1进行异或，即此时输出数据data_out为data_in的取反。因此，cfg_err_rate越大，该位数据的出错概率越高。当cfg_err_rate为0时，将用于不会对data_in进行取反，即不会造错；当cfg_err_rate为全1时（32’hffffffff），data_in将始终进行取反，即所有数据都会造错。上述造错单元err_element只能对每一位产生均匀的随机错误。为了产生突发错误，需要对其进行改进。
如图5所示，作为图4上述实施方式的进一步改进的另一种可选的实施方式，该造错单元err_element包括1个突发计时器burst_time、1个32位的随机数发生器、1个比较器comparer以及1个异或单元xor，突发计时器burst_time的输入端分别连接到低突发周期配置信号cfg_err_burst_low_period、高突发周期配置信号cfg_err_burst_high_period，突发计时器burst_time的输出端输出标志信号burst_err_state给比较器comparer的输入端，且比较器comparer的输入端还连接有造错概率信号cfg_err_rate、低突发出错概率配置信号cfg_err_rate_low、高突发出错概率配置信号cfg_err_rate_high以及随机数发生器的输出端，比较器comparer的控制端连接有造错模式配置信号cfg_err_mode，比较器comparer的输出端、输入端口data_in分别与异或单元xor的输入端相连，异或单元xor的输出端作为输出端口data_out。
参见图5可知，该造错单元err_element在图4所示结构的基础上增加了4个输入端口，分别为cfg_err_burst_low_period，cfg_err_burst_high_period，cfg_err_rate_low，cfg_err_rate_high，宽度都为32位，用于配置突发周期和突发出错概率；另外还增加了1个2位的输入端口cfg_err_mode，用于配置造错模式。在造错单元err_element内部增加了突发计时器（burst_timer），并增强了比较器（comparer）的功能。如图5所示的造错单元err_element中比较器comparer用于根据造错模式配置信号cfg_err_mode执行不同处理方式，如图6所示：
当造错模式配置信号cfg_err_mode为0时为不造错模式：比较器comparer输出0与输入端口data_in的输入数据将与1送入异或单元xor进行异或操作，使得此时输出端口data_out的输出数据为输入端口data_in的输入数据相同；
当造错模式配置信号cfg_err_mode为1时为均匀误码模式：比较器comparer用于在造错概率信号cfg_err_rate大于或等于随机数发生器产生的32位随机值时输出1与输入端口data_in的输入数据将与1送入异或单元xor进行异或操作，使得此时输出端口data_out的输出数据为输入端口data_in的输入数据相反；否则输出0与输入端口data_in的输入数据将与0送入异或单元xor进行异或操作，使得此时输出端口data_out的输出数据为输入端口data_in的输入数据相同；
当造错模式配置信号cfg_err_mode为2时为突发误码模式：如图7所示，由突发计时器burst_timeburst_time根据低突发周期配置信号cfg_err_burst_low_period、高突发周期配置信号cfg_err_burst_high_period之间进行轮流计数产生2个不同的周期时间对应于突发的高误码时间和其余时间的低误码，并给出一个标志信号burst_err_state给比较器comparer，然后比较器comparer根据此信号选择当前时间内的误码率：如果标志信号burst_err_state为0，则选择低突发出错概率配置信号cfg_err_rate_low为当前误码率；如果标志信号burst_err_state为1，则选择高突发出错概率配置信号cfg_err_rate_high为当前误码率，使得此时输出端口data_out的输出数据与输入端口data_in的输入数据相比有误码，且按照预先配置的周期其误码率在两种不同的预设误码率之间变化以实现突发误码模式的误码；
当造错模式配置信号cfg_err_mode为3时为突发误码模式和均匀误码模式的随机选择模式：产生1个1位的随机数random_num来随机决定当前处于均匀误码模式还是突发误码模式，当随机数为0时为均匀误码模式，当随机数为1时为突发误码模式。造错模式配置信号cfg_err_mode为3时的突发误码模式和均匀误码模式的随机选择模式为一种混合模式。
如图7所示，突发计时器burst_time根据低突发周期配置信号cfg_err_burst_low_period、高突发周期配置信号cfg_err_burst_high_period之间进行轮流计数时的详细步骤包括：S1）初始化突发计时器burst_time的计时peroid_timer为0、标志信号burst_err_state为0；S2）判断标志信号burst_err_state等于0是否成立，如果成立则跳转执行步骤S3）；否则跳转执行步骤S4）；S3）判断突发计时器burst_time的计时peroid_timer等于低突发周期配置信号cfg_err_burst_low_period是否成立，如果成立则将置突发计时器burst_time的计时peroid_timer为0，置标志信号burst_err_state为1，跳转执行步骤S2）；否则，将突发计时器burst_time的计时peroid_timer自增，置标志信号burst_err_state为0，跳转执行步骤S2）；S4）判断突发计时器burst_time的计时peroid_timer等于高突发周期配置信号cfg_err_burst_high_period是否成立，如果成立则将置突发计时器burst_time的计时peroid_timer为0，置标志信号burst_err_state为0，跳转执行步骤S2）；否则，将突发计时器burst_time的计时peroid_timer自增，置标志信号burst_err_state为1，跳转执行步骤S2）。通过上述方式，使得突发计时器burst_time产生突发误码的周期计数时，周期性地在低突发周期配置信号cfg_err_burst_low_period、高突发周期配置信号cfg_err_burst_high_period之间进行轮流计数，并产生标志信号burst_err_state。
但是，在实际系统中，突发的周期不可能都是固定的，实际上每次可能都不一定相同。为了更加逼近真实场景，本实施例还进一步对造错单元err_element进行了改进。如图9所示，本实施例中造错单元err_element还包括抖动计数器jitter_timer，抖动计数器jitter_timer连接在突发计时器burst_time上、用于每次在突发计时器burst_time中计算周期时增加1个随机数jitter_random作为抖动值。通过对突发计时器burst_time的周期计数增加了抖动，使用一个抖动计数器jitter_timer每次对突发计时器burst_time进行微调。即每次在burst_timer中计算周期时，增加1个随机的抖动值。这样，burst_err_state信号的产生流程改进成如图8所示，对应前述步骤S3）判断突发计时器burst_time的计时peroid_timer等于低突发周期配置信号cfg_err_burst_low_period是否成立就变成：判断突发计时器burst_time的计时peroid_timer等于低突发周期配置信号cfg_err_burst_low_period、随机数jitter_random两者之和（也可以采用两者之差）是否成立。对应前述步骤S4）判断突发计时器burst_time的计时peroid_timer等于高突发周期配置信号cfg_err_burst_high_period是否成立就变成：判断突发计时器burst_time的计时peroid_timer等于高突发周期配置信号cfg_err_burst_high_period、随机数jitter_random两者之和（也可以采用两者之差）是否成立。
本实施例中，随机数jitter_random的变化范围最小值为0，最大值为低突发周期配置信号cfg_err_burst_low_period、高突发周期配置信号cfg_err_burst_high_period两者中最小值的1/64。每次突发计时器burst_time的计时period_timer计满之后，重新产生一个新的随机数jitter_random；在突发计时器burst_time的计时period_timer未满的计数过程中，随机数jitter_random保持上次的值不变。这样产生的突发周期每次都不尽相同，更加符合实际系统的错误场景。
如图9所示，本实施例中每条通道lane上并行数据宽度m为64，在每个造错单元err_element中，PRBS伪随机数发生器PRBS-32的生成多项式都为x 32+x 7+x 6+x 2+1。各PRBS伪随机数发生器PRBS-32最初的种子（seed）都互不相等，第i个PRBS伪随机数发生器PRBS-32的种子seed[i]= i+1，i=0,1,2…, m-1。因此m个PRBS伪随机数发生器PRBS-32在同一时刻产生的伪随机数各不相同。
此外，本实施例还提供一种网络通信芯片，包括网络通信芯片本体，网络通信芯片本体中设有前述可配置的物理层误码产生装置。
此外，本实施例还提供一种计算设备，该计算设备中设有网络通信芯片，网络通信芯片中设有前述可配置的物理层误码产生装置。
此外，本实施例还提供一种路由设备，该路由设备中设有网络通信芯片，网络通信芯片中设有前述可配置的物理层误码产生装置。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种可配置的物理层误码产生装置，其特征在于，所述物理层误码产生装置位于链路接收方或链路发送方侧的物理编码子层和串并转换收发器之间，所述物理层误码产生装置包括配置部件和n个造错部件，所述配置部件用于控制造错部件的造错概率，所述造错部件用于对每条通道上的并行数据的每1位按照指定的概率进行翻转，所述造错部件的数量和物理编码子层和串并转换收发器之间通道的数量相同，每一个通道上串接有一个造错部件；每一个所述造错部件包括m个造错单元，所述造错单元用于对传输的m位数据中的1位进行造错，其中m为每条通道上并行数据宽度；所述造错单元包括1个突发计时器、1个32位的随机数发生器、1个比较器以及1个异或单元，所述突发计时器的输入端分别连接到低突发周期配置信号cfg_err_burst_low_period、高突发周期配置信号cfg_err_burst_high_period，所述突发计时器的输出端输出标志信号burst_err_state给比较器的输入端，且比较器的输入端还连接有造错概率信号cfg_err_rate、低突发出错概率配置信号cfg_err_rate_low、高突发出错概率配置信号cfg_err_rate_high以及随机数发生器的输出端，所述比较器的控制端连接有造错模式配置信号cfg_err_mode，比较器的输出端、输入端口data_in分别与异或单元的输入端相连，异或单元的输出端作为输出端口data_out；所述比较器用于根据造错模式配置信号cfg_err_mode执行不同处理方式，当造错模式配置信号cfg_err_mode为0时为不造错模式：所述比较器输出0与输入端口data_in的输入数据将与1送入异或单元进行异或操作，使得此时输出端口data_out的输出数据为输入端口data_in的输入数据相同；当造错模式配置信号cfg_err_mode为1时为均匀误码模式：所述比较器用于在造错概率信号cfg_err_rate大于或等于随机数发生器产生的32位随机值时输出1与输入端口data_in的输入数据将与1送入异或单元进行异或操作，使得此时输出端口data_out的输出数据为输入端口data_in的输入数据相反；否则输出0与输入端口data_in的输入数据将与0送入异或单元进行异或操作，使得此时输出端口data_out的输出数据为输入端口data_in的输入数据相同；当造错模式配置信号cfg_err_mode为2时为突发误码模式：由突发计时器burst_time根据低突发周期配置信号cfg_err_burst_low_period、高突发周期配置信号cfg_err_burst_high_period之间进行轮流计数产生2个不同的周期时间对应于突发的高误码时间和其余时间的低误码，并给出一个标志信号burst_err_state给比较器，然后比较器根据此信号选择当前时间内的误码率：如果标志信号burst_err_state为0，则选择低突发出错概率配置信号cfg_err_rate_low为当前误码率；如果标志信号burst_err_state为1，则选择高突发出错概率配置信号cfg_err_rate_high为当前误码率，使得此时输出端口data_out的输出数据与输入端口data_in的输入数据相比有误码，且按照预先配置的周期其误码率在两种不同的预设误码率之间变化以实现突发误码模式的误码；当造错模式配置信号cfg_err_mode为3时为突发误码模式和均匀误码模式的随机选择模式：产生1个1位的随机数random_num来随机决定当前处于均匀误码模式还是突发误码模式，当随机数为0时为均匀误码模式，当随机数为1时为突发误码模式。
2.根据权利要求1所述的可配置的物理层误码产生装置，其特征在于，所述造错单元还包括抖动计数器，所述抖动计数器连接在突发计时器上、用于每次在突发计时器中计算周期时增加1个随机数jitter_random作为抖动值。
3.根据权利要求2所述的可配置的物理层误码产生装置，其特征在于，所述随机数jitter_random的变化范围最小值为0，最大值为低突发周期配置信号cfg_err_burst_low_period、高突发周期配置信号cfg_err_burst_high_period两者中最小值的1/64。
4.一种网络通信芯片，包括网络通信芯片本体，其特征在于，所述网络通信芯片本体中设有权利要求1～3中任意一项所述可配置的物理层误码产生装置。
5.一种计算设备，该计算设备中设有网络通信芯片，其特征在于，所述网络通信芯片中设有权利要求1～3中任意一项所述可配置的物理层误码产生装置。
6.一种路由设备，该路由设备中设有网络通信芯片，其特征在于，所述网络通信芯片中设有权利要求1～3中任意一项所述可配置的物理层误码产生装置。
CN202010603756.0A 2020-06-29 2020-06-29 一种可配置的物理层误码产生装置、芯片及设备 Active CN111651311B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010603756.0A CN111651311B (zh) 2020-06-29 2020-06-29 一种可配置的物理层误码产生装置、芯片及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010603756.0A CN111651311B (zh) 2020-06-29 2020-06-29 一种可配置的物理层误码产生装置、芯片及设备

Publications (2)

Publication Number Publication Date
CN111651311A CN111651311A (zh) 2020-09-11
CN111651311B true CN111651311B (zh) 2023-07-11

Family

ID=72348473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010603756.0A Active CN111651311B (zh) 2020-06-29 2020-06-29 一种可配置的物理层误码产生装置、芯片及设备

Country Status (1)

Country Link
CN (1) CN111651311B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531226A (zh) * 2003-03-16 2004-09-22 华为技术有限公司 一种模拟光信号误码的装置和方法
CN101257418A (zh) * 2008-03-31 2008-09-03 华为技术有限公司 误码产生的方法和装置以及实现误码插入的系统
CN102013939A (zh) * 2010-01-21 2011-04-13 柳州市达迪通信设备有限公司 一种误码产生方法、装置以及实现误码插入的系统
CN109669669A (zh) * 2018-12-06 2019-04-23 青岛镕铭半导体有限公司 误码生成方法及误码生成器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190108111A1 (en) * 2017-10-06 2019-04-11 Intel Corporation Bit error rate prediction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531226A (zh) * 2003-03-16 2004-09-22 华为技术有限公司 一种模拟光信号误码的装置和方法
CN101257418A (zh) * 2008-03-31 2008-09-03 华为技术有限公司 误码产生的方法和装置以及实现误码插入的系统
CN102013939A (zh) * 2010-01-21 2011-04-13 柳州市达迪通信设备有限公司 一种误码产生方法、装置以及实现误码插入的系统
CN109669669A (zh) * 2018-12-06 2019-04-23 青岛镕铭半导体有限公司 误码生成方法及误码生成器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
何源洁 ; 李宏利.数字信道中误码发生器的设计与实现.《无线电工程》.2010,第40卷(第12期),第一章节和图2. *
吴亚玲，孙华伟，郑林华.数字信道模拟中误码发生器的设计.《现代有线传输》.2003,(第4期),第3.3章节. *
王相岩.连续和帧突发误码测试仪设计.《中国优秀硕士学位论文全文数据库 信息科技辑》.2012,I140-232. *

Also Published As

Publication number Publication date
CN111651311A (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
US10567123B2 (en) Methods, systems and computer readable media for evaluating link or component quality using synthetic forward error correction (FEC)
US7324913B2 (en) Methods and apparatus for testing a link between chips
EP0280013A1 (en) Device for verifying proper operation of a checking code generator
US10063305B2 (en) Communications link performance analyzer that accommodates forward error correction
EP0171874B1 (en) Linear feedback shift register for circuit design technology validation
CN107786471B (zh) 多fpga芯片间数据处理方法及转换装置
EP1720280B1 (en) Offset test pattern apparatus and method
JP4460575B2 (ja) エラー・レート検出方法および試験装置
IL166605A (en) Universal approach for simulating, emulating and testing a variety of serial bus types
CN108337069B (zh) 一种改进的降低误码率的末端并行分组crc校验系统
EP0596736B1 (en) Split channel data transmission
CN113055247B (zh) 一种fpga的多通道高速收发器环回测试方法和装置
CN111651311B (zh) 一种可配置的物理层误码产生装置、芯片及设备
US7913150B2 (en) Error detection in a communications link
US7649855B1 (en) Alternative 1000BASE-T scrambler
US7058881B2 (en) Distributed 4-bits diagonal interleaved parity (DIP4) checker
US7003708B1 (en) Method and apparatus for generating bit errors with a poisson error distribution
US20170192830A1 (en) High-speed pseudo-random bit sequence (prbs) pattern generator, error detector and error counter
US20050055619A1 (en) Method, system, and apparatus for bit error capture and analysis for serial interfaces
US7424075B2 (en) Pseudorandom data pattern verifier with automatic synchronization
US11102104B1 (en) Methods, systems, and computer readable media for generating analog-distorted test data
US6981206B1 (en) Method and apparatus for generating parity values
CN113132172A (zh) 一种误码测试方法、装置，存储介质及电子装置
Santos et al. Reliability Increase for Avionics Data Communication
CN113986625A (zh) Pcs子层逻辑功能的检测方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant