CN108337069B - 一种改进的降低误码率的末端并行分组crc校验系统 - Google Patents

Abstract

本发明一种改进的可降低误码率的末端并行分组CRC校验系统，本发明属于电力系统中数据通信领域，提高校验设备的处理能力，增强了通信线路的稳定性，极大的提升了系统的通信的稳定性、可靠性、准确性。通过方法的改进在保证通信质量的基础上可以降低系统主设备的要求，为电力系统节约成本，提升系统的经济性。

Description

一种改进的降低误码率的末端并行分组CRC校验系统

技术领域

本发明属于电力系统中数据通信领域，特别涉及一种改进的降低误码率的末端并行分组CRC校验系统。

技术背景

电力系统以及各种系统在通信的过程中，由于信息通道自身的原因以及外界环境的影响，数据在传输过程中不可避免地会产生差错，而误码的产生会对电力系统信息通信产生影响导致灾难性的后果，因此信息传输过程中必须对所传的信息进行校验来判断所传的信息是否正确。循环校验码(CRC码)是数据通信领域中最常用的一种差错校验码，该码编码简单且误判概率很低，信息字段和校验字段的长度可以任意选定。相较于该码纠错能力，该码具有更强的检错能力，对于电力系统这种级别比较高的通信，我们一般用只利用CRC的检错能力，但是CRC校验的检错能力也是有限的，不管校验位如何增加其总是存在一定的漏检率，之前的并联分组校验的一般原理就是通过在传输信道中拓宽传输信号的位数，例如在串行电路中一条8位的信息码只能从前至后沿直线传输，但是如果采用并行的八条路径传输，那么其传输时间可以缩短为原来的1/8，但是这种方式并不能降低CRC校验的漏检率。所以并行传输可以理解为只通过提高信道中传输数据的位宽来降低系统的时钟频率的方法。采用并联的方式在降低校验时间的同时也引进别的问题。随着并联的位宽的赠加，一方面使得CRC校验电路的延迟时间增加，影响系统的时序信能，另一方面随着并联的组数增加对于硬件的要求也比较高，同时采用并联校验在减少校验时间的同时也就变相的提高了校验的速度，对于传输速度较高的的大数据传输系统，各个并行的路劲之间也会发生耦合，此外随着传输速度的增加与初始信号到达时间差相比，每一个字节的持续时间显得越来越短，最终导致前一字节的某几位与后一字节的几位同时到达接受端，这就造成了传输失败。

发明内容

本发明一种改进的可降低误码率的末端并行分组CRC校验系统，通过分组模块将数据以串行分组的方式在信道中进行传输，每个分组相互独立，进一步地，由数据模拟模块，通过模拟实验的方法得出数据在分组模块中最优分组数，进一步地，由分组模块分组后数据将由数据校验模块进行校验，数据校验模块由多个检错解码器并联组成，数据校验模块中的检错解码器相互独立且与分组模块中分组相对应。

技术方案：

本发明一种改进的降低误码率的末端并行分组CRC校验系统，该系统包括数据分组、数据校验、数据模拟三个系统模块：

数据分组模块，原始数据由分组模块分为若干组，分组模块将数据以串行分组的方式在信道中进行传输，每个分组相互独立。

数据校验模块，分组模块分组后数据将由数据校验模块进行校验，数据校验模块由多个检错解码器并联组成，数据校验模块中的检错解码器相互独立且与分组模块中分组相对应。

数据模拟模块，该模块通过模拟实验的方式，确定上述数据分组模块中最优分组数。

进一步地，所述模块如图1方式进行连接。

进一步地，如图2所示由数据分组模块将原始的信息码分为t组，然后分别依次把所分成的码组传输到数据校验模块中各自的检错解码器中，各个检错解码器并行连接且各自独立，这样就可以把发生错误的概率转移到所分的组上，此时发生错误的情况形成了一种独立的同时发生的概率事件，从而降低了系统的误码率同时由于在末端采用了并联的校验电路也减少了校验的时间。

进一步地，本发明中数据模拟模块是针对上述系统中数据分组模块的确定其最优分组数的方法，其步骤包括：

步骤1、数据分组组数限定条件，由于系统硬件条件限制，分组组数包括以下限定条件：

步骤1.1、数据分组模块中所分组数由于1个字节＝8位，所以分组必须保证是8的倍数，即对字节来说分组必须是整数；

步骤1.2、对于数据总量来说，分组数必须被数据量总数整除；

步骤1.3、最大分组数限定，首先从其经济性方面考虑分的组越多所需的分组编码器就会越多，增加了成本；其次，随着分组数的增多，对系统数据线路的负担也会增大，增大了系统了复杂性；同时分组数的增加也增大了各组之间发生耦合的概率，所以选择的分组不宜过大，同时分组要体现出层次，呈现递进关系，不能太大也不能太小，其倍数要位于2-3倍之间。

步骤2、漏检率计算，使用本发明一种改进的降低误码率的末端并行分组CRC校验系统，仍然会存在一定的漏检率；

检验漏检率方法如下：

对于给定的对于给定的(n，k)循环码，其监督码位数为r＝n-k.对于接收方而言，编码多项式公式为a(x)＝x^n-km(x)+r(x)。

其中，a(x)为所传输的信息码，m(x)为信息多项式，x^n-km(x)为编码多项式，r(x)为监督多项式。

根据编码多项式可知接受端会存在以下4种情况：

b1(x)＝x^rm(x)+r(x)接收端与发送端匹配

b2(x)＝x^rm(x)+r1(x)信息位匹配，余数为不匹配

b3(x)＝x^rm1(x)+r(x)信息位不匹配，余数为匹配

b4(x)＝x^rm1(x)+r1(x)信息位不匹配，余数为不匹配

其中，bi(x)(1≤i≤4)为接收端多项式，m(x)，r(x)是关于g(x)的余式，g(x)是生成多项式。

进一步地，从上述情况中很明显可以看出：只有第一种情况是正确的，其余三种都是错误的。CRC校验的目的就是要尽量地检测出这种错误。但是在接受方校验中可以利用的有效信息只有b(x)和g(x)，不能使用a(x)进行校验。原因是如果接收方能够提前知道准确a(x)，就没有必要进行通信了。下面仔细分析原因：

很显然b1(x)正确。b2(x)肯定无法通过CRC校验，且这种出错情形可以被检测出来；对于b3(x)当r＜k时，存在概率1/2^r使得m1(x)与m(x)有相同的余式，即漏检率为1/2^r。当r＞k，b3(x)是可以被检测出来的。对于b4(x)肯定可以通过CRC校验，但是这种错误永远无法检出，即使r＞k也无法检出。

进一步地，从以上分析可以得出：对于接受端而言有2种情形的错误会导致CRC校验的失败。即b3(x)和b4(x)，对于b3(x)而言，m(x)变为m1(x)的概率为p(k,m1),r(x)不发生改变的概率是p(r,0)，r(x)恰好是原余式的概率是1/2^r，则此时无法检测出的概率约为：

进一步地，对于b4(x)而言，假设m(x)中有m1个比特发生变动，变动后的结果记为m1(x)，则概率为p(k,m1),r(x)中有m2个比特发生变动，变成r1(x)，则概率为p(r,m2)。假设m(x)的变动与r(x)的变动都是相互独立的，则通信发生错误的总概率P_ER2也约为上述公式。

步骤3、模拟实验确定最优分组数，通过模拟实验的方法对由步骤1中分组数限定条件下确定的多个分组情况下的校验时间及分组校验所需调用主设备宏单元数情况进行比对，并参考步骤2中计算得出漏检率，选出最优分组数。

有益效果：本发明一种改进的降低误码率的末端并行CRC校验系统，提高校验设备的处理能力，增强了通信线路的稳定性，极大的提升了系统的通信的稳定性、可靠性、准确性。通过方法的改进在保证通信质量的基础上可以降低系统主设备的要求，为电力系统节约成本，提升系统的经济性。

附图说明

图1模块连接示意图；

图2原始信息码由分组模块分组示意图；

图3校验组数与校验时间关系图；

图4校验组数与调用单元宏关系图；

图51000次仿真实验校验的时间与分组的关系图；

图61000次仿真实验接收端发现的错误的实际次数与分组的关系图。

具体实施方法：

本发明一种改进的降低误码率的末端并行分组CRC校验系统，如图1所示由数据分组模块将原始的信息码分为t组，然后分别依次把所分成的码组传输到数据校验模块中各自的检错解码器中，各个检错解码器并行连接且各自独立，这样就可以把发生错误的概率转移到所分的组上，此时发生错误的情况形成了一种独立的同时发生的概率事件，从而降低了系统的误码率同时由于在末端采用了并联的校验电路也减少了校验的时间。

本发明一种改进的降低误码率的末端并行分组CRC校验系统技术方案中所提到的数据模拟模块确定最优分组数的方法，下面介绍确定100千字节的原始信息报文的最优分组数的过程：

根据数据分组组数限定条件中数据分组模块中所分组数由于1 个字节＝8位，所以分组必须保证是8的倍数，即对字节来说分组必须是整数；对于数据总量来说，分组数必须被数据量总数整除；最大分组数限定，首先从其经济性方面考虑分的组越多所需的分组编码器就会越多，增加了成本；其次，随着分组数的增多，对系统数据线路的负担也会增大，增大了系统了复杂性；同时分组数的增加也增大了各组之间发生耦合的概率，所以选择的分组不宜过大，同时分组要体现出层次，呈现递进关系，不能太大也不能太小，其倍数要位于2-3 倍之间。

把100千字节按不同的字节数进行分组，如下表所示

通过数学方法对漏检率的计算：

①当分100组时，漏检率为：

∑P_ER＝((1-(1-10^-4)⁸⁰³²)/2³²)¹⁰⁰≈4.39*10^-964

则10⁹s之内发生错误的次数约为0次。

②当分50组时，漏检率为：

∑P_ER＝((1-(1-10^-4)⁸²²⁴)/2³²)⁵⁰≈4.39*10^-482

则10⁹s之内发生错误的次数约为0次。

③当分20组时，漏检率为：

∑P_ER＝((1-(1-10^-4)⁸⁰³²)/2³²)²⁰≈4.39*10^-192.5

则10₉s之内发生错误的次数约为0次。

④当分10组时，漏检率为：

∑P_ER＝((1-(1-10^-4)⁸⁰³²/2³²)¹⁰≈4.39*10^-96.4

则10⁹s之内发生错误的次数约为0次。

分组后系统漏检率小于分组前系统漏检率，从数学推导上说明其分组是合理的：

进一步地，可以看出，采用此方法的漏检率基本接近于0，从而提高系统的准确性与可靠性，通过模拟实验的方法对校验时间进行分析得出采用分组校验可以提高校验时间：

从表可以看出分组数增加，可以降低校验时间。即提高系统的时效性。

其次，电力系统在采用末端并行分组CRC校验时候，对于分组在 20组时候，通过监测系统对的系统整体运行状态的分析

进一步地，结合图3、图4、图5、图6可以看出，当分组数为 20时候，校验时间相对教少，调用主设备宏单元数相对较少。系统的通信状态达到最佳，此时系统中的通信主设备处理能力达到最强，通信线路最稳定，在通信线路中传输的各种信号报文因码间串扰问题而发生丢包的概率最小，极大地提升系统的通信的可靠性、稳定性、准确性。

Claims (1)

1.一种改进的降低误码率的末端并行分组CRC校验系统，其特征在于，该系统包括数据分组模块，原始数据由分组模块分为若干组，分组模块将数据以串行分组的方式在信道中进行传输，每个分组相互独立；数据校验模块，分组模块分组后数据将由数据校验模块进行校验，数据校验模块由多个检错解码器并联组成，数据校验模块中的检错解码器相互独立且与分组模块中分组相对应；数据模拟模块，该模块通过模拟实验的方式，确定数据分组模块中最优分组数；

步骤1、数据分组组数限定条件，分组组数包括以下限定条件：

步骤1.1、数据分组模块中所分组数1个字节＝8位，分组是8的倍数，对字节来说分组是整数；

步骤1.2、对于数据总量，分组数被数据量总数整除；

步骤1.3、最大分组数限定，分组倍数位于2-3倍之间；

步骤2、漏检率计算，检验漏检率方法如下：

对于对于给定的(n，k)循环码，其监督码位数为r＝n-k.对于接收方而言，编码多项式公式为a(x)＝x^n-km(x)+r(x)；

其中，a(x)为所传输的信息码，m(x)为信息多项式，x^n-km(x)为编码多项式，r(x)为监督多项式；

根据编码多项式可知接受端会存在以下4种情况：

b1(x)＝x^rm(x)+r(x)接收端与发送端匹配

b2(x)＝x^rm(x)+r1(x)信息位匹配，余数为不匹配

b3(x)＝x^rm1(x)+r(x)信息位不匹配，余数为匹配

b4(x)＝x^rm1(x)+r1(x)信息位不匹配，余数为不匹配

其中，bi(x)(1≤i≤4)为接收端多项式，m(x)，r(x)是关于g(x)的余式，g(x)是生成多项式；

进一步地，只有第一种情况是正确的，其余三种都是错误的；CRC校验检测出这种错误；在接受方校验中利用有效信息只有b(x)和g(x)，不能使用a(x)进行校验；如果接收方能够提前知道准确a(x)，就没有必要进行通信了：

显然b1(x)正确；b2(x)肯定无法通过CRC校验，这种出错情形可以被检测出来；对于b3(x)当r＜k时，存在概率1/2^r使得m1(x)与m(x)有相同的余式，即漏检率为1/2^r；当r＞k，b3(x)是可以被检测出来的；对于b4(x)肯定可以通过CRC校验，但是这种错误永远无法检出，即使r＞k也无法检出；

进一步地，对于接受端而言有2种情形的错误会导致CRC校验的失败；即b3(x)和b4(x)，对于b3(x)而言，m(x)变为m1(x)的概率为p(k,m1),r(x)不发生改变的概率是p(r,0)，r(x)恰好是原余式的概率是1/2^r，则此时无法检测出的概率约为：

进一步地，对于b4(x)而言，假设m(x)中有m1个比特发生变动，变动后的结果记为m1(x)，则概率为p(k,m1),r(x)中有m2个比特发生变动，变成r1(x)，则概率为p(r,m2)；假设m(x)的变动与r(x)的变动都是相互独立的，则通信发生错误的总概率P_ER2也约为上述公式；

步骤3、模拟实验确定最优分组数，通过模拟实验的方法对由步骤1中分组数限定条件下确定的多个分组情况下的校验时间及分组校验所需调用主设备宏单元数情况进行比对，并参考步骤2中计算得出漏检率，选出最优分组数。

Images