CN112350785A - 一种检验serdes通信链路性能的方法及系统 - Google Patents

Abstract

本申请公开了一种检验SERDES通信链路性能的方法及系统，该方法包括：在通信设备单板的PCB板上增加环回链路；确定环回链路能够支持的最大通信链路损耗；根据最大通信链路损耗，将环回链路均匀分配到PCB板的所有高速走线层；根据所获取的命令，SERDES收发器的发送端发送PRBS编码至接收端；接收端识别PRBS编码是否有错误的比特位，并在设定时间内统计PRBS编码的误码率；判断设定时间内PRBS编码的误码率是否小于等于设定误码率；如果是，判定SERDES通信链路性能合格；否则判定SERDES通信链路性能不合格。该系统包括：环回链路、最大通信链路损耗确定模块、链路分布模块、PRBS编码生成模块、PRBS编码检查模块和判断模块。通过本申请，能够有效提高测试效率以及测试结果的准确性。

Description

一种检验SERDES通信链路性能的方法及系统

技术领域

本申请涉及PCB(Printed Circuit Board，印刷电路板)设计技术领域，特别是涉及一种检验SERDES通信链路性能的方法及系统。

背景技术

随着PCB设计技术的发展，用户对通信设备的带宽与可靠性要求越来越高。为满足日益增长的带宽需求，在有线通信设备中，例如以太网交换机中，通常使用SERDES(Serializer/Deserializer串行器解串器)链路实现芯片与芯片、设备与设备之间的通信。而SERDES收发器集成于芯片中，SERDES收发器对SERDES通信链路的电气性能要求较高，当芯片与电路板之间焊接不良、PCB板加工存在过大偏差时，均会导致SERDES通信链路的电气性能不佳，从而产生通信误码，因此，对SERDES通信链路的通信性能进行检验，尤其在产品的批量生产环节中对产品中SERDES通信链路的通信性能进行检验，是个重要的技术问题。

目前，对SERDES通信链路的通信性能进行检验的方法，通常是采用测试治具。具体地，首先需要安装测试工装卡，在待测产品或单板对外的高速连接器上连接测试治具。该测试治具可以覆盖待测产品的所有外部接口，测试不同的接口时，分别进行人工插拔即可。

然而，目前对SERDES通信链路的通信性能进行检验的方法中，由于采用测试治具时，需要人工安装测试工装卡、更换测试接口时需要人工插拔，使得测试操作比较繁琐，测试效率较低。

发明内容

本申请提供了一种检验SERDES通信链路性能的方法及系统，以解决现有技术中测试效率较低的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

一种检验SERDES通信链路性能的方法，所述方法应用于通信设备单板，所述通信设备单板上设置有通信芯片，所述方法包括：

在通信设备单板的PCB板上增加环回链路，所述环回链路连接所述通信芯片中SERDES收发器的发送端和接收端；

确定所述环回链路能够支持的最大通信链路损耗；

根据所述最大通信链路损耗，将所述环回链路均匀分配到PCB板的所有高速走线层；根据所获取的命令，SERDES收发器的发送端发送PRBS(Pseudo-Random BinarySequence伪随机二进制序列，用于测试Serdes通信链路的特殊的编码序列)编码至接收端；

SERDES收发器的接收端识别所接收到的PRBS编码是否有错误的比特位，并在设定时间内统计PRBS编码的误码率；

判断设定时间内PRBS编码的误码率是否小于等于设定误码率；

如果是，判定SERDES通信链路性能合格；

如果否，判定SERDES通信链路性能不合格。

可选地，SERDES收发器的接收端判断所接收到的PRBS编码是否正确，并在设定时间内统计PRBS编码的误码率之后，所述方法还包括：

根据所述误码率，调整SERDES收发器的发送端的发送信号幅度和预加重值，使设定比例的通信设备单板的误码率小于10％*设定误码率；

将调整后的发送信号幅度和预加重值作为下一次测试的固定参数。

可选地，所述最大通信链路损耗定义为：SERDES收发器的发送端以50％的发送信号幅度且预加重值为0的情况下，SERDES收发器的接收端达到设定误码率时的最大通信链路损耗。

可选地，所述通信设备单板包括：交换机、服务器、防火墙或路由器。

可选地，所述方法还包括：

根据SERDES收发器的电气参数，判断SERDES收发器发送端的直流电平是否SERDES收发器接收端的直流电平相匹配；

如果不匹配，在环回链路中串联电容；

如果匹配，不设置串联电容。

可选地，所述最大通信链路损耗包括：环回链路在所有高速走线层中的损耗、串联电容损耗以及过孔损耗。

可选地，当所述环回链路为不使用FEC(Forward Error Correction，前向纠错一种用于纠正通信误码的技术)的链路时，所述设定误码率为10^-12；

当所述环回链路为使用RS-FEC的链路时，所述设定误码率为10^-8；

当所述环回链路为使用KP4 FEC的链路时，所述设定误码率为10^-4。

可选地，所述设定时间根据设定误码率和通信速率确定，且所述设定时间与设定误码率、通信速率的关系为：

可选地，所述方法应用于交换机之间的高速以太网络链路、交换机与服务器之间的高速以太网络链路、以及服务器的内部链路，所述服务器的内部链路包括PCIe链路、SAS链路。

一种检验SERDES通信链路性能的系统，所述系统应用于通信设备单板，所述通信设备单板上设置有通信芯片，所述系统包括：

环回链路，用于作为待测链路，所述环回链路设置于通信设备单板的PCB板上，且所述环回链路连接所述通信芯片中SERDES收发器的发送端和接收端；

最大通信链路损耗确定模块，用于确定所述环回链路能够支持的最大通信链路损耗；

链路分布模块，用于根据所述最大通信链路损耗，将所述环回链路均匀分配到PCB板的所有高速走线层；

PRBS编码生成模块，用于根据所获取的命令，在SERDES收发器的发送端生成PRBS编码，并发送所述PRBS编码至接收端；

PRBS编码检查模块，用于在SERDES收发器的接收端识别所接收到的PRBS编码是否有错误的比特位，并在设定时间内统计PRBS编码的误码率；

判断模块，用于判断设定时间内PRBS编码的误码率是否小于等于设定误码率，如果是，判定SERDES通信链路性能合格，否则，判定SERDES通信链路性能不合格。

本申请的实施例提供的技术方案可以包括以下有益效果：

本申请提供一种检验SERDES通信链路性能的方法，该方法首先在PCB板上增加环回链路，该环回链路与通信芯片中SERDES收发器的发送端和接收端连接，针对批量化测试，以对该环回链路的测试结果作为SERDES通信链路的通信性能测试结果。然后确定环回链路能够支持的最大通信链路损耗，并根据该最大通信链路损耗将环回链路均匀分配至所有高速走线层，最后进行SERDES通信链路性能测试。由于该环回链路设计在通信设备单板的PCB板上，无需额外的线缆。因此，这种检验SERDES通信链路性能的方法测试便捷，有利于提高测试效率。另外，对PRBS编码的发送和接收，误码率的统计以及SERDES通信链路性能的判断，可以通过编程来实现，并烧录至控制芯片上，该控制芯片能够控制包含SERDES收发器，如CPU等，在通信设备单板上电、通信芯片控制程序烧录好的状态下，即可自动实现对PCB板SERDES通信链路的性能检验，不需要人工操作，因此，有利于进一步提高测试效率，且测试过程无需人工统计，有利于提高测试结果的准确性。

另外，本实施例还包括：根据误码率调整SERDES收发器的发送端的发送信号幅度和预加重值，从而实现对发送信号幅度和预加重值的校验，进而确定更加适用于环回链路的测试参数，有利于进一步提高SERDES通信链路检验结果的准确性。

本申请还提供一种检验SERDES通信链路性能的系统，该系统主要包括：环回链路、最大通信链路损耗确定模块、链路分布模块、PRBS编码生成模块、PRBS编码检查模块和判断模块。通过在通信设备单板的PCB板上设置环回链路，以该环回链路作为待测链路，通过链路分布模块，能够将该环回链路均匀分布至PCB板的所有高速走线层，从而提高SERDES通信链路性能检测的准确性，最大通信链路损耗确定模块的设置，能够获取SERDES收发器的接收端达到设定误码率时的最大通信链路损耗，从而确保后续所获取的误码率更加准确。PRBS编码生成模块、PRBS编码检查模块和判断模块，能够实现对SERDES通信链路性能的自动化测试，从而提高SERDES通信链路性能的检验效率。本实施例中的系统设置于PCB板上，并不需要外部的线缆，自动化测试可以通过编程来实现，并烧录至通信芯片上，在通信设备单板上电、通信芯片控制程序烧录好的状态下，即可自动实现对PCB板SERDES通信链路的性能检验，不需要人工操作，因此，这种检验SERDES通信链路性能的系统有利于大大提高SERDES通信链路性能的检验效率以及检验结果的准确性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例所提供的一种检验SERDES通信链路性能的方法的流程示意图；

图2为本申请实施例中检验SERDES通信链路性能的连接方式示意图；

图3为环回链路走线示意图；

图4为本申请实施例所提供的一种检验SERDES通信链路性能的系统的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

为了更好地理解本申请，下面结合附图来详细解释本申请的实施方式。

实施例一

参见图1，图1为本申请实施例所提供的一种检验SERDES通信链路性能的方法的流程示意图。由图1可知，本实施例中检验SERDES通信链路性能的方法，主要包括如下过程：

S0：在通信设备单板的PCB板上增加环回链路，环回链路连接通信芯片中SERDES收发器的发送端和接收端。

在PCB设计领域，SERDES通信链路通常有两种存在形式。第一种是SERDES通信链路位于产品内部；另一种情况是产品中包含完整SERDES通信链路的一部分，例如：设备A与设备B对接，构成完成SERDES通信链路，AB之间的线缆、AB设备内部的PCB线路都是SERDES通信链路的一部分。本实施例中检验SERDES通信链路性能的方法，主要是针对第一种情况，产品内部的SERDES通信链路进行检验，该方法应用于通信设备单板，且通信设备单板上设置有通信芯片。

针对批量化的生产测试，本实施例主要是在PCB板上增加一环回链路，该环回链路连接通信芯片中SERDES收发器的发送端和接收端，通过对环回链路进行检测，获取SERDES通信链路性能的检测结果。在PCB板上增加环回链路时，可以利用通信芯片在通信设备单板中未使用的空置的SERDES收发器设计自环回链路。

本实施例中的通信设备单板包括：交换机、服务器、防火墙或路由器。通信芯片包括：交换芯片、PHY芯片或者Retimer芯片等。

本实施例中检验SERDES通信链路性能的连接方式，可以参见图2所示的示意图，由图2可知，本实施例利用现有的空置SERDES收发器设计自环回链路，也就是图2中的环回测试链路，并不需要测试治具以及额外的线缆，能够减少测试中的人工操作，有效提高测试效率。

继续参见图1可知，在通信设备单板的PCB板上增加环回链路之后，执行步骤S1：确定环回链路能够支持的最大通信链路损耗。

本实施例中所指损耗都是电信号传输损耗，是指在高频率电信号在PCB电路板走线里传输过程中因传输介质等因素引起的能力损失。

本实施例中最大通信链路损耗定义为：SERDES收发器的发送端以50％的发送信号幅度且预加重值为0的情况下，SERDES收发器的接收端达到设定误码率时的最大通信链路损耗。

本实施例中的预加重值，是SERDES发送器中增加信号中跳变位相对于非跳变位幅度的技术。该幅度是可以调节的，用于补偿不同的传输链路损耗。

本申请中的方法可以应用于PCB板的设计和生产阶段，其中在设计阶段，根据步骤S1，需要分析SERDES收发器的能力，即：在SERDES收发器的发送端，以50％的发送信号幅度且预加重值为0的情况下，SERDES收发器的接收端达到设定误码率时的最大通信链路损耗。此处，SERDES收发器的发送端也就是SERDES收发器中的SERDES发送器，SERDES收发器的接收端也就是SERDES收发器中的SERDES接收器。最大通信链路损耗可以通过仿真获取到，使用EDA软件，根据测试获取的PCB物理参数，进行建模分析，从而确定最大通信链路损耗。

S2：根据最大通信链路损耗，将环回链路均匀分配到PCB板的所有高速走线层。

环回链路需要足够长以达到最大通信链路损耗，且本实施例中根据最大通信链路损耗，将环回链路均匀分配到PCB板的所有高速走线层，这种均匀分配至所有走线层的方式，能够全面检测到所有高速走线层的SERDES通信链路性能，从而提高检测结果的准确性和可靠性。本实施例中步骤S2也可以在PCB设计阶段实现，在设计阶段将环回链路均匀分配到PCB板的所有高速走线层，然后生产阶段按照该布局进行生产。

进一步地，在设计环回链路时，本实施例中还包括：根据SERDES收发器的电气参数，判断SERDES收发器发送端的直流电平是否SERDES收发器接收端的直流电平相匹配。如果不匹配，在环回链路中串联电容；如果匹配，不设置串联电容。

SERDES收发器发送端的直流电平和SERDES收发器接收端的直流电平，受到SERDES收发器的电气参数的影响，当两者不匹配时，通过在环回链路中串联电容，能够实现SERDES收发器发送端的直流电平和SERDES收发器接收端的直流电平的匹配，从而实现正常通信，否则无法实现正常通信。

在增加环回链路时，对于速率高于10Gbps的链路需要使用背钻工艺，从而确保环回链路通信的可靠性。

进一步地，本实施例中最大通信链路损耗包括：环回链路在所有高速走线层中的损耗、串联电容损耗以及过孔损耗。通过将串联电容损耗以及过孔损耗都计算在总的最大通信链路损耗中，能够充分包含环回链路在实际应用中的各种损耗，有利于提高对SERDES通信链路性能检测结果的准确性和可靠性。

本实施例中环回链路走线方式可以参见图3所示。由图3可知，以一个8层PCB板为例，实际层叠设计为层1信号，层2地，层3信号，层4电源，层5电源，层6信号，层7地，层8信号。以下以L代表层，则环回链路应当经历L1-L3-L6-L8，需要注意的是，对于10Gbps以上的信号需要使用背钻工艺。根据SERDES收发器的电气参数要求，如果其发送器直流电平与接收器电平不匹配，则需要在链路中串联电容，电容的容量选择应当遵循SERDES遵循的协议标准中定义的值，或按0.1uf进行设计，电容的摆放应当靠近SERDES发送器或接收器，而不是链路中间。

继续参见图1可知，增加环回链路、确定其能够支持的最大通信链路损耗并对其进行均匀分布之后，执行步骤S3：根据所获取的命令，SERDES收发器的发送端发送PRBS编码至接收端。

S4：SERDES收发器的接收端识别所接收到的PRBS编码是否有错误的比特位，并在设定时间内统计PRBS编码的误码率。

S7：判断设定时间内PRBS编码的误码率是否小于等于设定误码率。

本实施例中针对不同的环回链路，其设定误码率不同。具体地，当环回链路为不使用FEC的链路时，设定误码率为10^-12；当环回链路为使用RS-FEC的链路时，设定误码率为10^-8；当环回链路为使用KP4 FEC的链路时，设定误码率为10^-4。

其中，设定时间根据设定误码率和通信速率确定，且设定时间与设定误码率、通信速率的关系为：

例如：如果预期误码率是10^-12，通信速率为10¹⁰bit/s，则需要预定时间t为300秒。这种设定时间，既能够尽可能全面地检验SERDES通信链路性能，又能够节省测试时间，有利于提高检验效率。

以上步骤S3、S4和S7，可以通过开发一自动测试程序来实现，将该自动测试程序存储至能够访问SERDES收发器中寄存器的控制器上，通过控制器启动该自动测试程序的执行，通过该自动测试程序，控制SERDES发送器发送PRBS编码，以及控制SERDES接收器接收PRBS编码并检查接收到的编码中是否有错误，并统计预定时间内错误的数量。

如果设定时间内PRBS编码的误码率小于等于设定误码率，执行步骤S8：判定SERDES通信链路性能合格。

否则，如果设定时间内PRBS编码的误码率大于设定误码率，执行步骤S9：判定SERDES通信链路性能不合格。

进一步地，本实施例中步骤S4之后，还包括步骤S5和S6。其中，步骤S5：根据误码率，调整SERDES收发器的发送端的发送信号幅度和预加重值，使设定比例的通信设备单板的误码率小于10％*设定误码率。

通过设计阶段设定的发送信号幅度和预加重值进行仿真测试之后，获取到测试结果，在生产阶段进行第一批产品的第一次测试，执行测试程序并收集误码信息，根据第一批产品第一次测试结果，按照步骤S5，调整SERDES发送器信号的发送信号幅度和预加重值，使设定比例的通信设备单板的误码率小于10％*设定误码率。通过调整发送信号幅度和预加重值使误码率达到更好的控制水平，能够结合实际测试情况，实现对SERDES通信链路性能检测的校验，灵活调整相关参数，有利于进一步提高测试结果的准确性和可靠性。

本实施例中设定比例根据实际的通信设备单板以及实际应用场景而定，可以取值95％，也就是根据误码率，调整SERDES收发器的发送端的发送信号幅度和预加重值，使95％的通信设备单板的误码率小于10％*设定误码率。若出现不满足设定误码率的产品，则判定为故障。

S6：将调整后的发送信号幅度和预加重值作为下一次测试的固定参数。

经过一定样本量的验证与调整后，SERDES发送器的发送信号幅度和预加重值可以固定下来，作为检验后续产品的参数，从而提高检测效率以及检测结果的准确性。

本实施例中检验SERDES通信链路性能的方法，可以应用于交换机之间的高速以太网络链路，还可以应用于交换机与服务器之间的高速以太网络链路，以及服务器的内部链路。其中，服务器的内部链路包括PCIe链路、SAS链路。

实施例二

在图1-图3所示实施例的基础之上参见图4，图4为本申请实施例所提供的一种检验SERDES通信链路性能的系统的结构示意图。由图4可知，本实施例中检验SERDES通信链路性能的系统，主要包括：环回链路、最大通信链路损耗确定模块、链路分布模块、PRBS编码生成模块、PRBS编码检查模块和判断模块。该系统应用于通信设备单板，通信设备单板上设置有通信芯片。

其中，环回链路用于作为待测链路，环回链路设置于通信设备单板的PCB板上，且环回链路连接通信芯片中SERDES收发器的发送端和接收端。SERDES收发器的发送端也就是SERDES收发器中的SERDES发送器，SERDES收发器的接收端也就是SERDES收发器中的SERDES接收器。

最大通信链路损耗确定模块，用于确定环回链路能够支持的最大通信链路损耗，其中，最大通信链路损耗定义为：SERDES收发器的发送端以50％的发送信号幅度且预加重值为0的情况下，SERDES收发器的接收端达到设定误码率时的最大通信链路损耗。链路分布模块，用于根据最大通信链路损耗，将环回链路均匀分配到PCB板的所有高速走线层。PRBS编码生成模块，用于根据所获取的命令，在SERDES收发器的发送端生成PRBS编码，并发送PRBS编码至接收端。PRBS编码检查模块，用于在SERDES收发器的接收端识别所接收到的PRBS编码是否有错误的比特位，并在设定时间内统计PRBS编码的误码率。判断模块，用于判断设定时间内PRBS编码的误码率是否小于等于设定误码率，如果是，判定SERDES通信链路性能合格，否则，判定SERDES通信链路性能不合格。

其中，PRBS编码生成模块设置于SERDES发送器内部，PRBS编码检查模块设置于SERDES接收器内部。也就是SERDES发送器内部集成PRBS编码生成模块，SERDES接收器内部集成PRBS编码检查模块。判断模块可以通过一控制器来实现。

由于SERDES发送器和SERDES接收器设置于同一颗芯片中，PRBS编码生成模块与PRBS编码检查模块设置于同一颗芯片中。控制器与SERDES接收器/发送器可以集成在同一个颗芯片上，也可以是独立的两颗芯片，当采用两颗芯片来实现时，则两颗芯片之间一定有通信链路，如图2所示。

进一步地，本实施例检验SERDES通信链路性能的系统中，还包括有校验模块，用于误码率，调整SERDES收发器的发送端的发送信号幅度和预加重值，使设定比例的通信设备单板的误码率小于10％*设定误码率，以及，将调整后的发送信号幅度和预加重值作为下一次测试的固定参数。

该实施例中检验SERDES通信链路性能的系统的工作原理和工作方法，在图1-图3所示的实施例中已经详细阐述，两个实施例之间可以互相参照，在此不再赘述。

以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种检验SERDES通信链路性能的方法，所述方法应用于通信设备单板，所述通信设备单板上设置有通信芯片，其特征在于，所述方法包括：

在通信设备单板的PCB板上增加环回链路，所述环回链路连接所述通信芯片中SERDES收发器的发送端和接收端；

确定所述环回链路能够支持的最大通信链路损耗；

根据所述最大通信链路损耗，将所述环回链路均匀分配到PCB板的所有高速走线层；

根据所获取的命令，SERDES收发器的发送端发送PRBS编码至接收端；

SERDES收发器的接收端识别所接收到的PRBS编码是否有错误的比特位，并在设定时间内统计PRBS编码的误码率；

判断设定时间内PRBS编码的误码率是否小于等于设定误码率；

如果是，判定SERDES通信链路性能合格；

如果否，判定SERDES通信链路性能不合格。

2.根据权利要求1所述的一种检验SERDES通信链路性能的方法，其特征在于，SERDES收发器的接收端判断所接收到的PRBS编码是否正确，并在设定时间内统计PRBS编码的误码率之后，所述方法还包括：

根据所述误码率，调整SERDES收发器的发送端的发送信号幅度和预加重值，使设定比例的通信设备单板的误码率小于10％*设定误码率；

将调整后的发送信号幅度和预加重值作为下一次测试的固定参数。

3.根据权利要求1所述的一种检验SERDES通信链路性能的方法，其特征在于，所述最大通信链路损耗定义为：SERDES收发器的发送端以50％的发送信号幅度且预加重值为0的情况下，SERDES收发器的接收端达到设定误码率时的最大通信链路损耗。

4.根据权利要求1所述的一种检验SERDES通信链路性能的方法，其特征在于，所述通信设备单板包括：交换机、服务器、防火墙或路由器。

5.根据权利要求1所述的一种检验SERDES通信链路性能的方法，其特征在于，所述方法还包括：

根据SERDES收发器的电气参数，判断SERDES收发器发送端的直流电平是否SERDES收发器接收端的直流电平相匹配；

如果不匹配，在环回链路中串联电容；

如果匹配，不设置串联电容。

6.根据权利要求5所述的一种检验SERDES通信链路性能的方法，其特征在于，所述最大通信链路损耗包括：环回链路在所有高速走线层中的损耗、串联电容损耗以及过孔损耗。

7.根据权利要求1所述的一种检验SERDES通信链路性能的方法，其特征在于，当所述环回链路为不使用FEC的链路时，所述设定误码率为10^-12；

当所述环回链路为使用RS-FEC的链路时，所述设定误码率为10^-8；

当所述环回链路为使用KP4 FEC的链路时，所述设定误码率为10^-4。

8.根据权利要求1所述的一种检验SERDES通信链路性能的方法，其特征在于，所述设定时间根据设定误码率和通信速率确定，且所述设定时间与设定误码率、通信速率的关系为：

9.根据权利要求1-8中任一所述的一种检验SERDES通信链路性能的方法，其特征在于，所述方法应用于交换机之间的高速以太网络链路、交换机与服务器之间的高速以太网络链路、以及服务器的内部链路，所述服务器的内部链路包括PCIe链路、SAS链路。

10.一种检验SERDES通信链路性能的系统，所述系统应用于通信设备单板，所述通信设备单板上设置有通信芯片，其特征在于，所述系统包括：

环回链路，用于作为待测链路，所述环回链路设置于通信设备单板的PCB板上，且所述环回链路连接所述通信芯片中SERDES收发器的发送端和接收端；

最大通信链路损耗确定模块，用于确定所述环回链路能够支持的最大通信链路损耗；

链路分布模块，用于根据所述最大通信链路损耗，将所述环回链路均匀分配到PCB板的所有高速走线层；

PRBS编码生成模块，用于根据所获取的命令，在SERDES收发器的发送端生成PRBS编码，并发送所述PRBS编码至接收端；

PRBS编码检查模块，用于在SERDES收发器的接收端识别所接收到的PRBS编码是否有错误的比特位，并在设定时间内统计PRBS编码的误码率；

判断模块，用于判断设定时间内PRBS编码的误码率是否小于等于设定误码率，如果是，判定SERDES通信链路性能合格，否则，判定SERDES通信链路性能不合格。

Images