JP6776298B2 - 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法 - Google Patents

信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法 Download PDF

Info

Publication number
JP6776298B2
JP6776298B2 JP2018100379A JP2018100379A JP6776298B2 JP 6776298 B2 JP6776298 B2 JP 6776298B2 JP 2018100379 A JP2018100379 A JP 2018100379A JP 2018100379 A JP2018100379 A JP 2018100379A JP 6776298 B2 JP6776298 B2 JP 6776298B2
Authority
JP
Japan
Prior art keywords
signal
bit string
error
pam4
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018100379A
Other languages
English (en)
Other versions
JP2019205112A (ja
Inventor
達也 岩井
達也 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2018100379A priority Critical patent/JP6776298B2/ja
Priority to US16/372,539 priority patent/US10536310B2/en
Priority to CN201910260262.4A priority patent/CN110535574B/zh
Publication of JP2019205112A publication Critical patent/JP2019205112A/ja
Application granted granted Critical
Publication of JP6776298B2 publication Critical patent/JP6776298B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12Modulator circuits; Transmitter circuits
    • H04L27/122Modulator circuits; Transmitter circuits using digital generation of carrier signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/516Details of coding or modulation
    • H04B10/524Pulse modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/516Details of coding or modulation
    • H04B10/54Intensity modulation
    • H04B10/541Digital intensity or amplitude modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/0082Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0085Monitoring; Testing using service channels; using auxiliary channels using test signal generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203Details of error rate determination, e.g. BER, FER or WER
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/206Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Quality & Reliability (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、所望のPAM4信号を発生する信号発生装置および信号発生方法と、PAM4信号をテスト信号として被測定物(DUT:Device Under Test )に入力してビット誤り率(BER:Bit Error Rate)を測定する誤り率測定装置および誤り率測定方法に関する。
IEEEで定められる100Gや400Gなどの規格においては、ビットレートの超高速化に応えるため、これまでのPAM2(NRZ)信号による伝送ではなく、PAM4信号による伝送が規定されている。
PAM4信号は、例えば、下記特許文献1に示すように、2つの信号源を用いて最上位ビット列信号MSBと最下位ビット列信号LSBを生成した後、これらの信号を足し合わせることで0(00)、1(01)、2(10)、3(11)の4値の信号として発生することができる。
ところで、物理層における信号劣化などの影響によるビットエラーを模擬することを考えた場合、これまでのNRZ信号では値の遷移が0→1、もしくは1→0しかないため、単純に信号発生装置の最終段でビットを反転することでビットエラーを模擬することができた。
特開2018−033098号公報
しかしながら、PAM4信号の場合には、最上位ビット列信号MSBと最下位ビット列信号LSBによる2つのビットが存在する。このため、4つのPAM4シンボル0(00)、1(01)、2(10)、3(11)を単純に最終段でビット反転を行うと、0(00)→3(11)、1(01)→2(10)、2(10)→1(01)、3(11)→0(00)になる。
そして、信号劣化などの影響を模擬するという上記前提条件においては、PAM4シンボルの遷移は1シンボルであると考えられるが、4つのPAM4シンボルを単純に最終段でビット反転を行うと、0(00)→3(11)や3(11)→0(00)のようにシンボルの遷移が1シンボルとならない場合があり、通常では起こり得ないエラーが挿入されてしまうという問題があった。このため、指定のPAM4シンボルとなるようにエラー挿入を制御することができる信号発生装置の提供が望まれていた。
そこで、本発明は上記問題点に鑑みてなされたものであって、指定のPAM4シンボルとなるようにエラー挿入を制御することができる信号発生装置および信号発生方法と、エラー挿入が制御されたPAM4信号により誤り率測定を行うことができる誤り率測定装置および誤り率測定方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項1に記載された信号発生装置は、PAM4信号を発生する信号発生装置2において、
最上位ビット列信号を生成する第1の信号生成手段12と、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成する第2の信号生成手段13と、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するマスク生成手段14と、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するエラー挿入手段15とを備えたことを特徴とする。
請求項2に記載された信号発生方法は、PAM4信号を発生する信号発生方法において、
最上位ビット列信号を生成するステップと、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成するステップと、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するステップと、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するステップとを含むことを特徴とする。
請求項3に記載された誤り率測定装置は、請求項1の信号発生装置2と、
被測定物Wへの前記信号発生装置が発生するPAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定する誤り測定器3とを備えたことを特徴とする。
請求項4に記載された誤り率測定方法は、請求項2の信号発生方法にて発生したPAM4信号を被測定物(W)に入力するステップと、
前記被測定物への前記PAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定するステップとを含むことを特徴とする。
本発明によれば、指定のPAM4シンボルとなるようにエラー挿入を制御することができ、物理層における信号劣化などの影響によるビットエラーの模擬にも対応することができる。
本発明に係る信号発生装置を含む誤り率測定装置の概略構成を示すブロック図である。 本発明に係る誤り率測定装置の信号発生装置にてエラー挿入したPAM4信号を発生する場合のフローチャートである。 (a),(b)本発明に係る信号発生装置におけるエラー挿入前後のPAM4信号の一例を示す図である。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
図1に示すように、本実施の形態の誤り率測定装置1は、信号発生装置2と誤り測定器3を備えて概略構成され、既知パターンのPAM4信号をテスト信号として被測定物(DUT:Device Under Test )に入力してビット誤り率(BER:Bit Error Rate)を測定するものである。
信号発生装置2は、図1に示すように、設定手段11、第1の信号生成手段12、第2の信号生成手段13、マスク生成手段14、エラー挿入手段15、信号合成手段16を備えて概略構成され、指定のPAM4シンボルとなるようにエラー挿入を制御してPAM4信号を発生する。
設定手段11は、シンボルエラーレート、シンボル遷移情報の設定を行う。この設定は、例えば、不図示の表示手段の設定画面上でユーザインタフェースを介して行うことができる。
シンボル遷移情報は、エラー挿入を行う際のPAM4信号の4つのPAMシンボルの各シンボルごとの遷移先を示す情報である。例えば、物理層における信号劣化などの影響によるビットエラーを模擬する場合には、シンボル0(00)→シンボル1(01)、シンボル1(01)→シンボル2(10)、シンボル2(10)→シンボル1(01)、シンボル3(11)→シンボル2(10)のように、PAM4シンボルが1シンボルだけ遷移するようにシンボル遷移情報を設定する。
なお、シンボルエラーレートやシンボル遷移情報は、不図示の記憶手段に予め保存記憶しておき、設定手段11によりユーザインタフェースを介して適宜選択設定することもできる。また、シンボル遷移情報は、1シンボルのみの遷移に限定されず、任意に設定することができる。
第1の信号生成手段12は、第2の信号生成手段13が生成する最下位ビット列信号LSBと足し合わせてPAM4信号を生成するための最上位ビット列信号MSBを生成する。
第2の信号生成手段13は、第1の信号生成手段12が生成する最上位ビット列信号MSBと足し合わせてPAM4信号を生成するための最下位ビット列信号LSBを生成する。
マスク生成手段14は、第1の信号生成手段12にて生成された最上位ビット列信号MSBと第2の信号生成手段13にて生成された最下位ビット列信号LSBの対応するビット同士を足し合わせてPAM4信号を生成する。
また、マスク生成手段14は、エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報(0、1)で定義し、シンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンとをビット情報(0、1)にてそれぞれ生成する。例えば、ビット情報として、エラー挿入を許可するビットを0、エラー挿入を禁止するビットを1と定義し、シンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンを生成する。そして、マスク生成手段14は、最上位ビット列信号MSB、最下位ビット列信号LSB、最上位ビット列信号MSBおよび最下位ビット列信号LSBそれぞれのマスクパターンをエラー挿入手段15に出力する。
エラー挿入手段15は、エラー挿入要求情報により指定される最上位ビット列信号MSBと最下位ビット列信号LSBそれぞれの各ビットに対応するマスクパターンのビット情報を確認し、マスクパターンのビット情報がエラー挿入を許可するときに、そのビットにエラーを挿入する。
なお、エラー挿入要求情報は、設定手段11にて設定されるシンボルエラーレートに応じて決まるもので、入力から何番目のビットにエラー挿入するか、エラー挿入を要求するビットを指定する情報である。
信号合成手段16は、エラー挿入手段15によるエラー挿入後の最上位ビット列信号MSBと最下位ビット列信号LSBとを足し合わせてPAM4信号を出力する。このPAM4信号は、被測定物Wの誤り率を測定する際、既知パターンのテスト信号として被測定物Wに入力される。
誤り測定器3は、信号発生装置2から既知パターンのテスト信号としてPAM4信号が被測定物Wに入力されると、このPAM4信号の入力に伴う被測定物Wからの信号を受けて誤り率を測定する。
次に、上記のように構成される誤り率測定装置1の信号発生装置2において、指定のPAM4シンボルとなるようにエラー挿入を制御してPAM信号を発生する方法として、入力から3番目と6番目のビットにエラーを挿入してPAM4信号を発生する場合を例にとって説明する。
なお、マスクパターンを生成する際のビット情報は、エラー挿入を許可するビットを「0」、エラー挿入を禁止するビットを「1」と定義する。
まず、設定手段11にてシンボル遷移情報を設定する。例えば、シンボル0(00)→シンボル1(01)、シンボル1(01)→シンボル2(10)、シンボル2(10)→シンボル1(01)、シンボル3(11)→シンボル2(10)のように、1シンボルだけPAM4シンボルが遷移するようにシンボル遷移情報を設定する。
また、設定手段11にてシンボルエラーレート(例えば1×10-5)を設定する。例えば、入力から3番目と6番目のビット(右から3番目と6番目のビット)がエラー挿入を要求するビットとして指定されるようにシンボルエラーレートを設定する。
以上の設定を終え、PAM信号を発生する場合には、第1の信号生成手段12が最上位ビット列信号MSBを生成し、第2の信号生成手段13が最下位ビット列信号LSBを生成する(ST1)。
図1の例では、第1の信号生成手段12が「00202202」を最上位ビット列信号MSBとして生成する。また、第2の信号生成手段13が「10111000」を最下位ビット列信号LSBとして生成する。
次に、マスク生成手段14では、第1の信号生成手段12にて生成された最上位ビット列信号MSBと第2の信号生成手段13にて生成された最下位ビット列信号LSBにおいて、対応するビット同士を足し合わせてPAM4信号を生成する(ST2)。
図1の例では、最上位ビット列信号MSBが「00202202」、最下位ビット列信号LSBが「10111000」なので、図3(a)に示すように、「10313202」をPAM4信号として生成する。
また、マスク生成手段14は、シンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンとをそれぞれ生成する(ST3)。
例えば、図1において、PAM4信号「10313202」の入力から3番目のビット(右から3番目のビット)に着目すると、PAM4シンボルがシンボル2(10)である。そして、シンボル遷移情報がシンボル2(10)→シンボル1(01)なので、シンボル2(10)をシンボル1(01)に遷移させるには、最上位ビット列信号MSBと最下位ビット列信号LSBの3番目のビットにエラー挿入する必要がある。このため、最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンの3番目のビットは、両方ともエラー挿入を許可する情報「0」となる。
また、図1において、PAM4信号「10313202」の入力から6番目のビット(右から6番目のビット)に着目すると、PAM4シンボルがシンボル3(11)である。そして、シンボル遷移情報がシンボル3(11)→シンボル2(10)なので、シンボル3(11)をシンボル2(01)に遷移させるには、最上位ビット列信号MSBの6番目のビットはエラー挿入せず、最下位ビット列信号LSBの6番目のビットにエラー挿入する必要がある。このため、最上位ビット列信号MSBのマスクパターンの6番目のビットは、エラー挿入を禁止する情報「1」となり、最下位ビット列信号LSBのマスクパターンの6番目のビットは、エラー挿入を許可する情報「0」となる。
そして、図1の例では、PAM4シンボルが1シンボルだけ遷移するように設定されたシンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンが「01101010」、最下位ビット列信号LSBのマスクパターンが「00000000」として生成される。
次に、エラー挿入手段15では、エラー挿入要求情報により指定される最上位ビット列信号MSBと最下位ビット列信号LSBそれぞれの各ビットに対応するマスクパターンのビット情報を確認する。そして、マスクパターンのビット情報がエラー挿入を許可する情報であれば、そのビットにエラーを挿入する(ST4)。
図1の例では、エラー挿入要求情報により指定されるビットが3番目と6番目なので、最上位ビット列信号MSBと最下位ビット列信号それぞれのマスクパターンの3番目と6番目のビット情報を確認する。そして、最上位ビット列信号MSBについては、マスクパターンの3番目のビット情報がエラー挿入を許可する情報「0」なので、3番目のビットにエラーを挿入する。また、最下位ビット列信号LSBについては、マスクパターンの3番目と6番目のビット情報がエラー挿入を許可する情報「0」なので、3番目と6番目のビットにエラーを挿入する。
次に、信号合成手段16は、エラー挿入手段15にてエラー挿入されると、最上位ビット列信号MSBと最下位ビット列信号LSBの対応するビット同士を足し合わせてPAM4信号を出力する(ST5)。
図1の例では、エラー挿入後の最上位ビット列信号MSBが「00202002」、最下位ビット列信号LSBが「10011100」なので、図3(b)に示すように、「10213102」をエラー挿入後のPAM4信号として出力する。
そして、上記のようにして信号発生装置2から発生するPAM4信号は、誤り率を測定する際のテスト信号として被測定物Wに入力される。誤り測定器3は、PAM4信号が被測定物Wに入力されると、被測定物WへのPAM4信号の入力に伴う被測定物Wからの信号を受けて誤り率を測定する。
ところで、上述した実施の形態では、エラー挿入の許可と禁止を示すビット情報として、エラー挿入を許可するビットを0、エラー挿入を禁止するビットを1と定義してマスクパターンを生成しているが、定義を逆転させてもよい。すなわち、エラー挿入を許可するビットを1、エラー挿入を禁止するビットを0と定義してマスクパターンを生成することもできる。
このように、本実施の形態によれば、任意のPAM4シンボルにエラーを挿入した際に、指定のPAM4シンボルとなるようにエラー挿入を制御することができる。これにより、物理層における信号劣化などの影響によるビットエラーの模擬やエラー耐性の試験にも対応することができる。
以上、本発明に係る信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法の最良の形態について説明したが、この形態による記述及び図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれることは勿論である。
1 誤り率測定装置
2 信号発生装置
3 誤り測定器
11 設定手段
12 第1の信号生成手段
13 第2の信号生成手段
14 マスク生成手段
15 エラー挿入手段
16 信号合成手段
W DUT(被測定物)

Claims (4)

  1. PAM4信号を発生する信号発生装置(2)において、
    最上位ビット列信号を生成する第1の信号生成手段(12)と、
    前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成する第2の信号生成手段(13)と、
    エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するマスク生成手段(14)と、
    シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するエラー挿入手段(15)とを備えたことを特徴とする信号発生装置。
  2. PAM4信号を発生する信号発生方法において、
    最上位ビット列信号を生成するステップと、
    前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成するステップと、
    エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するステップと、
    シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するステップとを含むことを特徴とする信号発生方法。
  3. 請求項1の信号発生装置(2)と、
    被測定物(W)への前記信号発生装置が発生するPAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定する誤り測定器(3)とを備えたことを特徴とする誤り率測定装置。
  4. 請求項2の信号発生方法にて発生したPAM4信号を被測定物(W)に入力するステップと、
    前記被測定物への前記PAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定するステップとを含むことを特徴とする誤り率測定方法。
JP2018100379A 2018-05-25 2018-05-25 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法 Active JP6776298B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018100379A JP6776298B2 (ja) 2018-05-25 2018-05-25 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法
US16/372,539 US10536310B2 (en) 2018-05-25 2019-04-02 Signal generating device, signal generating method, error rate measuring apparatus, and error rate measuring method
CN201910260262.4A CN110535574B (zh) 2018-05-25 2019-04-02 信号产生装置及产生方法和误码率测量装置及测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018100379A JP6776298B2 (ja) 2018-05-25 2018-05-25 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法

Publications (2)

Publication Number Publication Date
JP2019205112A JP2019205112A (ja) 2019-11-28
JP6776298B2 true JP6776298B2 (ja) 2020-10-28

Family

ID=68615355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018100379A Active JP6776298B2 (ja) 2018-05-25 2018-05-25 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法

Country Status (3)

Country Link
US (1) US10536310B2 (ja)
JP (1) JP6776298B2 (ja)
CN (1) CN110535574B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6776320B2 (ja) * 2018-12-26 2020-10-28 アンリツ株式会社 Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法
JP6821719B2 (ja) * 2019-01-23 2021-01-27 アンリツ株式会社 バーストエラー付加装置、それを用いた試験信号発生装置、及びバーストエラー付加方法
US11255900B2 (en) * 2019-10-30 2022-02-22 Keysight Technologies, Inc. System and method for measuring repetitive complex and pulse modulated RF signals
JP7139371B2 (ja) * 2020-03-19 2022-09-20 アンリツ株式会社 誤り率測定装置及びデータ分割表示方法
JP7139375B2 (ja) * 2020-03-24 2022-09-20 アンリツ株式会社 誤り率測定装置及び設定画面表示方法
JP2021153226A (ja) * 2020-03-24 2021-09-30 アンリツ株式会社 誤り率測定装置及びエラーカウント方法
JP7231589B2 (ja) * 2020-09-04 2023-03-01 アンリツ株式会社 誤り率測定装置および誤り率測定方法
KR20220050316A (ko) 2020-10-16 2022-04-25 삼성전자주식회사 테스트용 멀티 레벨 신호 생성 장치 및 이를 포함하는 메모리 장치
JP7200273B2 (ja) * 2021-01-28 2023-01-06 アンリツ株式会社 誤り検出装置および誤り検出方法
US11394589B1 (en) * 2021-05-17 2022-07-19 Micron Technology, Inc. Techniques for communicating multi-level signals

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040085545A (ko) * 2003-03-31 2004-10-08 삼성전자주식회사 통신 시스템에서 오류 정정 부호의 복호 장치 및 방법
US7831882B2 (en) * 2005-06-03 2010-11-09 Rambus Inc. Memory system with error detection and retry modes of operation
JP5506232B2 (ja) * 2009-04-15 2014-05-28 株式会社日立情報通信エンジニアリング 多値符号化方法、その復号化方法及び多値信号の伝送装置
US9577788B2 (en) * 2011-06-15 2017-02-21 Denso Corporation Coding apparatus, coding method, data communication apparatus, and data communication method
US9548858B1 (en) * 2016-01-18 2017-01-17 Inphi Corporation Skew management for PAM communication systems
JP6250737B2 (ja) * 2016-06-06 2017-12-20 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
US9699009B1 (en) * 2016-06-30 2017-07-04 International Business Machines Corporation Dual-mode non-return-to-zero (NRZ)/ four-level pulse amplitude modulation (PAM4) receiver with digitally enhanced NRZ sensitivity
JP6227733B1 (ja) 2016-08-26 2017-11-08 アンリツ株式会社 非線形pam4信号発生装置及び非線形pam4信号発生方法
WO2018045459A1 (en) * 2016-09-09 2018-03-15 Socovar, Société En Commandite Checksum-filtered decoding, checksum-aided forward error correction of data packets, forward error correction of data using bit erasure channels and sub-symbol level decoding for erroneous fountain codes
CN106603095B (zh) * 2016-12-05 2018-11-20 清华大学 一种高速低功耗pam4发射机

Also Published As

Publication number Publication date
JP2019205112A (ja) 2019-11-28
CN110535574B (zh) 2021-09-10
US20190363917A1 (en) 2019-11-28
CN110535574A (zh) 2019-12-03
US10536310B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
JP6776298B2 (ja) 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法
JP5160747B2 (ja) 活用的なテスト・パターン装置および方法
KR100601706B1 (ko) Drm 시스템에 있어서 시스템 키를 공유하고 생성하는방법 및 장치
WO2020253106A1 (zh) 加密数据大小关系证明方法、装置、设备及存储介质
JP5381448B2 (ja) 情報伝送システム、情報伝送装置及びプログラム
JP4940846B2 (ja) 通信試験回路及び通信インタフェース回路並びに通信試験方法
JP6776320B2 (ja) Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法
JP2007089078A (ja) エンコード可否判定装置、エンコード可否判定方法およびエンコード可否判定プログラム
CN109669669B (zh) 误码生成方法及误码生成器
EP1814234A2 (en) Concurrent code checker and hardware efficient high- speed I/O having built- in self- test and debug features
TW538372B (en) Zero digital sum value control device and method
US11392452B2 (en) Serializing and deserializing stage testing
TWI456358B (zh) 從曝光結果改進光學鄰近模擬的方法
JP6821719B2 (ja) バーストエラー付加装置、それを用いた試験信号発生装置、及びバーストエラー付加方法
JP2020043481A (ja) パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法
JP3760963B2 (ja) 変調装置および方法、復調装置および方法、並びに記録媒体
JP2011259389A (ja) メッセージ認証子生成装置、メッセージ認証子検証装置、メッセージ認証子生成方法、メッセージ認証子検証方法、およびプログラム
US7114122B2 (en) Branch metric generator for Viterbi decoder
JP2021100242A (ja) 信号発生装置及び信号発生方法
TWI789091B (zh) 電子系統測試方法
JP4324968B2 (ja) フレーム生成装置
JP2020088652A (ja) 誤り率測定装置及び誤り率測定方法
CN107124189B (zh) 一种tdma系统随机交织地址动态变化的方法
JP7174891B1 (ja) エンファシス付加回路、エンファシス付加方法、それを用いた信号発生装置及び信号発生方法
KR102286432B1 (ko) 오프셋 전압과 연관된 오류를 개선할 수 있는 순수 난수 생성 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201007

R150 Certificate of patent or registration of utility model

Ref document number: 6776298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250