JP7139375B2 - 誤り率測定装置及び設定画面表示方法 - Google Patents
誤り率測定装置及び設定画面表示方法 Download PDFInfo
- Publication number
- JP7139375B2 JP7139375B2 JP2020052351A JP2020052351A JP7139375B2 JP 7139375 B2 JP7139375 B2 JP 7139375B2 JP 2020052351 A JP2020052351 A JP 2020052351A JP 2020052351 A JP2020052351 A JP 2020052351A JP 7139375 B2 JP7139375 B2 JP 7139375B2
- Authority
- JP
- Japan
- Prior art keywords
- fec
- error
- signal
- setting
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/3171—BER [Bit Error Rate] test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0484—Interaction techniques based on graphical user interfaces [GUI] for the control of specific functions or operations, e.g. selecting or manipulating an object, an image or a displayed text element, setting a parameter value or selecting a range
- G06F3/04847—Interaction techniques to control parameter settings, e.g. interaction with sliders or dials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
前記被測定物から受信する信号に対する設定パラメータとして、前記FECの1Codeword長を入力するための第1入力ボックス13と、1FEC Symbol長を入力するための第2入力ボックス15と、FEC Symbol Error Thresholdの閾値を等号、等号付き不等号、数字を用いて設定するための第3入力ボックス18を設定画面11に表示する表示部6と、
前記被測定物の通信規格に応じて前記第1入力ボックスへの前記FECの1Codeword長の入力設定、前記第2入力ボックスへの前記1FEC Symbol長の入力設定、前記第3入力ボックスへの前記FEC Symbol Error Thresholdの入力設定を行う操作部4と、を備え、
前記FECのCodewordに対するFEC Symbolの構成関係を識別するための1Codewordのグラフィック12を前記第1入力ボックスと対応付け、1FEC Symbolのグラフィック12a,14を前記第2入力ボックスと対応付け、前記Codewordに対するFEC Symbol Errorの対応関係を識別するためのエラーを含む1Codewordのグラフィック12b,16,17を前記第3入力ボックスと対応付け、少なくとも一つのグラフィックを前記設定画面に表示することを特徴とする。
前記FECの1Codeword長、1FEC Symbol長が前記被測定物Wの通信規格に応じて予め設定された複数のプリセット設定を選択可能に前記設定画面11に表示し、
前記複数のプリセット設定の中から一つのプリセット設定を前記操作部4にて選択して設定することを特徴とする。
前記被測定物から受信する信号に対する設定パラメータとして、前記FECの1Codeword長を入力するための第1入力ボックス13と、1FEC Symbol長を入力するための第2入力ボックス15と、FEC Symbol Error Thresholdの閾値を等号、等号付き不等号、数字を用いて設定するための第3入力ボックス18を設定画面11に表示するステップと、
前記被測定物の通信規格に応じて前記第1入力ボックスへの前記FECの1Codeword長の入力設定、前記第2入力ボックスへの前記1FEC Symbol長の入力設定、前記第3入力ボックスへの前記FEC Symbol Error Thresholdの入力設定を行うステップと、
前記FECのCodewordに対するFEC Symbolの構成関係を識別するための1Codewordのグラフィック12を前記第1入力ボックスと対応付け、1FEC Symbolのグラフィック12a,14を前記第2入力ボックスと対応付け、前記Codewordに対するFEC Symbol Errorの対応関係を識別するためのエラーを含む1Codewordのグラフィック12b,16,17を前記第3入力ボックスと対応付け、少なくとも一つのグラフィックを前記設定画面に表示するステップと、を含むことを特徴とする。
前記FECの1Codeword長、1FEC Symbol長が前記被測定物Wの通信規格に応じて予め設定された複数のプリセット設定を選択可能に前記設定画面11に表示するステップと、
前記複数のプリセット設定の中から一つのプリセット設定を選択して設定するステップと、を含むことを特徴とする。
図6に示すように、まず、被測定物Wからの受信信号に対する設定パラメータを操作部4にて設定する(ST1)。具体的には、図3(a)の設定画面11において、測定対象の被測定物Wの通信規格に基づいて1Codeword長、1FEC Symbol長、FEC Symbol Error Thresholdを設定するか、被測定物Wの通信規格に応じたプリセット設定(例えば25G NRZなど)を選択して設定する。
図7に示すように、まず、被測定物Wからの受信信号に対する設定パラメータを操作部4にて設定する(ST11)。具体的には、図3(a)の設定画面11において、測定対象の被測定物Wの通信規格に基づいて1Codeword長、1FEC Symbol長、FEC Symbol Error Thresholdを設定するか、被測定物Wの通信規格に応じたプリセット設定(例えば50G PAM4など)を選択して設定する。
2 信号発生器
2a 第1信号発生部
2b 第2信号発生部
2c 信号合成出力部
3 誤り検出器
3a 信号受信部
3b 同期検出部
3c 位置情報記憶部
3d データ比較部
3da データ分割手段
3e データ記憶部
4 操作部
5 記憶部
6 表示部
7 制御部
7a エラーカウント手段
7b 表示制御手段
11 設定画面
12,12a,12b Codewordのグラフィック
13,15,18,19,22,23,24,28,29,31,32,33 入力ボックス
14 FEC Symbolのグラフィック
16 Bit Errorのグラフィック
17 FEC Symbol Errorのグラフィック
20 選択項目
21 キャプチャ画面
25,26,27 チェックボックス
30 虫眼鏡ボタン
34,35,36,37,44,45,46,47 ソフトキー
41 データ表示領域
42 スクロールバー
43 区切り線
48,49,50,51,52 表示ボックス
W 被測定物
Claims (4)
- エラーを含む既知パターンのNRZ信号またはPAM4信号をテスト信号として被測定物(W)に入力し、前記テスト信号の入力に伴う前記被測定物からの信号を受信し、受信した信号と前記テスト信号との比較結果に基づいて前記被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)であって、
前記被測定物から受信する信号に対する設定パラメータとして、前記FECの1Codeword長を入力するための第1入力ボックス(13)と、1FEC Symbol長を入力するための第2入力ボックス(15)と、FEC Symbol Error Thresholdの閾値を等号、等号付き不等号、数字を用いて設定するための第3入力ボックス(18)を設定画面(11)に表示する表示部(6)と、
前記被測定物の通信規格に応じて前記第1入力ボックスへの前記FECの1Codeword長の入力設定、前記第2入力ボックスへの前記1FEC Symbol長の入力設定、前記第3入力ボックスへの前記FEC Symbol Error Thresholdの入力設定を行う操作部(4)と、を備え、
前記FECのCodewordに対するFEC Symbolの構成関係を識別するための1Codewordのグラフィック(12)を前記第1入力ボックスと対応付け、1FEC Symbolのグラフィック(12a,14)を前記第2入力ボックスと対応付け、前記Codewordに対するFEC Symbol Errorの対応関係を識別するためのエラーを含む1Codewordのグラフィック(12b,16,17)を前記第3入力ボックスと対応付け、少なくとも一つのグラフィックを前記設定画面に表示することを特徴とする誤り率測定装置。 - 前記FECの1Codeword長、1FEC Symbol長が前記被測定物(W)の通信規格に応じて予め設定された複数のプリセット設定を選択可能に前記設定画面(11)に表示し、
前記複数のプリセット設定の中から一つのプリセット設定を前記操作部(4)にて選択して設定することを特徴とする請求項1に記載の誤り率測定装置。 - エラーを含む既知パターンのNRZ信号またはPAM4信号をテスト信号として被測定物(W)に入力し、前記テスト信号の入力に伴う前記被測定物からの信号を受信し、受信した信号と前記テスト信号との比較結果に基づいて前記被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置の設定画面表示方法であって、
前記被測定物から受信する信号に対する設定パラメータとして、前記FECの1Codeword長を入力するための第1入力ボックス(13)と、1FEC Symbol長を入力するための第2入力ボックス(15)と、FEC Symbol Error Thresholdの閾値を等号、等号付き不等号、数字を用いて設定するための第3入力ボックス(18)を設定画面(11)に表示するステップと、
前記被測定物の通信規格に応じて前記第1入力ボックスへの前記FECの1Codeword長の入力設定、前記第2入力ボックスへの前記1FEC Symbol長の入力設定、前記第3入力ボックスへの前記FEC Symbol Error Thresholdの入力設定を行うステップと、
前記FECのCodewordに対するFEC Symbolの構成関係を識別するための1Codewordのグラフィック(12)を前記第1入力ボックスと対応付け、1FEC Symbolのグラフィック(12a,14)を前記第2入力ボックスと対応付け、前記Codewordに対するFEC Symbol Errorの対応関係を識別するためのエラーを含む1Codewordのグラフィック(12b,16,17)を前記第3入力ボックスと対応付け、少なくとも一つのグラフィックを前記設定画面に表示するステップと、を含むことを特徴とする誤り率測定装置の設定画面表示方法。 - 前記FECの1Codeword長、1FEC Symbol長が前記被測定物(W)の通信規格に応じて予め設定された複数のプリセット設定を選択可能に前記設定画面(11)に表示するステップと、
前記複数のプリセット設定の中から一つのプリセット設定を選択して設定するステップと、を含むことを特徴とする請求項3に記載の誤り率測定装置の設定画面表示方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020052351A JP7139375B2 (ja) | 2020-03-24 | 2020-03-24 | 誤り率測定装置及び設定画面表示方法 |
US17/176,437 US11293983B2 (en) | 2020-03-24 | 2021-02-16 | Error rate measuring apparatus and setting screen display method |
CN202110191353.4A CN113452477B (zh) | 2020-03-24 | 2021-02-19 | 误码率测量装置及设定画面显示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020052351A JP7139375B2 (ja) | 2020-03-24 | 2020-03-24 | 誤り率測定装置及び設定画面表示方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021153227A JP2021153227A (ja) | 2021-09-30 |
JP7139375B2 true JP7139375B2 (ja) | 2022-09-20 |
Family
ID=77808917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020052351A Active JP7139375B2 (ja) | 2020-03-24 | 2020-03-24 | 誤り率測定装置及び設定画面表示方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11293983B2 (ja) |
JP (1) | JP7139375B2 (ja) |
CN (1) | CN113452477B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7139371B2 (ja) * | 2020-03-19 | 2022-09-20 | アンリツ株式会社 | 誤り率測定装置及びデータ分割表示方法 |
JP7399146B2 (ja) * | 2021-10-05 | 2023-12-15 | アンリツ株式会社 | 誤り検出装置および誤り検出方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028883A (ja) | 2010-07-21 | 2012-02-09 | Anritsu Corp | 誤り率測定装置および誤り率測定方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010011331A (ko) * | 1999-07-27 | 2001-02-15 | 구자홍 | 비트 오류율 측정 장치 |
US7428669B2 (en) * | 2003-12-07 | 2008-09-23 | Adaptive Spectrum And Signal Alignment, Inc. | Adaptive FEC codeword management |
JP4468322B2 (ja) | 2006-03-31 | 2010-05-26 | アンリツ株式会社 | ビット誤り測定装置 |
JP2008053852A (ja) * | 2006-08-22 | 2008-03-06 | Toshiba Corp | 放送受信装置及び放送送信装置 |
EP2963829B1 (en) * | 2013-05-07 | 2018-07-11 | Huawei Technologies Co., Ltd. | Coding and decoding method, device and system |
JP5814319B2 (ja) * | 2013-09-03 | 2015-11-17 | アンリツ株式会社 | Nrz信号増幅装置及び方法と誤り率測定装置及び方法 |
JP2015126247A (ja) * | 2013-12-25 | 2015-07-06 | 日本電気株式会社 | Fec符号化装置、fec符号化方法及びfec符号化装置の制御プログラム |
CN109873777B (zh) * | 2017-12-01 | 2021-12-17 | 华为技术有限公司 | 一种纠错方法和纠错装置 |
JP6776298B2 (ja) * | 2018-05-25 | 2020-10-28 | アンリツ株式会社 | 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法 |
JP2019216330A (ja) * | 2018-06-12 | 2019-12-19 | アンリツ株式会社 | ビット誤り訂正率推定装置及びビット誤り訂正率推定方法 |
JP6935370B2 (ja) * | 2018-07-24 | 2021-09-15 | アンリツ株式会社 | 信号発生装置および該装置を用いた周波数特性表示方法 |
JP6660436B1 (ja) * | 2018-09-11 | 2020-03-11 | アンリツ株式会社 | パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法 |
JP6821719B2 (ja) * | 2019-01-23 | 2021-01-27 | アンリツ株式会社 | バーストエラー付加装置、それを用いた試験信号発生装置、及びバーストエラー付加方法 |
JP7142046B2 (ja) * | 2020-02-28 | 2022-09-26 | アンリツ株式会社 | ネットワーク試験装置及びネットワーク試験方法 |
JP7142045B2 (ja) * | 2020-02-28 | 2022-09-26 | アンリツ株式会社 | ネットワーク試験装置及びネットワーク試験方法 |
JP7184839B2 (ja) * | 2020-03-13 | 2022-12-06 | アンリツ株式会社 | 誤り率測定装置及びエラーカウント方法 |
JP7139371B2 (ja) * | 2020-03-19 | 2022-09-20 | アンリツ株式会社 | 誤り率測定装置及びデータ分割表示方法 |
JP2021153226A (ja) * | 2020-03-24 | 2021-09-30 | アンリツ株式会社 | 誤り率測定装置及びエラーカウント方法 |
-
2020
- 2020-03-24 JP JP2020052351A patent/JP7139375B2/ja active Active
-
2021
- 2021-02-16 US US17/176,437 patent/US11293983B2/en active Active
- 2021-02-19 CN CN202110191353.4A patent/CN113452477B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028883A (ja) | 2010-07-21 | 2012-02-09 | Anritsu Corp | 誤り率測定装置および誤り率測定方法 |
Non-Patent Citations (1)
Title |
---|
アンリツ株式会社,MX190000A シグナルクオリティアナライザ-R 制御ソフトウェア 取扱説明書 第8版,M-W3913AW-8.0,2019年11月08日,p.4-1~4-80 |
Also Published As
Publication number | Publication date |
---|---|
JP2021153227A (ja) | 2021-09-30 |
CN113452477A (zh) | 2021-09-28 |
US20210302500A1 (en) | 2021-09-30 |
CN113452477B (zh) | 2023-12-12 |
US11293983B2 (en) | 2022-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7139371B2 (ja) | 誤り率測定装置及びデータ分割表示方法 | |
JP7308808B2 (ja) | 誤り率測定装置及びエラー数表示方法 | |
JP7139375B2 (ja) | 誤り率測定装置及び設定画面表示方法 | |
US11379331B2 (en) | Error rate measuring apparatus and error counting method | |
JP7250751B2 (ja) | 誤り率測定装置及びコードワード位置表示方法 | |
JP7139376B2 (ja) | 誤り率測定装置および連続エラー検索方法 | |
JP7184839B2 (ja) | 誤り率測定装置及びエラーカウント方法 | |
JP7046882B2 (ja) | 誤り率測定器及びエラー検索方法 | |
JP6827484B2 (ja) | 誤り率測定装置および誤り率測定方法 | |
JP7046881B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
JP6951399B2 (ja) | 誤り率測定器のデータ表示装置及びエラーカウント方法 | |
JP7046883B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
JP7381533B2 (ja) | 誤り率測定装置及びUncorrectableコードワード検索方法 | |
JP7381532B2 (ja) | 誤り率測定装置及びコードワードエラー表示方法 | |
JP2022134472A (ja) | 誤り率測定装置及びエラー分布表示方法 | |
JP2007274475A (ja) | ビット誤り測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7139375 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |