JP2007274475A - ビット誤り測定装置 - Google Patents

Abstract

【課題】誤りビットが発生する要因を容易に解析することを支援できるビット誤り測定装置を提供すること。
【解決手段】測定対象９から受信した入力データの誤りビットを検出するビット誤り測定装置１０において、入力データの各ビットが誤りビットか否かを検出して記憶する誤りビット検出部２２と、受信した入力データの１または連続する複数のビットに対応させた表示ブロックであり、かつ対応させたビットに誤りビットが有るか否かを識別可能にされた表示ブロックを順次複数個並べて表示ブロック列とし、表示ブロック列をさらに順次複数並列に配置したビット表示図を表示機器１９に表示する表示処理部２３とを備え、表示処理部２３は、ビット表示図の幅である表示ブロック列に配置される表示ブロックの個数の変更が指示されたとき、指示された個数に合わせて、複数の表示ブロックを再配置してビット表示図を表示するよう構成する。
【選択図】図１

Description

本発明は、受信した入力データに含まれる誤りビットを検出するビット誤り測定装置に関する。

ビット誤り測定装置は、通信機器などのビット誤り率を測定するものであり、基準になるデータと同じデータを通信機器などに送信させたものを受信し、受信した入力データと基準になるデータとを比較してビットの誤りを検出し、ビット列に対する誤りのあるビットの割合であるビット誤り率およびビット誤り個数を表示機器に表示している。

従来のビット誤り測定装置としては、１ラインあたり３２ビットを表示できるパターン表示部を有し、受信した順でビットの内容を対象のラインに表示していき、対象のラインに３２ビットの内容を表示し終えると、続きのビットの内容を次の対象のラインに表示し、以降繰返すものが知られている（例えば特許文献１参照）。また、特許文献１のビット誤り測定装置は、受信したビットに誤りがある場合には、誤りがあるビットが色づけされ、強調される。
特開２００１−１１１５３１号公報（第３頁、第３図）

しかしながら、例えば、１００ビットにつき１回のビット誤りが繰り返し発生するという規則性のある現象が起こる場合、上述した従来のビット誤り測定装置は、「０」または「１」の内容をライン毎に３２ビットという固定長で繰り返し表示している。その結果、規則性のある現象が発生していても、あたかもランダムにビット誤りが発生しているように見えるため、このような現象を試験者等が容易に気付くことができないという問題があった。

本発明は、従来の問題を解決するためになされたもので、誤りビットが発生する要因を容易に解析することを支援できるビット誤り測定装置を提供することを目的とする。

本発明のビット誤り測定装置は、測定対象から受信した入力データの誤りビットを検出するビット誤り測定装置において、受信した入力データの各ビットが誤りビットか否かを検出して記憶する誤りビット検出部と、前記誤りビット検出部で記憶された検出結果を受けて、前記受信した入力データの１または連続する複数のビットに対応させた表示ブロックであり、かつ該対応させたビットに誤りビットが有るか否かを識別可能にされた表示ブロックを順次複数個並べて表示ブロック列とし、該表示ブロック列をさらに順次複数並列に配置したビット表示図を表示機器に表示する表示処理部とを備え、前記表示処理部は、前記ビット表示図の幅である前記表示ブロック列に配置される表示ブロックの個数の変更が指示されたとき、当該指示された個数に合わせて、前記複数の表示ブロックを再配置して前記ビット表示図を表示する構成を有している。
この構成により、ビット表示図の幅を変更するための指示に応じて、表示ブロックを再配置してビット表示図を表示するため、ビット誤りが繰り返し発生する規則的な現象が起こる場合には、ビット表示図の幅が適切になれば誤りビットが規則的に並んでビット表示図に表示され、誤りビットが発生する要因を容易に解析することを支援できる。

また、本発明のビット誤り測定装置において、前記表示処理部は、前記ビット表示図に表示されている内容の縮小または拡大が指示されたとき、前記表示ブロックに対応する前記受信した入力データの１または連続する複数のビットの数を変更して、前記縮小または拡大の尺度に応じたビット数を１つの前記表示ブロックに対応させて前記ビット表示図を表示する構成を有している。
この構成により、ビット表示図に表示されている内容の縮小または拡大を行うことで、誤りビットが発生する要因を容易に解析することを支援できる。

また、本発明のビット誤り測定装置において、前記誤りビット検出部は、誤りビットが０を１としていた１の誤りビットか、１を０としていた０の誤りビットかを検出して記憶し、前記表示処理部は、前記誤りビット検出部が検出した前記１または０の誤りビットを識別可能にされた前記表示ブロックを配置した前記ビット表示図を前記表示機器に表示する構成を有している。
この構成により、それぞれの誤りビットに異なる色付けを行えば、誤りビットの内容を正確に表現することができる。

また、本発明のビット誤り測定装置において、前記表示処理部は、前記ビット表示図に表示されている内容のうち特定の範囲が選択されたとき、前記表示ブロックに対応する前記受信した入力データの１または連続する複数のビットの数を変更して、前記特定の範囲を拡大する所定の尺度に応じたビット数を１つの前記表示ブロックに対応させた新たなビット表示図を前記表示機器に表示する構成を有している。
この構成により、ビット表示図に表示されている内容のうち特定の範囲を選択して拡大することで、誤りビットが発生する要因を容易に解析することを支援できる。

また、本発明のビット誤り測定装置において、前記表示処理部は、受信されるべき前記入力データに対応するビット数を予め記憶し、前記ビット表示図を前記表示機器に表示するとき、該記憶されたビット数に基づいて前記表示ブロック列に配置される前記個数及び前記表示ブロックに対応されるビット数を決定して、前記ビット表示図を前記表示機器に表示する構成を有している。
この構成により、通信規格に準拠したのフレームのサイズから導かれる幅を予め決めておき、予め決められた幅に応じて、表示ブロックを再配置してビット表示図を表示するため、ビット誤りが繰り返し発生する規則的な現象が起こる場合には、誤りビットが規則的に並んでビット表示図に表示され、誤りビットが発生する要因を容易に解析することを支援できる。

本発明は、誤りビットが発生する要因を容易に解析することを支援できるビット誤り測定装置を提供するものである。

以下、本発明の実施の形態に係るビット誤り測定装置について、図面を用いて説明する。

図１は、本発明の実施の形態に係るビット誤り測定装置の構成図を示したものである。本発明の実施の形態では、ビット誤り測定装置１０が基準になるデータを表す信号を測定対象９に送信し、測定対象９が、ビット誤り測定装置１０から送信された信号を受信し、受信した信号をビット誤り測定装置１０に送信するようになっている。
なお、測定対象９へ信号を送信するのは、ビット誤り測定装置１０以外の装置でも良く、測定対象９自身が信号を生成して送信するようになっていても良い。

ビット誤り測定装置１０は、測定対象９から受信した入力データと、基準になるデータとを比較して誤りビットを検出するようになっている。また、ビット誤り測定装置１０は、入力データのビット数に対する誤りビットの割合であるビット誤り率（ＢＥＲ）を算出することができる。

また、測定対象９は、ビット列からなるデータを表す信号を送信するものであれば如何なるものでもよい。なお、ビット誤り測定装置１０と測定対象９との間で送受信される信号は、電気信号でもよく、または光信号でもよい。

以下、ビット誤り測定装置１０について説明する。図１に示したビット誤り測定装置１０は、データ記憶部１１、信号送信部１２、信号受信部１３、同期検出部１４、操作部２１、誤りビット検出部２２、表示処理部２３、および表示機器１９よって構成されている。なお、誤りビット検出部２２は、比較部１５および比較データ記憶部１６を有し、表示処理部２３は、表示制御部１７、表示ブロック特定部１８、および幅情報記憶部２０を有している。
データ記憶部１１、比較データ記憶部１６、および幅情報記憶部２０は、ＲＡＭなどのメモリによって構成され、信号送信部１２、信号受信部１３、同期検出部１４、比較部１５、および表示処理部２３は、集積回路などによって構成される。

また、図１に示したように、ビット誤り測定装置１０は、各部を一体化したものとして構成してもよいが、必ず一体化する必要はなく、ＣＰＵ等の表示処理部２３、キーボード等の操作部２１、および液晶画面等を有する表示機器１９をパソコンで代用したり、信号受信部１３、同期検出部１４、比較部１５、および比較データ記憶部１６をパッケージとして構成してもよい。

データ記憶部１１は、例えば１２８Ｍビットサイズからなる基準になるデータを予め記憶している。信号送信部１２は、データ記憶部１１から読み込んだデータを表す信号を測定対象９に送信するようになっている。

信号受信部１３は、測定対象９から送信された信号を受信し、受信した入力データを同期検出部１４に出力するようになっている。

同期検出部１４は、データ記憶部１１から読み込んだデータと、受信した入力データとの同期を取るようになっている。そして、後述する比較部１５へ同期が取れたことを通知する。

同期検出部１４で同期が確立した後、操作部２１を介した試験者等の指示により、比較部１５は、ビット誤り測定を開始するときの位置にあるデータ記憶部１１のビットから順に、同期検出部１４から出力されたビットと比較して誤りビットを検出するようになっている。

比較部１５は、同期検出部１４から出力されたビットとデータ記憶部１１に記憶されているビットとを順次比較し、例えば、それぞれのビットが合致しない誤りビットを１とし、誤りのないビットを０として、誤りビットの有無を比較データ記憶部１６に格納するようになっている。

表示ブロック特定部１８は、受信した入力データのビットに対応させた表示ブロックが整列されたビット表示図を表示する際、表示ブロックの内容に誤りビットが有るか否かを特定するようになっている。ここで、ビット表示図について説明するための図を図２に示す。図２（Ａ）では、１マスが１つの表示ブロックに対応し、３２列あるビット表示図の例を示している。なお、ビット表示図が１ビットにつき１つの表示ブロックである場合、表示ブロックにある数字の順で受信した１ビットの内容を表すことになる。

表示ブロック特定部１８は、１ビットにつき１つの表示ブロックである場合、比較データ記憶部１６に格納された誤りビットの有無からそのまま表示ブロックの内容を特定する。また、表示ブロック特定部１８は、表示ブロックの内容が誤りビットであると特定したとき、さらに、データ記憶部１１のデータから、本来０を誤って１としていた１の誤りビットか、本来１を誤って０としていた０の誤りビットかを特定するようになっている。

さらに、表示ブロック特定部１８は、試験者等が操作部２１を介してビット表示図に表示されている内容の縮小または拡大が指示されたとき、縮小または拡大の尺度に応じた指定ビット数を求めるようになっている。指定ビット数とは、１つの表示ブロックに対応させてたビット数である。例えば、指定ビット数が４の場合、すなわち、４ビットにつき１つの表示ブロックである場合、ｋを自然数とすれば、（４ｋ−３）番目から４ｋ番目に受信したビットをｋ番目の表示ブロックに割当て、（４ｋ−３）番目から４ｋ番目に受信したビットに１つ以上の誤りビットがある場合、ｋ番目の表示ブロックの内容を誤りビットとして特定する。なお、１つの表示ブロックの内容が、１の誤りビットと０の誤りビットと混在してある場合、表示ブロック特定部１８は、混在の誤りビットとして特定する。

表示制御部１７は、表示ブロック特定部１８が特定した誤りビットの有無を表示ブロックで識別できるようにビット表示図を表示機器１９に表示するようになっている。例えば、表示制御部１７は、図２（Ｂ）に示すように、誤りビットがあることを表している表示ブロックに色付けして表示するようになっている。なお、図２（Ａ）に示したビット表示図は、全ての表示ブロックが画面に表示されなくてもよい。図２（Ｂ）の破線で囲った範囲にある一部の表示ブロックが表示されるようにしておき、この範囲がスクロールするようにしてもよい。

なお、誤りビットを１の誤りビット、０の誤りビットとして区別する場合、表示制御部１７は、それぞれ異なる色を表示ブロックに色付けする。また、表示制御部１７は、表示ブロックの内容が混在の誤りビットである場合、その表示ブロックに、１の誤りビットに対応した色と０の誤りビットに対応した色との間の中間色などを色付けして表示するようにしてもよい。

さらに、表示制御部１７は、試験者等が操作部２１を介してビット表示図の幅の変更を指示したとき、指示された幅と対応する表示列に合わせて、受信したビットに対応した表示ブロックを再配置してビット表示図を表示するようになっている。ここで、ビット表示図の幅とは、１つの表示列（表示ブロック列）における表示ブロックの個数である。例えば、表示列３２ビットから表示列１６ビットに変更する場合、表示制御部１７は、１から１６番目に受信したビットを１行目に表示し、１７から３２番目に受信したビットを２行目に表示し、以降繰り返して表示する。

なお、図３（Ａ）に示すように、誤りビットがあることを表している表示ブロックをもつ表示列３２のビット表示図から、表示列５０に変更された場合のビット表示図を図３（Ｂ）に示す。図３（Ａ）では、５０ビットにつき１回のビット誤りが繰り返し発生するという規則性があるにもかからわず、誤りビットがランダムに発生しているように見え、図３（Ｂ）では、誤りビットが第１列目に表れており、規則的に誤りビットが発生していることが容易にわかる。

なお、表示制御部１７は、予め決められた幅と対応する表示列に合わせて、受信したビットに対応した表示ブロックを配置してビット表示図を表示するようにしてもよい。なお、予め決められた幅とは、通信規格に準拠した固定長を有するフレームのサイズから導かれたものである。
この場合、表示処理部２３内の幅情報記憶部２０に予めフレームサイズから導かれたビット数が記憶されており、ビット表示図の幅である１つの表示ブロック列に配置される表示ブロックの個数に基づいて、１つの表示ブロックに対応するビットの個数が決定され、それに従ってビット表示図が表示される。

さらに、表示ブロック特定部１８は、試験者等が操作部２１を介してビット表示図に表示されている内容のうち特定の範囲を選択したとき、特定の範囲を拡大するときの尺度に応じた個数のビットを１つの表示ブロックに対応させ、特定の範囲内に対応したビットに誤りビットが有るか否かを特定するようにしてもよい。

例えば、図４は、表示ブロック（１マス）の表示列が３列のビット表示図をそれぞれ示しており、図４（Ａ）においては、４ビットにつき１つの表示ブロックである。なお、表示ブロックにある数字は受信したビットの順番である。１〜４、５〜８、３３〜３６、３７〜４０番目のビットに対応した表示ブロックを選択したとき、表示ブロック特定部１８は、例えば４倍に拡大するため、１ビットにつき１つの表示ブロックに対応させ、選択した表示ブロックに対応したビット、すなわち、１〜４、５〜８、３３〜３６、３７〜４０番目のビットに誤りビットが有るか否かを特定する。その後、表示制御部１７は、図４（Ｂ）に示すように、誤りビットがあることを表している表示ブロックに色付けして表示する。
さらに、表示制御部１７は、試験者等が操作部２１を介してビット表示図に表示されている内容のうち特定の範囲を選択したとき、特定の範囲に対応する入力データの内容を表示するようにしてもよい。
例えば、上述したように図４（Ａ）において領域が選択されると、それに対応した入力データのビットが、図４（Ｃ）に示すように１／０表示される。図４（Ｃ）の例では、上段に入力データの１〜８番目のビットが、下段に３３〜４０番目のビットが表示されている。

ここで、本発明の実施の形態に係るビット誤り測定装置の動作について図面を参照しながら説明する。図５は、本発明の実施の形態に係るビット誤り測定装置の動作の一例を表したフローチャートである。

まず、受信した全てのビットに対する誤りビットの有無が比較部１５によって比較データ記憶部１６に格納し終えた後、試験者等が操作部２１を介して誤りビットの有無を表すビット表示図を表示するよう指示したとする。このとき、表示ブロック特定部１８は、選択した１つの表示ブロックに対応するビットに誤りビットが有るか否かを判定する（Ｓ１）。

次に、表示ブロック特定部１８は、ステップＳ１で１ビットでも誤りビットが有る場合、これから表示しようとするビット表示図の表示ブロックの表示色を特定する（Ｓ２）。例えば、表示ブロック特定部１８が取得した情報から、１の誤りビットだけである場合、０の誤りビットだけである場合、０と１との誤りビットが混在する場合、の３つの場合があるが、それぞれの場合に応じて表示ブロックの表示色が特定される。

また、ステップＳ１で誤りビットが無い場合、表示ブロック特定部１８は、表示ブロックを白色とする（Ｓ３）。

表示ブロック特定部１８は、これから表示しようとするビット表示図に含まれる全ての表示ブロックの表示色を特定したか否かを判定し（Ｓ４）、全ての表示ブロックの表示色を特定していない場合、次の表示ブロックを選択する（Ｓ５）。また、全ての表示ブロックの表示色を特定した場合、表示制御部１７は、表示ブロック特定部１８が特定した表示色と、設定された列に従ってビット表示図を表示する（Ｓ６）。

ビット表示図が表示された場合、ビット表示図に表示されている内容を縮小または拡大するための指示の有無を判定し（Ｓ７）、縮小または拡大するための指示があったとき、表示ブロック特定部１８は、縮小または拡大の尺度に応じて指定ビット数を設定し（Ｓ８）、ステップＳ１から実行される。

また、ビット表示図の幅を変更するための指示の有無を判定し（Ｓ９）、ビット表示図の幅を変更するための指示があったとき、表示制御部１７は、指示された幅と対応する表示する列を設定し（Ｓ１０）、ステップＳ１から実行され、表示ブロックを再配置してビット表示図が表示される。

以上説明したように、本発明の実施の形態に係るビット誤り測定装置は、ビット表示図の幅を変更するための指示に応じて、表示ブロックを再配置してビット表示図を表示するため、ビット誤りが繰り返し発生する規則的な現象が起こる場合には、ビット表示図の幅が適切になれば誤りビットが規則的に並んでビット表示図に表示され、誤りビットが発生する要因を容易に解析することを支援できる。

以上のように、本発明は、誤りビットが発生する要因を容易に解析することを支援できるという効果を有し、デジタル信号のビット誤り率を測定するビット誤り測定装置等として有用である。

本発明の実施の形態に係るビット誤り測定装置の構成図 ビット表示図について説明するための図 ビット表示図の幅に応じて誤りビットを並び替えることについて説明するための図 特定の範囲にある表示ブロックを選択したとき、特定の範囲の拡大について説明するための図 本発明の実施の形態に係るビット誤り測定装置の動作の一例を表したフローチャート

符号の説明

９ 測定対象
１０ ビット誤り測定装置
１１ データ記憶部
１２ 信号送信部
１３ 信号受信部
１４ 同期検出部
１５ 比較部
１６ 比較データ記憶部
１７ 表示制御部
１８ 表示ブロック特定部
１９ 表示機器
２０ 幅情報記憶部
２１ 操作部
２２ 誤りビット検出部
２３ 表示処理部

Claims (5)

1. 測定対象（９）から受信した入力データの誤りビットを検出するビット誤り測定装置において、
   受信した入力データの各ビットが誤りビットか否かを検出して記憶する誤りビット検出部（２２）と、
   前記誤りビット検出部で記憶された検出結果を受けて、前記受信した入力データの１または連続する複数のビットに対応させた表示ブロックであり、かつ該対応させたビットに誤りビットが有るか否かを識別可能にされた表示ブロックを順次複数個並べて表示ブロック列とし、該表示ブロック列をさらに順次複数並列に配置したビット表示図を表示機器（１９）に表示する表示処理部（２３）とを備え、
   前記表示処理部は、前記ビット表示図の幅である前記表示ブロック列に配置される表示ブロックの個数の変更が指示されたとき、当該指示された個数に合わせて、前記複数の表示ブロックを再配置して前記ビット表示図を表示することを特徴とするビット誤り測定装置。
2. 前記表示処理部は、
   前記ビット表示図に表示されている内容の縮小または拡大が指示されたとき、前記表示ブロックに対応する前記受信した入力データの１または連続する複数のビットの数を変更して、前記縮小または拡大の尺度に応じたビット数を１つの前記表示ブロックに対応させて前記ビット表示図を表示することを特徴とする請求項１に記載のビット誤り測定装置。
3. 前記誤りビット検出部は、
   誤りビットが０を１としていた１の誤りビットか、１を０としていた０の誤りビットかを検出して記憶し、
   前記表示処理部は、
   前記誤りビット検出部が検出した前記１または０の誤りビットを識別可能にされた前記表示ブロックを配置した前記ビット表示図を前記表示機器に表示することを特徴とする請求項１または請求項２に記載のビット誤り測定装置。
4. 前記表示処理部は、
   前記ビット表示図に表示されている内容のうち特定の範囲が選択されたとき、前記表示ブロックに対応する前記受信した入力データの１または連続する複数のビットの数を変更して、前記特定の範囲を拡大する所定の尺度に応じたビット数を１つの前記表示ブロックに対応させた新たなビット表示図を前記表示機器に表示することを特徴とする請求項１乃至請求項３の何れかに記載のビット誤り測定装置。
5. 前記表示処理部は、
   受信されるべき前記入力データに対応するビット数を予め記憶し、
   前記ビット表示図を前記表示機器に表示するとき、該記憶されたビット数に基づいて前記表示ブロック列に配置される前記個数及び前記表示ブロックに対応されるビット数を決定して、前記ビット表示図を前記表示機器に表示することを特徴とする請求項１乃至請求項４の何れかに記載のビット誤り測定装置。

Images