JP2008034028A - メモリ試験システム及び方法 - Google Patents
メモリ試験システム及び方法 Download PDFInfo
- Publication number
- JP2008034028A JP2008034028A JP2006206483A JP2006206483A JP2008034028A JP 2008034028 A JP2008034028 A JP 2008034028A JP 2006206483 A JP2006206483 A JP 2006206483A JP 2006206483 A JP2006206483 A JP 2006206483A JP 2008034028 A JP2008034028 A JP 2008034028A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- capacity
- fail
- test
- maximum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】メモリ試験システムは、被試験メモリの試験結果を格納するフェイルメモリ15を有するメモリ試験装置10と、メモリ試験装置10を制御する制御装置1とを備える。制御装置1は、フェイルメモリ15が使用される割合を示す使用率を算出するメモリ使用率算出部4と、この算出結果を表示する表示部5とを備える。メモリ使用率算出部4は、1つの被試験メモリに割り当て可能なフェイルメモリ15の最大容量である最大メモリ容量を求める最大メモリ容量算出部4aと、この最大メモリ容量のうち、被試験メモリの試験結果を格納するために用いる容量である使用メモリ容量を求める使用メモリ容量算出部4bとを備え、これらの算出結果に基づいて使用率を算出する。
【選択図】図1
Description
この発明によると、フェイルメモリが使用される割合を示す使用率がメモリ使用率算出部で算出され、その算出結果が表示部に表示される。
また、本発明のメモリ試験システムは、前記メモリ使用率算出部が、1つの前記被試験メモリに割り当て可能な前記フェイルメモリの最大容量である最大メモリ容量を求める最大メモリ容量算出部(4a)と、1つの前記被試験メモリの試験結果を格納するために用いる容量である使用メモリ容量を求める使用メモリ容量算出部(4b)とを備え、前記メモリ使用率算出部は、前記最大メモリ容量算出部で求められた前記最大メモリ容量と、前記使用メモリ容量算出部で算出された前記使用メモリ容量とに基づいて、前記フェイルメモリの使用率を算出することを特徴としている。
また、本発明のメモリ試験システムは、前記最大メモリ容量算出部が、前記フェイルメモリの物理容量(α)、前記被試験メモリの数(n)、及び前記フェイルメモリの使用方法に応じて使用可能な前記フェイルメモリの最大容量を求める演算式が格納されたテーブル(T)を用いて前記最大メモリ容量を求めることを特徴としている。
また、本発明のメモリ試験システムは、前記使用メモリ容量算出部が、前記フェイルメモリのアドレスのうち、前記被試験メモリの試験結果を格納するために用いる有効アドレス(B)を用いて前記使用メモリ容量を求めることを特徴としている。
ここで、本発明のメモリ試験システムは、前記表示部が、前記メモリ使用率算出部の算出結果を数値で表示し、又は、前記メモリ使用率算出部の算出結果を所定の記号又は図形で表示し、当該算出結果の値に応じて表示法を変更することを特徴としている。
本発明のメモリ試験方法は、被試験メモリ(20)の試験結果を格納するフェイルメモリ(15)を有するメモリ試験装置(10)を用いて前記被試験メモリの試験を行うメモリ試験方法であって、1つの前記被試験メモリに割り当て可能な前記フェイルメモリの最大容量である最大メモリ容量と、1つの前記被試験メモリの試験結果を格納するために用いる容量である使用メモリ容量とを求める第1ステップ(S17、S20)と、前記第1ステップで求めた前記最大メモリ容量と前記使用メモリ容量とに基づいて、前記フェイルメモリの使用率を算出する第2ステップ(S23)と、前記第2ステップで算出した前記フェイルメモリの使用率を表示する第3ステップ(S25、S26)とを含むことを特徴としている。
R=(使用メモリ容量/最大メモリ容量)×100 ……(1)
4 メモリ使用率算出部
4a 最大メモリ容量算出部
4b 使用メモリ容量算出部
5 表示部
10 メモリ試験装置
15 フェイルメモリ
20 DUT
T 最大メモリ容量算出テーブル
Claims (6)
- 被試験メモリの試験結果を格納するフェイルメモリを有するメモリ試験装置と、当該メモリ試験装置を制御する制御装置とを備えるメモリ試験システムにおいて、
前記制御装置は、前記フェイルメモリが使用される割合を示す使用率を算出するメモリ使用率算出部と、
前記メモリ使用率算出部の算出結果を表示する表示部と
を備えることを特徴とするメモリ試験システム。 - 前記メモリ使用率算出部は、1つの前記被試験メモリに割り当て可能な前記フェイルメモリの最大容量である最大メモリ容量を求める最大メモリ容量算出部と、
1つの前記被試験メモリの試験結果を格納するために用いる容量である使用メモリ容量を求める使用メモリ容量算出部と
を備え、
前記メモリ使用率算出部は、前記最大メモリ容量算出部で求められた前記最大メモリ容量と、前記使用メモリ容量算出部で算出された前記使用メモリ容量とに基づいて、前記フェイルメモリの使用率を算出することを特徴とする請求項1記載のメモリ試験システム。 - 前記最大メモリ容量算出部は、前記フェイルメモリの物理容量、前記被試験メモリの数、及び前記フェイルメモリの使用方法に応じて使用可能な前記フェイルメモリの最大容量を求める演算式が格納されたテーブルを用いて前記最大メモリ容量を求めることを特徴とする請求項2記載のメモリ試験システム。
- 前記使用メモリ容量算出部は、前記フェイルメモリのアドレスのうち、前記被試験メモリの試験結果を格納するために用いる有効アドレスを用いて前記使用メモリ容量を求めることを特徴とする請求項2又は請求項3記載のメモリ試験システム。
- 前記表示部は、前記メモリ使用率算出部の算出結果を数値で表示し、又は、前記メモリ使用率算出部の算出結果を所定の記号又は図形で表示し、当該算出結果の値に応じて表示法を変更することを特徴とする請求項1から請求項4の何れか一項に記載のメモリ試験システム。
- 被試験メモリの試験結果を格納するフェイルメモリを有するメモリ試験装置を用いて前記被試験メモリの試験を行うメモリ試験方法であって、
1つの前記被試験メモリに割り当て可能な前記フェイルメモリの最大容量である最大メモリ容量と、1つの前記被試験メモリの試験結果を格納するために用いる容量である使用メモリ容量とを求める第1ステップと、
前記第1ステップで求めた前記最大メモリ容量と前記使用メモリ容量とに基づいて、前記フェイルメモリの使用率を算出する第2ステップと、
前記第2ステップで算出した前記フェイルメモリの使用率を表示する第3ステップと
を含むことを特徴とするメモリ試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006206483A JP2008034028A (ja) | 2006-07-28 | 2006-07-28 | メモリ試験システム及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006206483A JP2008034028A (ja) | 2006-07-28 | 2006-07-28 | メモリ試験システム及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008034028A true JP2008034028A (ja) | 2008-02-14 |
Family
ID=39123281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006206483A Pending JP2008034028A (ja) | 2006-07-28 | 2006-07-28 | メモリ試験システム及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008034028A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011165263A (ja) * | 2010-02-09 | 2011-08-25 | Yokogawa Electric Corp | 半導体メモリ試験装置 |
CN113436668A (zh) * | 2021-06-28 | 2021-09-24 | 深圳市晶存科技有限公司 | 一种多内存芯片的产品信息辨别方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63112900A (ja) * | 1986-10-29 | 1988-05-17 | Matsushita Electric Ind Co Ltd | アドレス誤選択の検出方法 |
JPH08305598A (ja) * | 1995-05-09 | 1996-11-22 | Nec Corp | テストパターン変換システム |
JP2006114149A (ja) * | 2004-10-15 | 2006-04-27 | Fujitsu Ltd | 半導体試験システム |
-
2006
- 2006-07-28 JP JP2006206483A patent/JP2008034028A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63112900A (ja) * | 1986-10-29 | 1988-05-17 | Matsushita Electric Ind Co Ltd | アドレス誤選択の検出方法 |
JPH08305598A (ja) * | 1995-05-09 | 1996-11-22 | Nec Corp | テストパターン変換システム |
JP2006114149A (ja) * | 2004-10-15 | 2006-04-27 | Fujitsu Ltd | 半導体試験システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011165263A (ja) * | 2010-02-09 | 2011-08-25 | Yokogawa Electric Corp | 半導体メモリ試験装置 |
CN113436668A (zh) * | 2021-06-28 | 2021-09-24 | 深圳市晶存科技有限公司 | 一种多内存芯片的产品信息辨别方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2891474B2 (ja) | メモリー診断方法および装置 | |
US20220317185A1 (en) | Pattern generation system with pin function mapping | |
KR101456976B1 (ko) | 메모리 테스트 디바이스 및 메모리 테스트 방법 | |
US9202594B2 (en) | Device and method to perform a parallel memory test | |
KR101689301B1 (ko) | 액정 표시 장치 | |
KR100486310B1 (ko) | 메모리 시험장치 및 메모리 시험방법 | |
JP2008034028A (ja) | メモリ試験システム及び方法 | |
KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
KR20130042079A (ko) | 반도체 장치의 리프레쉬 제어회로 및 방법 | |
US8762799B2 (en) | Method for checking the functional ability of a memory element | |
US20140095949A1 (en) | Method and apparatus for diagnosing a fault of a memory using interim time after execution of an application | |
CN109669830B (zh) | 一种用于内存的物理检测方法及终端设备 | |
JP2002312252A (ja) | メモリ診断装置及び診断方法 | |
KR101906441B1 (ko) | Bist 회로를 구비한 메모리 및 이를 포함하는 bist 회로를 구비한 메모리 및 이를 포함하는 액정표시장치 | |
US7047444B2 (en) | Address selection for testing of a microprocessor | |
CN114974069A (zh) | 一种更新gamma表的方法、显示设备及芯片系统 | |
JP2007184069A (ja) | メモリ検査装置 | |
JP2007280546A (ja) | 半導体試験装置および半導体装置の試験方法 | |
US20230133863A1 (en) | Tester channel multiplexing in test equipment | |
JP5261770B2 (ja) | データ処理装置 | |
JP2010025590A (ja) | 試験装置及び試験プログラム | |
JP2006039843A (ja) | Ramテスト回路、情報処理装置、及びramテスト方法 | |
JP2016051454A (ja) | 処理装置、及びウエイト時間測定方法 | |
JP2002042492A (ja) | 半導体メモリ試験装置およびその動作不良検出方法 | |
KR102148485B1 (ko) | 표시장치의 설정장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120605 |