JP7381512B2 - 誤り率測定装置及びエラー分布表示方法 - Google Patents

誤り率測定装置及びエラー分布表示方法 Download PDF

Info

Publication number
JP7381512B2
JP7381512B2 JP2021033606A JP2021033606A JP7381512B2 JP 7381512 B2 JP7381512 B2 JP 7381512B2 JP 2021033606 A JP2021033606 A JP 2021033606A JP 2021033606 A JP2021033606 A JP 2021033606A JP 7381512 B2 JP7381512 B2 JP 7381512B2
Authority
JP
Japan
Prior art keywords
error
fec
bit string
data
fec symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021033606A
Other languages
English (en)
Other versions
JP2022134472A (ja
Inventor
弘季 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2021033606A priority Critical patent/JP7381512B2/ja
Priority to US17/552,608 priority patent/US11714130B2/en
Publication of JP2022134472A publication Critical patent/JP2022134472A/ja
Application granted granted Critical
Publication of JP7381512B2 publication Critical patent/JP7381512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3177Testing of logic operation, e.g. by logic analysers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218Circuits therefor
    • G01R13/0227Controlling the intensity or colour of the display
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31703Comparison aspects, e.g. signature analysis, comparators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/3171BER [Bit Error Rate] test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Quality & Reliability (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、被測定物を信号パターン折り返しのステートに遷移させた状態で既知パターン(PAM4信号)をテスト信号として被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信する入力データのビット誤り率を測定するにあたって、特に、被測定物のFEC(Forward Error Correction:前方誤り訂正)動作が可能か否かを測定する誤り率測定装置及びエラー分布表示方法に関する。
例えば下記特許文献1に開示されるように、誤り率測定装置は、固定データを含む既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信した被測定信号と基準となる参照信号とをビット単位で比較してビット誤り率(BER:Bit Error Rate)を測定する装置として従来から知られている。
ところで、テスト信号として特にPAMを用いた場合、NRZに比べて多くの伝送量を実現できる一方で、Eye開口が小さくなるためNRZに比べSNRがとれなくなるため、シンボル数が増えるにつれて雑音の影響も大きくなり、エラーを0にするのが極めて困難である。そのため、測定対象の被測定物の通信規格に応じた領域で発生するFECシンボルエラーをカウントし、前方誤り訂正(FEC:Forward Error Correction)によるエラー訂正が可能か否かの測定が望まれている。
特開2007-274474号公報
上述した特許文献1によれば、ビットパターン列の中でビットエラーの位置を表示することは可能であるが、FECシンボル長ごとにエラーの発生・未発生を把握することができない。
つまり、被測定物が特定入力パターンによってエラーが発生した場合、どこでエラーが発生しやすいのか、コードワード毎のUncorecctableコードワード(前方誤り訂正できないコードワード)の発生状況を把握することができず、被測定物のデバッグを効率的に行えない問題があった。
そこで、本発明は上記問題点に鑑みてなされたものであって、FECシンボルエラーの発生状況を確認することができる誤り率測定装置及びエラー分布表示方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項1に記載された誤り率測定装置は、コードワード毎のUncorrectableコードワードの発生状況を把握するために、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置1であって、
前記被測定物の通信規格に応じて前記FECのコードワード長、FECシンボル長を設定する操作部4と、
既知パターンのNRZ信号を前記被測定物に入力し、該被測定物から折り返されるNRZ信号を所定のサンプリング周期でサンプリングしたビット列データの各ビットをエラー検出用のデータと比較して前記FECシンボル長ごとのFECシンボルエラーを検出するデータ比較部3dと、
前記データ比較部の検出結果に基づき、前記FECシンボル長のビット列データを1ポイントとして表示領域22の1単位領域に対応付け、前記FECシンボル長ごとにFECシンボルエラーの発生有無に応じて色分け表示する表示部6と、を備えたことを特徴とする。
本発明の請求項2に記載された誤り率測定装置は、請求項1の誤り率測定装置において、
正の整数を閾値として前記操作部4により設定し、
前記FECシンボル長ごとのFECシンボルエラーのカウント、前記コードワード長で区切った領域のコードワード長ごとのFECシンボルエラーのカウントを行うエラーカウント手段7aを備え、
前記エラーカウント手段は、前記コードワード長ごとのFECシンボルエラーについて、前記閾値までは個々にカウントし、前記閾値以上はまとめてカウントすることを特徴とする。
本発明の請求項に記載された誤り率測定装置は、コードワード毎のUncorrectableコードワードの発生状況を把握するために、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置1であって、
前記被測定物の通信規格に応じて前記FECのコードワード長、FECシンボル長を設定する操作部4と、
既知パターンのPAM4信号を前記被測定物に入力し、該被測定物から折り返されるPAM4信号を所定のサンプリング周期でサンプリングしたシンボル列データを最上位ビット列データと最下位ビット列データに分割するデータ分割手段3daと、
前記データ分割手段にて分割した最上位ビット列データと最下位ビット列データそれぞれのビットエラー検出用のデータと比較して前記FECシンボル長ごとに前記最上位ビット列データと最下位ビット列データそれぞれのFECシンボルエラーを検出するデータ比較部3dと、
前記データ比較部の検出結果に基づき、前記FECシンボル長の前記最上位ビット列データと前記最下位ビット列データを1ポイントとして表示領域22の1単位領域に対応付け、前記FECシンボル長ごとに前記FECシンボルエラーの発生の有無に応じて色分け表示する表示部6と、を備えたことを特徴とする。
本発明の請求項4に記載された誤り率測定装置は、請求項3の誤り率測定装置において、
正の整数を閾値として前記操作部4により設定し、
前記最上位ビット列データと前記最下位ビット列データそれぞれのFECシンボルエラーのカウント、前記コードワード長で区切った領域のコードワード長ごとの最上位ビット列データ+最下位ビット列データのFECシンボルエラーのカウントを行うエラーカウント手段7aを備え、
前記エラーカウント手段は、前記コードワード長ごとの最上位ビット列データ+最下位ビット列データのFECシンボルエラーについて、前記閾値までは個々にカウントし、前記閾値以上はまとめてカウントすることを特徴とする。
本発明の請求項に記載されたエラー分布表示方法は、コードワード毎のUncorrectableコードワードの発生状況を把握するために、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置1のエラー分布表示方法であって、
前記誤り率測定装置の操作部4により、前記被測定物の通信規格に応じて前記FECのコードワード長、FECシンボル長を設定するステップと、
前記誤り率測定装置のデータ比較部3dにより、既知パターンのNRZ信号を前記被測定物に入力し、該被測定物から折り返されるNRZ信号を所定のサンプリング周期でサンプリングしたビット列データの各ビットをエラー検出用のデータと比較して前記FECシンボル長ごとのFECシンボルエラーを検出するステップと、
前記データ比較部の検出結果に基づき、前記FECシンボル長のビット列データを1ポイントとして表示部6の表示領域22の1単位領域に対応付け、前記FECシンボル長ごとにFECシンボルエラーの発生有無に応じて色分け表示するステップと、を含むことを特徴とする。
本発明の請求項6に記載されたエラー分布表示方法は、請求項5のエラー分布表示方法において、
正の整数を閾値として前記操作部4により設定するステップと、
前記誤り率測定装置1のエラーカウント手段7aにより、前記FECシンボル長ごとのFECシンボルエラーのカウント、前記コードワード長で区切った領域のコードワード長ごとのFECシンボルエラーのカウントを行い、前記コードワード長ごとのFECシンボルエラーについて、前記閾値までは個々にカウントし、前記閾値以上はまとめてカウントするステップとを含むことを特徴とする。
本発明の請求項に記載されたエラー分布表示方法は、コードワード毎のUncorrectableコードワードの発生状況を把握するために、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置1のエラー分布表示方法であって、
前記誤り率測定装置の操作部4により、前記被測定物の通信規格に応じて前記FECのコードワード長、FECシンボル長を設定するステップと、
前記誤り率測定装置のデータ分割手段3daにより、既知パターンのPAM4信号を前記被測定物に入力し、該被測定物から折り返されるPAM4信号を所定のサンプリング周期でサンプリングしたシンボル列データを最上位ビット列データと最下位ビット列データに分割するステップと、
前記誤り率測定装置のデータ比較部3dにより、前記データ分割手段にて分割した最上位ビット列データと最下位ビット列データそれぞれのビットエラー検出用のデータと比較して前記FECシンボル長ごとに前記最上位ビット列データと最下位ビット列データそれぞれのFECシンボルエラーを検出するステップと、
前記データ比較部の検出結果に基づき、前記FECシンボル長の前記最上位ビット列データと前記最下位ビット列データを1ポイントとして表示部6の表示領域22の1単位領域に対応付け、前記FECシンボル長ごとに前記FECシンボルエラーの発生の有無に応じて色分け表示するステップと、を含むことを特徴とする。
本発明の請求項8に記載されたエラー分布表示方法は、請求項7のエラー分布表示方法において、
正の整数を閾値として前記操作部4により設定するステップと、
前記誤り率測定装置1のエラーカウント手段7aにより、前記最上位ビット列データと前記最下位ビット列データそれぞれのFECシンボルエラーのカウント、前記コードワード長で区切った領域のコードワード長ごとの最上位ビット列データ+最下位ビット列データのFECシンボルエラーのカウントを行い、前記コードワード長ごとの最上位ビット列データ+最下位ビット列データのFECシンボルエラーについて、前記閾値までは個々にカウントし、前記閾値以上はまとめてカウントするステップとを含むことを特徴とする。
本発明によれば、被測定物が特定入力パターンによってエラーが発生した場合、どこでエラーが発生しやすいのか、コードワード毎のUncorecctableコードワード(前方誤り訂正できないコードワード)の発生状況を視覚的に把握できる。
本発明に係る誤り率測定装置の概略構成を示すブロック図である。 PAM4信号の説明図である。 本発明に係る誤り率測定装置の設定画面の一例を示す図である。 (a)本発明に係る誤り率測定装置においてNRZ信号を被測定物に入力した場合のキャプチャ画面の一部を示す図、(b)本発明に係る誤り率測定装置においてPAM4信号を被測定物に入力した場合のキャプチャ画面の一部を示す図である。 本発明に係る誤り率測定装置においてNRZ信号を被測定物に入力した場合のエラーマップ画面の一例を示す図である。 本発明に係る誤り率測定装置においてPAM4信号を被測定物に入力した場合のエラーマップ画面の一例を示す図である。 本発明に係る誤り率測定装置においてNRZ信号を被測定物に入力した場合のエラーマップ画面表示までの処理動作のフローチャートである。 本発明に係る誤り率測定装置においてPAM4信号を被測定物に入力した場合のエラーマップ画面表示までの処理動作のフローチャートである。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
本発明に係る誤り率測定装置は、被測定物を信号パターン折り返しのステートに遷移させた状態で既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返される受信信号の誤り率を測定するものである。
図1に示すように、本実施の形態の誤り率測定装置1は、エラーを挿入した既知パターンのNRZ信号または4値のシンボル値を持つPAM4信号をテスト信号として被測定物Wに入力したときの被測定物Wからの受信信号とテスト信号との比較結果に基づいて被測定物WのFEC(Forward Error Correction)動作が可能か否かを測定する機能を有するものであり、信号発生器2、誤り検出器3、操作部4、記憶部5、表示部6、制御部7を備えて概略構成される。
なお、本実施の形態では、被測定物WのFEC動作が可能か否かを測定する機能を実現するための構成および処理内容を主体に説明する。
信号発生器2は、多値信号による基準データとして、各ビットの間で0に復帰しない方式のNRZ信号または所望のシンボル列データ(0、1、2、3のシンボル値からなるシンボルの列のデータ)からなるPAM4信号を発生する。
PAM4信号を発生する場合には、図1に示すように、信号発生器2が第1信号発生部2a、第2信号発生部2b、信号合成出力部2cを備えて概略構成される。
PAM4信号は、振幅がシンボルごとに4種類に分けられ、図2に示すように、4つの異なる振幅の電圧レベルV1,V2,V3,V4を有し、全体の振幅電圧範囲Hが電圧レベルの低い方から低電圧範囲H1、中電圧範囲H2、高電圧範囲H3に分けられ、3つのアイパターン開口部による連続した範囲からなる。
第1信号発生部2aは、固定データを含む既知パターンからなる所望のPAM4シンボル列を発生するにあたり、第2信号発生部2bが生成する最下位ビット列信号(LSB:Least Significant Bit )と足し合わせてPAM4信号を生成するための最上位ビット列信号(MSB:Most Significant Bit)を生成する。
第2信号発生部2bは、第1信号発生部2aが生成する最上位ビット列信号と足し合わせてPAM4信号を生成するための最下位ビット列信号を生成する。
第1信号発生部2a、第2信号発生部2bが発生する具体的なビット列信号としては、例えばPRBS7(パターン長:27 -1)、PRBS9(パターン長:29 -1)、PRBS10(パターン長:210-1)、PRBS11(パターン長:211-1)、PRBS15(パターン長:215-1)、PRBS20(パターン長:220-1)などの各種疑似ランダムパターン(PRBS:Pseudo Random Bit Sequence)といった周期パターンや、PRBS13Q、PRBS31Q、SSPRQなどのPAMを評価するための評価用パターン、RS-FEC(Reed- Solomon Forward Error Correction)エンコード付きのスクランブルアイドルパターンがある。
信号合成出力部2cは、第1信号発生部2aが発生する最上位ビット列信号と第2信号発生部2bが発生する最下位ビット列信号とを足し合わせてPAM4信号を出力する。このPAM4信号は、被測定物Wの誤り率などを測定する際、既知パターンのテスト信号として被測定物Wに入力される。
なお、テスト信号に挿入するエラーは任意である。例えば被測定物WのFECエラー耐性を調べる場合には任意のFECシンボルエラーが挿入される。また、被測定物Wの耐性確認をする場合にはエラーを挿入し、被測定物Wが他の任意のテスト信号でエラー確認する場合にはエラーを挿入せずにキャプチャ機能で確認する。
誤り検出器3は、信号発生器2から既知パターンのテスト信号として基準データであるNRZ信号またはPAM4信号が被測定物Wに入力されたときに、このNRZ信号またはPAM4信号の入力に伴って被測定物Wから出力される信号を受けて誤り率などを測定するもので、図1に示すように、信号受信部3a、同期検出部3b、位置情報記憶部3c、データ比較部3d、データ記憶部3eを備える。
信号受信部3aは、被測定物Wに入力したテスト信号がNRZ信号の場合、被測定物Wから受信したNRZ信号を所定のサンプリング周期でサンプリングしてビット列データ(0、1からなるビット列のデータ)に変換する。この信号受信部3aにて変換されたビット列データは、同期検出部3bに入力される。
信号受信部3aは、被測定物Wに入力したテスト信号がPAM4信号の場合、被測定物Wから受信したPAM4信号を所定のサンプリング周期でサンプリングしてシンボル列データ(0、1、2、3のシンボル値からなるシンボルの列のデータ)に変換する。この信号受信部3aにて変換されたシンボル列データは、同期検出部3bに入力される。
同期検出部3bは、被測定物Wに入力したテスト信号がNRZ信号の場合、操作部4にて予め設定される設定タイミングにより、記憶部5から読み込んだ基準となるNRZ信号のビット列のデータである基準データと、被測定物Wから受信して信号受信部3aから出力されるNRZ信号のビット列データとの同期を取って取り込み、取り込んだ入力データとなるビット列データをデータ比較部3dに出力する。
同期検出部3bは、被測定物Wに入力したテスト信号がPAM4信号の場合、操作部4にて予め設定される設定タイミングにより、記憶部5から読み込んだ基準となるPAM4信号のシンボル列のデータである基準データと、被測定物Wから受信して信号受信部3aから出力されるPAM4信号のシンボル列データとの同期を取って取り込み、取り込んだ入力データとなるシンボル列データをデータ比較部3dに出力する。
設定タイミングは、例えば表示部6の不図示の設定画面上で操作部4にて予め設定され、ユーザの指示によりトリガ信号を発生するタイミング、1コードワード長の中でFECシンボルエラーが指定数発生したタイミング(例えば1コードワード=544FECシンボルで、ユーザがFECシンボルエラーが16個発生したタイミングでキャプチャしたい場合には、16/544のFECシンボルエラーが発生したタイミングで同期をとる)、FECシンボルエラーが連続で指定数発生したタイミング(コードワードに関係なく、ユーザが指定した数で連続したFECシンボルエラーが発生したタイミングで同期をとる)である。
同期検出部3bは、同期が取れたときにその旨をデータ比較部3dへ通知するとともに、同期が取れたときの基準データにおけるビットまたはシンボルの位置を表す同期位置を位置情報記憶部3cに記憶させる。
位置情報記憶部3cは、同期検出部3bにて基準データと信号受信部3aからのNRZ信号のビット列データまたはPAM4信号のシンボル列データとの同期が取れたときに、同期が取れたときの基準データにおけるビットまたはシンボルの位置を表す同期位置を記憶する。
データ比較部3dは、被測定物Wに入力したテスト信号がNRZ信号の場合、同期検出部3bにて設定タイミングで基準データ(テスト信号)と同期を取って取り込んだビット列データの1FECシンボル(10bitまたは20bit)の先頭を捉え、各ビットとエラーデータ(「1」)を比較して1コードワード長ごとのビットエラーを検出する。すなわち、ビット列データのビットが「1」であればビットエラーとして検出する。なお、ビット列データの1FECシンボルの先頭は、データ比較部3dのカウンタを自走させて先頭を仮定することで検出している。
データ比較部3dは、被測定物Wに入力したテスト信号がNRZ信号の場合、同期検出部3bにて設定タイミングで基準データ(テスト信号)と同期を取って取り込んだビット列データを1FECシンボル長(10bitまたは20bit)ごとに分割し、1FECシンボル間隔でFECシンボルエラーを検出する。例えば1FECシンボル長が10bitであれば、ビット列データを10bitごとに分割し、10bit内で1bitでもエラーが発生したら1FECシンボルエラーとして検出する。
データ比較部3dは、被測定物Wに入力したテスト信号がPAM4信号の場合、同期検出部3bにて設定タイミングで基準データ(テスト信号)と同期を取って取り込んだシンボル列データの1FECシンボル(10bitまたは20bit)の先頭を捉えて最上位ビット列データ(以下、MSBデータと言う)と最下位ビット列データ(以下、LSBデータと言う)にデータ分割手段3daにて分割し、MSBデータとLSBデータそれぞれをエラーデータ(「1」)と比較して1コードワード長ごとの最上位ビットエラー(以下、MSBエラーと言う)と最下位ビットエラー(以下、LSBエラーと言う)をそれぞれ検出する。すなわち、分割されたMSBデータが「1」であればMSBエラーとして検出してカウントし、分割されたLSBデータが「1」であればLSBエラーとして検出する。なお、シンボル列データの1FECシンボルの先頭は、データ比較部3dのカウンタを自走させて先頭を仮定することで検出している。
データ比較部3dは、被測定物Wに入力したテスト信号がPAM4信号の場合、MSBデータとLSBデータを1FECシンボル長(10bitまたは20bit)ごとに分割し、1FECシンボル間隔でFECシンボルエラーをMSBデータとLSBデータそれぞれで検出する。例えば1FECシンボル長が10bitであれば、MSBデータとLSBデータを10bitごとに分割し、10bit内で1bitでもエラーが発生したら1FECシンボルエラーとして検出する。
なお、図1では、説明の便宜上、データ比較部3dがデータ分割手段3daを含む構成として説明しているが、例えば周知のPAMデコーダでデータ分割手段3daを構成することができる。
データ記憶部3eは、基準データと同期が取れたビット列データまたはシンボル列データとともにデータ比較部3dによる比較結果データなどを記憶する。
操作部4は、設定手段としても機能するものであり、図1の誤り率測定装置1に備える例えば操作ノブ、各種キー、スイッチ、ボタンや表示部6の表示画面上のソフトキーなどのユーザインタフェースで構成される。操作部4は、設定タイミングの設定、表示部6の表示画面(図3のキャプチャ画面6a)上に表示されるビット列データやシンボル列データのブロックの指定、ボーレート、ビット列やシンボル列の発生条件などの設定、誤り率測定の開始・終了の指示など誤り率測定に関わる各種設定を行う。
図3(a)は被測定物Wから受信する信号に対する設定パラメータ(FECの1コードワード長、1FECシンボル長、FEC Symbol Error Threshold(キャプチャを開始するFECシンボルエラーの閾値)を設定する設定画面11の一例を示している。
閾値としての「FEC Symbol Error Threshold」は、操作部4の操作により、0を含む正の整数の値として任意に設定される。なお、IEEE802.3ck等の通信規格に基づくFEC評価を行う際には、被測定物Wに入力するテスト信号がNRZ信号の場合は閾値を「8」、PAM4信号の場合は閾値を「16」に設定すれば、被測定物Wに入力するテスト信号が通信規格に適合するか否かの評価を行うことができる。
図3(a)の設定画面11には、FECの1コードワードの長さを示す「Number of FEC Symbols in a Codeword」として、長さの一部を省略し、FECシンボルごとに区切られた例えば紫色のバー形状のグラフィック12で1コードワードが表示される。
「Number of FEC Symbols in a Codeword」のグラフィック12の直下位置には、「Codeword Length」を構成するFECシンボルの数をプルダウンメニューから選択設定するための入力ボックス13が表示される。図3(a)の設定画面11では、入力ボックス13に「544」が選択設定された状態を示している。
また、「Number of FEC Symbols in a Codeword」のグラフィック12の直上位置には、コードワードの一部を構成することを点線で示すとともに色分けした「Bit Length in a FEC Symbol」がバー形状のグラフィック14で表示される。例えばFEC Symbolのグラフィック14が青色、これ以外のCodewordのグラフィック12aに相当する部分が紫色で色分け表示される。
「Bit Length in a FEC Symbol」のグラフィック14の直上位置には、「FEC Symbol Length」のbit数(10bitまたは20bit)をプルダウンメニューから選択設定するための入力ボックス15が表示される。図3(a)の設定画面では、入力ボックス15に「10」が選択設定された状態を示している。
さらに、「Number of FEC Symbols in a Codeword」のグラフィック12の下部には、1コードワードに含まれるエラーとして、1Codewordのグラフィック12b中に「Bit Error」のグラフィック16と「FEC Symbol Error」のグラフィック17が色分けして表示される。例えば1Codewordのグラフィック12bが紫色、「Bit Error」のグラフィック16が黄色、「FEC Symbol Error」のグラフィック17が赤色で色分け表示される。
「Bit Error」のグラフィック16と「FEC Symbol Error」のグラフィック17が表示された1Codewordのグラフィック12bの直上位置には、「FEC Symbol Error Threshold」の閾値を等号(=)、等号付き不等号(≧)、数字を用いて設定するため入力ボックス18が表示される。
「Bit Error」のグラフィック16と「FEC Symbol Error」のグラフィック17が表示された1Codewordのグラフィック12bの直下位置には、1コードワードを構成するFECシンボルの数を入力するための入力ボックス19が表示される。
そして、図3(a)の設定画面11の上部には、「FEC Symbol Capture Setting」の選択項目20が表示される。「FEC Symbol Capture Setting」の選択項目20は、図3(b)に示すように、通信規格に応じた設定の選択項目がプルダウンメニュー表示される。図3(b)の例では、「Variable」、「50G PAM4」、「100G PAM4」、「25G NRZ」が選択項目としてプルダウンメニュー表示されている。
図3(a)は、「FEC Symbol Capture Setting」の選択項目20として「Variable」が選択された状態を示している。「Variable」が選択された状態では、各入力ボックスに対し、プルダウンメニューから自由に選択入力することができる。
また、図3(a)の例では、「50G PAM4」、「100G PAM4」、「25G NRZ」がプリセット設定の選択項目20として選択可能であり、何れかのプリセット設定が選択されると、選択されたプリセット設定の通信規格に基づく各パラメータが自動的に設定される。
例えば「50G PAM4」をプリセット設定として選択すると、コードワード長が「544」、FECシンボル長が「10」、FEC Symbol Error Thresholdが「16」に各パラメータが自動的に設定される。
また、「100G PAM4」をプリセット設定として選択すると、コードワード長が「272」、FECシンボル長が「20」、FEC Symbol Error Thresholdが「16」に各パラメータが自動的に設定される。
さらに、「25G NRZ」をプリセット設定として選択すると、コードワード長が「528」、FECシンボル長が「10」、FEC Symbol Error Thresholdが「8」に各パラメータが自動的に設定される。
このように、図3(a)の設定画面11では、1コードワードに対するFECシンボルの構成関係、1コードワードに対するFECシンボルエラーの対応関係を識別可能にグラフィック表示している。これにより、ユーザが通信規格を知る熟練者でなくても「Number of FEC Symbols in a Codeword」、「Bit Length in a FEC Symbol」、「Bit Error」、「FEC Symbol Error」の構成関係や対応関係を視覚的に把握した上で被測定物Wから受信する信号に対するFECの各パラメータの設定を行うことができる。
なお、図3(a)の設定画面11では、「Number of FEC Symbols in a Codeword」、「Bit Length in a FEC Symbol」、「Bit Error」、「FEC Symbol Error」の構成関係を視覚的に把握しやすいように、「Number of FEC Symbols in a Codeword」を中心として、「Bit Length in a FEC Symbol」、「Bit Error」と「FEC Symbol Error」とを上下に配置してグラフィック表示する場合を図示したが、この配置に限定されるものではない。例えば、「Bit Length in a FEC Symbol」、「Bit Error」と「FEC Symbol Error」との配置を逆にしたり、「Bit Length in a FEC Symbol」、「Bit Error」と「FEC Symbol Error」とを「Number of FEC Symbols in a Codeword」の上部または下部に並べて配置してグラフィック表示してもよい。
記憶部5は、信号合成出力部2cからの既知パターンのテスト信号として被測定物Wに入力するNRZ信号のビット列またはPAM4信号のシンボル列(0、1、2、3のシンボル値からなるシンボルの列)を記憶する。この既知パターンのテスト信号として被測定物Wに入力するNRZ信号のビット列またはPAM4信号のシンボル列は、被測定物Wから受信した信号から生成する入力データと比較するときの基準となる基準データとなっている。
また、記憶部5は、制御部7の後述するエラーカウント手段7aによるカウント結果を記憶する。さらに、記憶部5は、設定タイミング、ボーレート、ビット列、シンボル列の発生条件などの情報を記憶する。これらの情報は、操作部4によりユーザインタフェースを介して適宜選択設定することができる。
なお、制御部7や、信号発生器2において、テスト信号となるNRZ信号のビット列またはPAM4信号のシンボル列を把握できる場合は、制御部7や、信号発生器2から記憶部5へと既知パターンのテスト信号であるNRZ信号のビット列またはPAM4信号のシンボル列、すなわち基準データを記憶するように構成してもよい。
表示部6は、図1の誤り率測定装置1に備える例えば液晶表示器などで構成され、後述する表示制御手段7bの制御により、誤り率測定に関わる設定画面、誤り率測定を含む各コンプライアンステスト(被測定物Wが通信規格に適合するか否かの試験)、キャプチャ画面などを表示する。なお、表示部6は、表示画面上のソフトキーなどの操作部4の操作機能を兼ね備えている。
また、表示部6は、後述する表示制御手段7bの制御により、例えば図3(a)の設定画面11の他、図5や図6に示す表示形態のエラーマップ画面21を表示する。
図5や図6は表示部6のエラーマップ画面21の一例を示している。図5や図6のエラーマップ画面21の左上部の領域には、ドットマトリックスの表示領域22上のカーソル(ドットマトリックスの太枠部分)23の位置情報を示す「Position」24が表示される。「Position」には、カーソル23の位置が何FEC Symbol目かを示す「FEC Symbol Pos」、カーソル23の横軸方向の座標を示す「Row」、カーソル23の縦軸方向の座標を示す「Column」が表示される。図5のエラーマップ画面21では、「FEC Symbol Pos」が「1024」、「Row」が「5」、「Column」が「1」の状態を示している。
「Position」24の下部の領域には、画面を拡大/縮小する虫眼鏡ボタン25が配置される。
「Position」24の右側の領域には、「Search」26が表示される。「Search」26には、カーソル23をFECシンボルエラーがある位置に移動させるための上下左右4つの矢印キーが配置される。
「Search」26の右側の領域には、「FEC Symbol Error」27が表示される。図5のエラーマップ画面21では、ドットマトリックスの表示領域22において、FECシンボルエラーが有る箇所を「Error」として赤色(右下がりの斜線)で表示し、FECシンボルエラーが無い箇所を水色で表示している。また、図6のエラーマップ画面21では、ドットマトリックスの表示領域22において、MSBデータのみにFECシンボルエラーが有る箇所を「MSB」として赤色(右下がりの斜線)で表示し、LSBデータのみにFECシンボルエラーが有る箇所を「LSB」として黄色(右上がりの斜線)で表示し、MSBデータとLSBデータの両方にFECシンボルエラーが有る箇所を「MSB/LSB」として緑色(黒塗り)で表示し、FECシンボルエラーが無い箇所を水色で表示している。
「FEC Symbol Error」27の下部の領域には、「View Length」が表示される。「View Length」には、ドットマトリックスの表示領域22の横軸のドット数を入力するための入力ボックス28が表示される。図5と図6のエラーマップ画面21における「View Length」の入力ボックス28には、「256」が入力され、ドットマトリックスの表示領域22の横軸が256ドットであることを示している。
「FEC Symbol Error」27の右側の領域には、「Block No」、「Number of Captured Blocks」、「Block Length」、「Trigger Position」が表示される。「Block No」には、エラーマップ画面21のドットマトリックスの表示領域22にキャプチャ表示するFECシンボルのブロック番号を数値入力するための入力ボックス29が表示される。「Number of Captured Blocks」には、エラーマップ画面21のドットマトリックスの表示領域22にキャプチャ表示されるブロック番号が数値表示される。「Block Length」には、1ブロックの長さのシンボル数が数値表示される。「Trigger Position」には、トリガ位置のシンボルが数値表示される。例えば図5のエラーマップ画面21では、「Block No」の入力ボックス29に「1」が入力され、「Number of Captured Blocks」に「128」、「Block Length」に「65536」symbol、「Trigger Position」に「1024」symbolが表示された状態を示している。
エラーマップ画面21のドットマトリックスの表示領域22は、FECシンボルエラーの発生の有無に応じて色分け表示される。さらに説明すると、ドットマトリックスの表示領域22は、データ比較部3dの検出結果に基づき、FECシンボル長のビット列データを1ポイントとして表示領域22の1ドットに対応付け、FECシンボル長ごとにFECシンボルエラーの発生に有無に応じて色分け表示される。なお、本発明においては、ドットマトリックスの表示領域22における1ドットは、1単位領域と定義する。
例えば被測定物Wに入力したテスト信号がNRZ信号でFECシンボル長が10bitの場合には、図4(a)の点線で囲まれるFECシンボル長:10bitのビット列データを1ポイントとし、図5のエラーマップ画面21における表示領域22の1ドットに対応付け、FECシンボル長の10bitごとにFECシンボルエラーの発生が有る箇所(図5の右下がりの斜線部分:P1)は「赤色」、FECシンボルエラーの発生が無い箇所は「水色」に色分けされて表示される。
また、被測定物Wに入力したテスト信号がPAM4信号でFECシンボル長が10bitの場合には、図4(b)の点線で囲まれるFECシンボル長:10bitのMSBデータと10bitのLSBデータをまとめて1ポイントとし、図6のエラーマップ画面21における表示領域の1ドットに対応付け、FECシンボル長の10bitごとにMSBデータのみにFECシンボルエラーの発生が有る箇所(図6の右下がりの斜線部分:P2)は「赤色」、LSBデータのみにFECシンボルエラーの発生が有る箇所(図6の右上がりの斜線部分:P3)は「黄色」、MSBデータとLSBデータの両方にFECシンボルエラーの発生が有る箇所(図6の黒塗り部分:P4)は「緑色」、FECシンボルエラーの発生が無い箇所は「水色」にそれぞれ色分けされて表示される。
なお、ドットマトリックスの表示領域22に表示しきれないデータは、右側と下側のスクロールバー30を用いることにより表示領域22に表示させて確認することができる。
制御部7は、PAM4信号の誤り率を測定するため、例えば中央処理装置(CPU)、ROM、RAMなどの記憶素子から構成され、信号発生器2、誤り検出器3、操作部4、記憶部5、表示部6を統括制御するもので、エラーカウント手段7a、表示制御手段7bを備える。
エラーカウント手段7aは、被測定物Wに入力したテスト信号がNRZ信号の場合、データ比較部3dにて検出したビットエラーのカウント(コードワードのカウントを含む)、1FECシンボル間隔で検出したFECシンボルエラーのカウント、コードワード長で区切った領域のコードワード長ごとのFECシンボルエラーのカウントを行う。なお、コードワード長ごとのFECシンボルエラーは、閾値までのエラー数が個々にカウントされ、閾値以上のエラー数がまとめてカウントされる。
エラーカウント手段7aは、被測定物Wに入力したテスト信号がPAM4信号の場合、データ比較部3dにて検出したMSBエラーとLSBエラーのカウント(コードワードのカウントを含む)、1FECシンボル間隔で検出したFECシンボルエラーのカウント、コードワード長で区切った領域のコードワード長ごとのMSBデータ+LSBデータのFECシンボルエラーのカウントを行う。なお、コードワード長ごとのFECシンボルエラーは、閾値までのエラー数が個々にカウントされ、閾値以上のエラー数がまとめてカウントされる。
表示制御手段7bは、例えば図3(a)の設定画面11、図5や図6のエラーマップ画面21など、表示部6の表示画面への表示を制御する。
次に、上記のように構成される誤り率測定装置1のエラーマップ画面21を表示する処理動作として、被測定物Wに入力されるテスト信号がNRZ信号とPAM4信号に場合分けして図7と図8を参照しながら説明する。
[NRZ信号の場合]
図7に示すように、まず、被測定物Wからの受信信号に対する設定パラメータを操作部4にて設定する(ST1)。具体的には、図3(a)の設定画面11において、測定対象の被測定物Wの通信規格に基づいて1コードワード長、1FECシンボル長、FEC Symbol Error Thresholdを設定するか、通信規格に応じたプリセット設定(例えば25G NRZなど)を選択して設定する。
上記設定を終えた後、信号発生器2にてエラー挿入した既知パターンのNRZ信号(設定パラメータに合わせた例えば25G NRZなど)をテスト信号として被測定物Wに入力する(ST2)。
そして、被測定物Wへのテスト信号の入力に伴って被測定物Wから折り返される信号を信号受信部3aにて受信してビット列データに変換する(ST3)。
次に、同期検出部3bにて設定タイミングで基準データ(テスト信号)と同期を取って取り込んだビット列データの1FECシンボル(10bitまたは20bit)の先頭を捉え、ビット列データを1FECシンボル長ごとに分割し、各ビットとエラーデータ(「1」)をデータ比較部3dにて比較して1FECシンボル間隔でFECシンボルエラーを検出する(ST4)。
そして、FECシンボルエラーの発生分布を確認する場合には、表示制御手段7bの制御により、図5のエラーマップ画面21のドットマトリックスの表示領域22にFECシンボルエラーの発生の有無を色分け表示する(ST5)。
[PAM4信号の場合]
図8に示すように、まず、被測定物Wからの受信信号に対する設定パラメータを操作部4にて設定する(ST11)。具体的には、図3(a)の設定画面11において、測定対象の被測定物Wの通信規格に基づいて1コードワード長、1FECシンボル長、FEC Symbol Error Thresholdを設定するか、通信規格に応じたプリセット設定(例えば50G PAM4など)を選択して設定する。
上記設定を終えた後、信号発生器2にてエラー挿入した既知パターンのPAM4信号(設定パラメータに合わせた例えば50G PAM4など)をテスト信号として被測定物Wに入力する(ST12)。
そして、被測定物Wへのテスト信号の入力に伴って被測定物Wから折り返される信号を信号受信部3aにて受信してシンボル列データに変換する(ST13)。
次に、同期検出部3bにて設定タイミングで基準データ(テスト信号)と同期を取って取り込んだシンボル列データの1FECシンボル(10bitまたは20bit)の先頭を捉えてデータ分割手段3daにてMSBデータとLSBデータに分割する(ST14)。
続いて、MSBデータとLSBデータを1FECシンボル長ごとに分割し、データ比較部3dにてMSBデータとLSBデータそれぞれをエラーデータ(「1」)と比較して1FECシンボル間隔でFECシンボルエラーをMSBデータとLSBデータそれぞれで検出する(ST15)。
そして、FECシンボルエラーの発生分布を確認する場合には、表示制御手段7bの制御により、図6のエラーマップ画面21のドットマトリックスの表示領域22にFECシンボルエラーの発生の有無を色分け表示する(ST18)。
ところで、上述した実施の形態では、図1に示すように、誤り率測定装置1に信号発生器2、誤り検出器3、操作部4、記憶部5、表示部6、制御部7が含まれる構成としたが、この構成に限定されるものではない。例えば、信号発生器2と誤り検出器3をそれぞれ別々にモジュール化または個別筐体とし、操作部4、表示部6を外部に接続したパーソナルコンピュータなどの外部装置で構成することもできる。
このように、本実施の形態によれば、被測定物が特定入力パターンによってエラーが発生した場合、どこでエラーが発生しやすいのか、コードワード毎のUncorecctableコードワード(前方誤り訂正できないコードワード)の発生状況を視覚的に把握できる。
以上、本発明に係る誤り率測定装置及びエラー分布表示方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。
1 誤り率測定装置
2 信号発生器
2a 第1信号発生部
2b 第2信号発生部
2c 信号合成出力部
3 誤り検出器
3a 信号受信部
3b 同期検出部
3c 位置情報記憶部
3d データ比較部
3da データ分割手段
3e データ記憶部
4 操作部
5 記憶部
6 表示部
7 制御部
7a エラーカウント手段
7b 表示制御手段
11 設定画面
12,12a,12b Codewordのグラフィック
13,15,18,19 入力ボックス
14 FEC Symbolのグラフィック
16 Bit Errorのグラフィック
17 FEC Symbol Errorのグラフィック
20 選択項目
21 エラーマップ画面
22 表示領域
23 カーソル
25 虫眼鏡ボタン
28,29 入力ボックス
30 スクロールバー
P1~P4 FECシンボルエラーの発生箇所
W 被測定物

Claims (8)

  1. コードワード毎のUncorrectableコードワードの発生状況を把握するために、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)であって、
    前記被測定物の通信規格に応じて前記FECのコードワード長、FECシンボル長を設定する操作部(4)と、
    既知パターンのNRZ信号を前記被測定物に入力し、該被測定物から折り返されるNRZ信号を所定のサンプリング周期でサンプリングしたビット列データの各ビットをエラー検出用のデータと比較して前記FECシンボル長ごとのFECシンボルエラーを検出するデータ比較部(3d)と、
    前記データ比較部の検出結果に基づき、前記FECシンボル長のビット列データを1ポイントとして表示領域(22)の1単位領域に対応付け、前記FECシンボル長ごとにFECシンボルエラーの発生有無に応じて色分け表示する表示部(6)と、を備えたことを特徴とする誤り率測定装置。
  2. 正の整数を閾値として前記操作部(4)により設定し、
    前記FECシンボル長ごとのFECシンボルエラーのカウント、前記コードワード長で区切った領域のコードワード長ごとのFECシンボルエラーのカウントを行うエラーカウント手段(7a)を備え、
    前記エラーカウント手段は、前記コードワード長ごとのFECシンボルエラーについて、前記閾値までは個々にカウントし、前記閾値以上はまとめてカウントすることを特徴とする請求項1記載の誤り率測定装置。
  3. コードワード毎のUncorrectableコードワードの発生状況を把握するために、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)であって、
    前記被測定物の通信規格に応じて前記FECのコードワード長、FECシンボル長を設定する操作部(4)と、
    既知パターンのPAM4信号を前記被測定物に入力し、該被測定物から折り返されるPAM4信号を所定のサンプリング周期でサンプリングしたシンボル列データを最上位ビット列データと最下位ビット列データに分割するデータ分割手段(3da)と、
    前記データ分割手段にて分割した最上位ビット列データと最下位ビット列データそれぞれのビットエラー検出用のデータと比較して前記FECシンボル長ごとに前記最上位ビット列データと最下位ビット列データそれぞれのFECシンボルエラーを検出するデータ比較部(3d)と、
    前記データ比較部の検出結果に基づき、前記FECシンボル長の前記最上位ビット列データと前記最下位ビット列データを1ポイントとして表示領域(22)の1単位領域に対応付け、前記FECシンボル長ごとに前記FECシンボルエラーの発生の有無に応じて色分け表示する表示部(6)と、を備えたことを特徴とする誤り率測定装置。
  4. 正の整数を閾値として前記操作部(4)により設定し、
    前記最上位ビット列データと前記最下位ビット列データそれぞれのFECシンボルエラーのカウント、前記コードワード長で区切った領域のコードワード長ごとの最上位ビット列データ+最下位ビット列データのFECシンボルエラーのカウントを行うエラーカウント手段(7a)を備え、
    前記エラーカウント手段は、前記コードワード長ごとの最上位ビット列データ+最下位ビット列データのFECシンボルエラーについて、前記閾値までは個々にカウントし、前記閾値以上はまとめてカウントすることを特徴とする請求項3記載の誤り率測定装置。
  5. コードワード毎のUncorrectableコードワードの発生状況を把握するために、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)のエラー分布表示方法であって、
    前記誤り率測定装置の操作部(4)により、前記被測定物の通信規格に応じて前記FECのコードワード長、FECシンボル長を設定するステップと、
    前記誤り率測定装置のデータ比較部(3d)により、既知パターンのNRZ信号を前記被測定物に入力し、該被測定物から折り返されるNRZ信号を所定のサンプリング周期でサンプリングしたビット列データの各ビットをエラー検出用のデータと比較して前記FECシンボル長ごとのFECシンボルエラーを検出するステップと、
    前記データ比較部の検出結果に基づき、前記FECシンボル長のビット列データを1ポイントとして表示部(6)の表示領域(22)の1単位領域に対応付け、前記FECシンボル長ごとにFECシンボルエラーの発生有無に応じて色分け表示するステップと、を含むことを特徴とするエラー分布表示方法。
  6. 正の整数を閾値として前記操作部(4)により設定するステップと、
    前記誤り率測定装置(1)のエラーカウント手段(7a)により、前記FECシンボル長ごとのFECシンボルエラーのカウント、前記コードワード長で区切った領域のコードワード長ごとのFECシンボルエラーのカウントを行い、前記コードワード長ごとのFECシンボルエラーについて、前記閾値までは個々にカウントし、前記閾値以上はまとめてカウントするステップとを含むことを特徴とする請求項5記載のエラー分布表示方法。
  7. コードワード毎のUncorrectableコードワードの発生状況を把握するために、被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)のエラー分布表示方法であって、
    前記誤り率測定装置の操作部(4)により、前記被測定物の通信規格に応じて前記FECのコードワード長、FECシンボル長を設定するステップと、
    前記誤り率測定装置のデータ分割手段(3da)により、既知パターンのPAM4信号を前記被測定物に入力し、該被測定物から折り返されるPAM4信号を所定のサンプリング周期でサンプリングしたシンボル列データを最上位ビット列データと最下位ビット列データに分割するステップと、
    前記誤り率測定装置のデータ比較部(3d)により、前記データ分割手段にて分割した最上位ビット列データと最下位ビット列データそれぞれのビットエラー検出用のデータと比較して前記FECシンボル長ごとに前記最上位ビット列データと最下位ビット列データそれぞれのFECシンボルエラーを検出するステップと、
    前記データ比較部の検出結果に基づき、前記FECシンボル長の前記最上位ビット列データと前記最下位ビット列データを1ポイントとして表示部(6)の表示領域(22)の1単位領域に対応付け、前記FECシンボル長ごとに前記FECシンボルエラーの発生の有無に応じて色分け表示するステップと、を含むことを特徴とするエラー分布表示方法。
  8. 正の整数を閾値として前記操作部(4)により設定するステップと、
    前記誤り率測定装置(1)のエラーカウント手段(7a)により、前記最上位ビット列データと前記最下位ビット列データそれぞれのFECシンボルエラーのカウント、前記コードワード長で区切った領域のコードワード長ごとの最上位ビット列データ+最下位ビット列データのFECシンボルエラーのカウントを行い、前記コードワード長ごとの最上位ビット列データ+最下位ビット列データのFECシンボルエラーについて、前記閾値までは個々にカウントし、前記閾値以上はまとめてカウントするステップとを含むことを特徴とする請求項7記載のエラー分布表示方法。
JP2021033606A 2021-03-03 2021-03-03 誤り率測定装置及びエラー分布表示方法 Active JP7381512B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021033606A JP7381512B2 (ja) 2021-03-03 2021-03-03 誤り率測定装置及びエラー分布表示方法
US17/552,608 US11714130B2 (en) 2021-03-03 2021-12-16 Error rate measuring apparatus and error distribution display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021033606A JP7381512B2 (ja) 2021-03-03 2021-03-03 誤り率測定装置及びエラー分布表示方法

Publications (2)

Publication Number Publication Date
JP2022134472A JP2022134472A (ja) 2022-09-15
JP7381512B2 true JP7381512B2 (ja) 2023-11-15

Family

ID=83117090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021033606A Active JP7381512B2 (ja) 2021-03-03 2021-03-03 誤り率測定装置及びエラー分布表示方法

Country Status (2)

Country Link
US (1) US11714130B2 (ja)
JP (1) JP7381512B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274475A (ja) 2006-03-31 2007-10-18 Anritsu Corp ビット誤り測定装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2318954B (en) * 1996-10-29 2001-05-23 Daewoo Electronics Co Ltd Reed-solomon decoder for use in advanced television
JP4468322B2 (ja) 2006-03-31 2010-05-26 アンリツ株式会社 ビット誤り測定装置
US11228380B2 (en) * 2019-10-29 2022-01-18 Keysight Technologies, Inc. Bit error ratio (BER) measurement including forward error correction (FEC) on back channel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274475A (ja) 2006-03-31 2007-10-18 Anritsu Corp ビット誤り測定装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
アンリツ株式会社,MX190000A シグナルクオリティアナライザ-R 制御ソフトウェア 取扱説明書,第12版,2021年02月12日,第4-4、第4-33、第4-55~4-78ページ,[検索日:2023.05.12],インターネット<URL:https://dl.cdn-anritsu.com/ja-jp/test-measurement/files/Manuals/Operation-Manual/MP1900A/mx190000a_opm_j_12_0.pdf>

Also Published As

Publication number Publication date
US20220283223A1 (en) 2022-09-08
US11714130B2 (en) 2023-08-01
JP2022134472A (ja) 2022-09-15

Similar Documents

Publication Publication Date Title
JP7308808B2 (ja) 誤り率測定装置及びエラー数表示方法
US11506711B2 (en) Error rate measuring apparatus and data division display method
US11293983B2 (en) Error rate measuring apparatus and setting screen display method
US11379331B2 (en) Error rate measuring apparatus and error counting method
JP7381512B2 (ja) 誤り率測定装置及びエラー分布表示方法
JP6827484B2 (ja) 誤り率測定装置および誤り率測定方法
US11687429B2 (en) Error rate measuring apparatus and codeword position display method
JP7184839B2 (ja) 誤り率測定装置及びエラーカウント方法
JP7381532B2 (ja) 誤り率測定装置及びコードワードエラー表示方法
JP7381533B2 (ja) 誤り率測定装置及びUncorrectableコードワード検索方法
JP7364616B2 (ja) ジッタ耐力測定装置及びジッタ耐力測定方法
JP7139376B2 (ja) 誤り率測定装置および連続エラー検索方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231102

R150 Certificate of patent or registration of utility model

Ref document number: 7381512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150