JP2019216330A - ビット誤り訂正率推定装置及びビット誤り訂正率推定方法 - Google Patents
ビット誤り訂正率推定装置及びビット誤り訂正率推定方法 Download PDFInfo
- Publication number
- JP2019216330A JP2019216330A JP2018111750A JP2018111750A JP2019216330A JP 2019216330 A JP2019216330 A JP 2019216330A JP 2018111750 A JP2018111750 A JP 2018111750A JP 2018111750 A JP2018111750 A JP 2018111750A JP 2019216330 A JP2019216330 A JP 2019216330A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- data
- bit error
- correction rate
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】前方誤り訂正によるビット誤り訂正率を容易に推定することができるビット誤り訂正率推定装置及びビット誤り訂正率推定方法を提供する。【解決手段】DUT100から送信されたOFDM信号に含まれるデータサブキャリア信号を軟判定データに変換して出力する軟判定データ変換部16と、軟判定データに対してFEC復号を行った後にMPDUに変換して出力するFECデコーダ17と、MPDUに対してFEC符号化を行って誤り訂正符号化データを生成するFECエンコーダ19と、軟判定データ変換部16により出力された軟判定データと、FECエンコーダ19により生成された誤り訂正符号化データとを比較することにより、軟判定データにおいてFECデコーダ17によりFEC復号が行われたビット数の割合を示すビット誤り訂正率を推定するビット誤り訂正率推定部20と、を備える。【選択図】図1
Description
本発明は、ビット誤り訂正率推定装置及びビット誤り訂正率推定方法に関し、特に、無線LAN(IEEE802.11a/g)、DSRC V2X(IEEE802.11p)、LTE(3GPP TS 36.201)など、前方誤り訂正を使用する通信規格に基づいた通信を行う無線通信機器の出力信号品質を評価するビット誤り訂正率推定装置及びビット誤り訂正率推定方法に関する。
近年、通信システムは高速化の一途をたどっており、通信システムを構成する無線通信機器の高性能化が進んでいる。無線通信機器の出力信号品質の評価に当たっては、パワー確度や周波数誤差などの様々な評価項目があるが、特にフレーム単位やビット単位でどの程度正確に信号を送信できているかを評価することは非常に重要である。
図13に示すように、被試験対象(Device Under Test:DUT)としての無線通信機器の出力信号の品質を評価するための従来の試験装置40は、例えば、受信アンテナ41と、RF受信部42と、シンボル検出部43と、FFT処理部44と、データサブキャリア抽出部45と、軟判定データ変換部46と、FECデコーダ47と、フレーム誤り検出部48と、PER測定部49と、EVM測定部50と、表示部51と、を備える(例えば、非特許文献1,2参照)。
受信アンテナ41は、DUT100の送信アンテナ110から送信された無線信号(例えばOFDM信号)の電磁波を受信するようになっている。DUT100は、例えばDSRC V2X(IEEE802.11p)用の無線通信機器である。
RF受信部42は、DUT100から送信された無線信号をアナログのベースバンド信号にダウンコンバートした後に直交検波し、直交検波したアナログのベースバンド信号をアナログディジタル変換(A/D)によってディジタルの複素ベースバンド信号に変換する受信処理を行うようになっている。
シンボル検出部43は、RF受信部42により受信処理された複素ベースバンド信号からOFDMシンボルを検出するようになっている。
FFT処理部44は、シンボル検出部43により検出されたOFDMシンボルに対して、例えば10OFDMシンボルごとにFFT(Fast Fourier Transform)処理を行うことにより、サブキャリア信号を抽出するようになっている。
データサブキャリア抽出部45は、FFT処理部44により抽出されたサブキャリア信号からデータサブキャリア信号を抽出するようになっている。
軟判定データ変換部46は、データサブキャリア抽出部45により抽出されたデータサブキャリア信号をデマッピングして、軟判定データに変換するようになっている。例えば、軟判定データは、データサブキャリア信号のビット列において、最もビット値"0"らしいビットに"−7"、最もビット値"1"らしいビットに"7"を割り当てたものである。
FECデコーダ47は、前方誤り訂正(Forward Error Correction:FEC)により、軟判定データ変換部46で得られた軟判定データに対して前方誤り訂正復号(以下、「FEC復号」とも称する)を行った後にMACフレームデータ(MAC Protocol Data Unit:MPDU)に変換するようになっている。
フレーム誤り検出部48は、FECデコーダ47から出力されたMPDUに対してフレーム誤りを検出するようになっている。例えば、フレーム誤り検出部48は、MPDUに付与されたFCS(Frame Check Sequence)を用いた誤り検出を行う。
PER測定部49は、フレーム誤り検出部48の検出結果に基づいて、パケット誤り率(Packet Error Ratio:PER)測定を行うようになっている。PER測定部49は、DUT100から例えば1000フレーム分のMPDUを送信させた場合に、試験装置40で何フレームを正常に受信できるかを測定する。例えば、試験装置40で1000フレームのうち998フレームが正常に受信された場合には、PERは0.2%となる。
EVM測定部50は、軟判定データ変換部46から出力された軟判定データに基づいて、DUT100から送信されたデータサブキャリア信号の変調シンボルがIQ平面上の理想位置からどの程度ずれているかを示す変調精度(Error Vector Magnitude:EVM)を算出するようになっている。この変調シンボルが大きく理想位置からずれると、ビット化けが発生するが、FECデコーダ47によって多少の誤りは回復されるため、必ずしもフレーム誤り検出部48でフレーム誤りが検出されるとは限らない。
しかしながら、図13に示した構成では、フレーム単位の誤り率しか分からず、ビット単位での誤り率を評価することは不可能である。
ビット単位での誤り率を評価できる試験装置としては、DUTから送信されたフレームを構成するビット列のパターンと、あらかじめ装置内に記憶されたパターンとを比較した結果に基づいて、DUTから送信されたフレームに含まれるビットの誤りを検出するものが知られている(例えば、特許文献1参照)。
IEEE Std 802.11-2012, IEEE Standard for Information technology-Telecommunications and information exchange between systems Local and metropolitan area networks-Specific requirements, Part 11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications
Joachim Hagenauer, Peter Hoeher, "A Viterbi algorithm with soft-decision outputs and its applications", IEEE GLOBECOM, 1989
しかしながら、特許文献1並びに非特許文献1,2に開示された構成では、FECによるビット誤り訂正がどの程度行われたかを評価できないという問題があった。
本発明は、このような従来の課題を解決するためになされたものであって、FECによるビット誤り訂正率を容易に推定することができるビット誤り訂正率推定装置及びビット誤り訂正率推定方法を提供することを目的とする。
上記課題を解決するために、本発明に係るビット誤り訂正率推定装置は、被試験対象から送信されたOFDM信号をディジタルの複素ベースバンド信号に変換するRF受信部と、前記複素ベースバンド信号からOFDMシンボルを検出するシンボル検出部と、前記シンボル検出部により検出された前記OFDMシンボルに対してFFT処理を行うことにより、サブキャリア信号を抽出するFFT処理部と、前記サブキャリア信号からデータサブキャリア信号を抽出するデータサブキャリア抽出部と、前記データサブキャリア信号を軟判定データに変換して出力する軟判定データ変換部と、前記軟判定データに対して前方誤り訂正復号を行った後にMACフレームデータに変換して出力するFECデコーダと、前記MACフレームデータに対して前方誤り訂正符号化を行って誤り訂正符号化データを生成するFECエンコーダと、前記軟判定データ変換部により出力された前記軟判定データと前記誤り訂正符号化データとを比較することにより、前記軟判定データにおいて前記FECデコーダにより前方誤り訂正復号が行われたビット数の割合を示すビット誤り訂正率を推定するビット誤り訂正率推定部と、を備える構成である。
この構成により、本発明に係るビット誤り訂正率推定装置は、特別な設定や接続を必要とせずにFECによるビット誤り訂正率を容易に推定することができる。これにより、例えば、被試験対象におけるFECエンコード処理に異常があるか否かをユーザが判断することが可能となる。
また、本発明に係るビット誤り訂正率推定装置は、前記MACフレームデータに対してフレーム誤りを検出するフレーム誤り検出部と、前記フレーム誤り検出部により前記MACフレームデータのフレーム誤りが検出された場合に、前記FECデコーダにより出力された前記MACフレームデータのビット誤り率が0となる前記ビット誤り訂正率の上限値を示す符号化利得を、前記ビット誤り訂正率推定部により推定された前記ビット誤り訂正率から減算した値に所定係数を乗じることにより、前記ビット誤り訂正率に対する前記MACフレームデータのビット誤り率を推定するBER推定部と、を更に備える構成である。
この構成により、本発明に係るビット誤り訂正率推定装置は、BER推定値を提示することで、より少ないサンプル、試行回数で被試験対象の実力を測定できる。また、本発明に係るビット誤り訂正率推定装置は、BER測定で一般に必要となる、既知のデータパターンや被試験対象から試験装置に送信データを通知する仕組みが不要であるため、被試験対象から任意のデータを送信させるだけで、簡易にBER測定を行うことができる。
また、本発明に係るビット誤り訂正率推定装置においては、ビット誤り訂正率推定部は、前記軟判定データ変換部により出力された前記軟判定データを硬判定データに変換する硬判定データ変換部と、前記誤り訂正符号化データと前記硬判定データとで不一致となるビット数を検出するビット数検出部と、前記ビット数検出部により検出されたビット数を前記硬判定データのビット数で除した値を前記ビット誤り訂正率として算出するビット誤り訂正率算出部と、を備える構成であってもよい。
また、本発明に係るビット誤り訂正率推定装置においては、前記FECデコーダによる前記前方誤り訂正復号は、ビタビアルゴリズムに基づく復号であり、前記FECエンコーダによる前記前方誤り訂正符号化は、畳み込み符号化であってもよい。
また、本発明に係るビット誤り訂正率推定方法は、被試験対象から送信されたOFDM信号をディジタルの複素ベースバンド信号に変換するRF受信ステップと、前記複素ベースバンド信号からOFDMシンボルを検出するシンボル検出ステップと、前記シンボル検出ステップにより検出された前記OFDMシンボルに対してFFT処理を行うことにより、サブキャリア信号を抽出するFFT処理ステップと、前記サブキャリア信号からデータサブキャリア信号を抽出するデータサブキャリア抽出ステップと、前記データサブキャリア信号を軟判定データに変換して出力する軟判定データ変換ステップと、前記軟判定データに対して前方誤り訂正復号を行った後にMACフレームデータに変換して出力するFECデコードステップと、前記MACフレームデータに対して前方誤り訂正符号化を行って誤り訂正符号化データを生成するFECエンコードステップと、前記軟判定データ変換ステップにより出力された前記軟判定データと前記誤り訂正符号化データとを比較することにより、前記軟判定データにおいて前記FECデコードステップにより前方誤り訂正復号が行われたビット数の割合を示すビット誤り訂正率を推定するビット誤り訂正率推定ステップと、を含む構成である。
この構成により、本発明に係るビット誤り訂正率推定方法は、特別な設定や接続を必要とせずにFECによるビット誤り訂正率を容易に推定することができる。これにより、例えば、被試験対象におけるFECエンコード処理に異常があるか否かをユーザが判断することが可能となる。
また、本発明に係るビット誤り訂正率推定方法は、前記MACフレームデータに対してフレーム誤りを検出するフレーム誤り検出ステップと、前記フレーム誤り検出ステップにより前記MACフレームデータのフレーム誤りが検出された場合に、前記FECデコードステップにより出力された前記MACフレームデータのビット誤り率が0となる前記ビット誤り訂正率の上限値を示す符号化利得を、前記ビット誤り訂正率推定ステップにより推定された前記ビット誤り訂正率から減算した値に所定係数を乗じることにより、前記ビット誤り訂正率に対する前記MACフレームデータのビット誤り率を推定するBER推定ステップと、を更に含む構成である。
この構成により、本発明に係るビット誤り訂正率推定方法は、BER推定値を提示することで、より少ないサンプル、試行回数で被試験対象の実力を測定できる。また、本発明に係るビット誤り訂正率推定方法は、BER測定で一般に必要となる、既知のデータパターンや被試験対象から試験装置に送信データを通知する仕組みが不要であるため、被試験対象から任意のデータを送信させるだけで、簡易にBER測定を行うことができる。
本発明は、FECによるビット誤り訂正率を容易に推定することができるビット誤り訂正率推定装置及びビット誤り訂正率推定方法を提供するものである。
以下、本発明に係るビット誤り訂正率推定装置及びビット誤り訂正率推定方法の実施形態について、図面を用いて説明する。
(第1の実施形態)
図1に示すように、本発明の第1の実施形態に係るビット誤り訂正率推定装置1は、受信アンテナ11と、RF受信部12と、シンボル検出部13と、FFT処理部14と、データサブキャリア抽出部15と、軟判定データ変換部16と、FECデコーダ17と、フレーム誤り検出部18と、FECエンコーダ19と、ビット誤り訂正率推定部20と、制御部21と、表示部22と、を備える。
図1に示すように、本発明の第1の実施形態に係るビット誤り訂正率推定装置1は、受信アンテナ11と、RF受信部12と、シンボル検出部13と、FFT処理部14と、データサブキャリア抽出部15と、軟判定データ変換部16と、FECデコーダ17と、フレーム誤り検出部18と、FECエンコーダ19と、ビット誤り訂正率推定部20と、制御部21と、表示部22と、を備える。
受信アンテナ11は、DUT100の送信アンテナ110から送信されたOFDM信号の電磁波を受信するようになっている。
DUT100は、無線LAN(IEEE802.11a/g)、DSRC V2X(IEEE802.11p)、LTE(3GPP TS 36.201)など、FECを使用する通信規格に基づいた通信を行うものであり、例えば無線通信アンテナとRF回路を有する無線通信機器である。なお以降では、DUT100がDSRC V2X(IEEE802.11p)用の無線通信機器である場合を例に挙げて説明する。
RF受信部12は、DUT100から送信されたOFDM信号をアナログのベースバンド信号にダウンコンバートした後に直交検波し、直交検波したアナログのベースバンド信号をアナログディジタル変換(A/D)によってディジタルの複素ベースバンド信号に変換する受信処理を行うようになっている。
シンボル検出部13は、RF受信部12により受信処理された複素ベースバンド信号からOFDMシンボルを検出するようになっている。
FFT処理部14は、シンボル検出部13により検出されたOFDMシンボルに対して、例えば10OFDMシンボルごとにFFT処理を行うことにより、サブキャリア信号を抽出するようになっている。
データサブキャリア抽出部15は、FFT処理部14により抽出されたサブキャリア信号からデータサブキャリア信号を抽出するようになっている。例えば、データサブキャリア信号の変調方式が16QAMでEVMが0%の理想的な状態では、図2の黒丸で示すシンボル点にデータサブキャリア信号がマッピングされる。
軟判定データ変換部16は、データサブキャリア抽出部15により抽出されたデータサブキャリア信号をデマッピングして、軟判定データに変換して出力するようになっている。例えば、軟判定データは、データサブキャリア信号のビット列において、最もビット値"0"らしいビットに"−7"、最もビット値"1"らしいビットに"7"を割り当てたものである。例えば、図2におけるシンボル点"1,1,1,0"は、軟判定データの表現では"7,7,7,−7"となる。また、本来"1,1,1,0"の位置にあるべきシンボル点が、図2に白丸で示すようにシンボル点"1,1,1,0"と"1,0,1,0"の中間付近に位置する場合には、2番目のビットが不確かであるため、軟判定データの表現では"7,1,7,−7"となる。
FECデコーダ17は、軟判定データ変換部16で得られた軟判定データに対してFEC復号を行った後にMPDUに変換して出力するようになっている。FECデコーダ17によるFEC復号は、例えば、ビタビアルゴリズムに基づく復号である。受信アンテナ11により受信されたOFDM信号のEVMが悪いために、軟判定データ変換部16から出力された軟判定データにおいてビットレベルで誤りが発生していても、FECデコーダ17によりある程度その誤りが回復される。
フレーム誤り検出部18は、FECデコーダ17から出力されたMPDUに対してフレーム誤りを検出するようになっている。例えば、フレーム誤り検出部18は、MPDUに付与されたFCSを用いた誤り検出を行う。
FECエンコーダ19は、FECデコーダ17から出力されたMPDUに対して前方誤り訂正符号化(以下、「FEC符号化」とも称する)を行って誤り訂正符号化データを生成するようになっている。FECエンコーダ19によるFEC符号化は、例えば、所定の符号化率及び拘束長での畳み込み符号化である。
ビット誤り訂正率推定部20は、軟判定データ変換部16により出力された軟判定データと、FECエンコーダ19により生成された誤り訂正符号化データとを比較することにより、軟判定データ変換部16から出力された軟判定データにおいて、FECデコーダ17によりFEC復号が行われたビット数、あるいは、FECデコーダ17によりFEC復号が行われたビット数の割合を示すFECビット訂正率(ビット誤り訂正率)を推定するようになっている。
例えば、図3に示すように、ビット誤り訂正率推定部20は、硬判定データ変換部31と、硬判定データバッファ32と、ビット数検出部33と、ビット誤り訂正率算出部34と、を含む。
硬判定データ変換部31は、軟判定データ変換部16により出力された軟判定データに対して硬判定を行って硬判定データに変換するようになっている。例えば、軟判定データのビット列"−7,7,7,−1,−7,2,1,2,3,7"に対して硬判定データ変換部31が硬判定を行うと、出力ビット列は"0,1,1,0,0,1,1,1,1,1"となる。
硬判定データバッファ32は、硬判定データ変換部31から出力された硬判定データを、例えばMPDUの1フレーム分だけ順次蓄積するようになっている。
ビット数検出部33は、FECエンコーダ19から出力された硬判定ビット列からなる誤り訂正符号化データを正解データとして、硬判定データバッファ32から読み出した例えば1フレーム分の硬判定データと比較して不一致となるビット数を検出するようになっている。つまり、不一致となるビットはFECデコーダ17により訂正されたビットである。
例えば、図4に示すように、FECエンコーダ19からの誤り訂正符号化データのビット列を系列A、硬判定データバッファ32からの硬判定データのビット列を系列Bとしたときには、系列Bが3ビット訂正されたことが分かる。
ビット誤り訂正率算出部34は、ビット数検出部33により検出されたビット数を、ビット数検出部33により誤り訂正符号化データと比較された硬判定データのビット数で除した値をFECビット訂正率として算出するようになっている。
図5は、受信アンテナ11により受信されたOFDM信号のSNR(Signal Noise Ratio)に対するEVMとFECビット訂正率の変化の一例を示すグラフである。ここでのEVMは、軟判定データ変換部16から出力された軟判定データに基づいて算出されたものである。
図5における領域A1,B1は、フレーム誤り検出部18によりMPDUのフレーム誤りが検出されないSNRの範囲を示している。低SNR側の領域A1では、FECデコーダ17によるMPDUの誤り訂正も行われず、FECビット訂正率は0である。高SNR側の領域B1では、領域A1と比較してEVMが悪化するとともに、FECビット訂正率も上昇している。つまり、領域B1では、FECデコーダ17の誤り訂正により、MPDUのビット誤りが完全に訂正されている。なお、この領域B1が極端に狭い場合には、DUT100におけるFECエンコード処理に異常があると考えられる。
図5における領域C1は、領域B1よりも更にEVMが悪化して、FECデコーダ17によるMPDUの誤り訂正が追い付かず、フレーム誤り検出部18によりMPDUのフレーム誤りが検出されるSNRの範囲を示している。
図6は、受信アンテナ11によりOFDM信号とそれに対する干渉波が受信された場合における、OFDM信号のSNRに対するEVMとFECビット訂正率の変化の一例を示すグラフである。ここでのEVMも図5のグラフと同様に、軟判定データ変換部16から出力された軟判定データに基づいて算出されたものである。
図6における領域A2,B2は、フレーム誤り検出部18によりMPDUのフレーム誤りが検出されないSNRの範囲を示している。低SNR側の領域A2では、EVMが比較的良好であるにもかかわらず、FECデコーダ17によるMPDUの誤り訂正が行われて、FECビット訂正率が0ではない値となる。高SNR側の領域B2では、領域A2と比較してEVMが悪化するとともに、FECビット訂正率も上昇している。つまり、領域A2,B2では、FECデコーダ17の誤り訂正により、MPDUのビット誤りが完全に訂正されている。
図6における領域C2は、領域B2よりも更にEVMが悪化して、FECデコーダ17によるMPDUの誤り訂正が追い付かず、フレーム誤り検出部18によりMPDUのフレーム誤りが検出されるSNRの範囲を示している。
図7は、データサブキャリア信号の変調方式が16QAMの場合に、領域B1,B2に相当する領域でのコンスタレーションの一例を示している。また、図8は、データサブキャリア信号の変調方式が16QAMの場合に、領域C1,C2に相当する領域でのコンスタレーションの一例を示している。
制御部21は、例えばCPU、ROM、RAM、HDDなどを含むマイクロコンピュータ又はパーソナルコンピュータ等で構成され、ビット誤り訂正率推定装置1を構成する上記各部の動作を制御する。
なお、ビット誤り訂正率推定部20は、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)などのディジタル回路で構成することや、制御部21による所定のプログラムの実行によりソフトウェア的に構成することが可能である。あるいは、ビット誤り訂正率推定部20は、ディジタル回路によるハードウェア処理と所定のプログラムによるソフトウェア処理とを適宜組み合わせて構成することも可能である。
表示部22は、例えばLCDやCRTなどの表示機器で構成され、制御部21からの制御信号に応じて、ビット誤り訂正率推定部20により推定されたFECビット訂正率の値などの各種表示内容を表示するようになっている。例えば図9の表示部22の表示例において下から2行目に示されているように、FECビット訂正率は"CorrectedBitsByFEC:3.65%"のように表示される。
以上説明したように、本実施形態に係るビット誤り訂正率推定装置1は、受信したOFDM信号に対するFECによる誤り訂正前後でのビット列の変化を検出することにより、特別な設定や接続を必要とせずにFECビット訂正率を容易に推定することができる。これにより、例えば、DUT100におけるFECエンコード処理に異常があるか否かをユーザが判断することが可能となる。
(第2の実施形態)
続いて、本発明の第2の実施形態に係るビット誤り訂正率推定装置2について図面を参照しながら説明する。なお、第1の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第1の実施形態と同様の動作についても適宜説明を省略する。
続いて、本発明の第2の実施形態に係るビット誤り訂正率推定装置2について図面を参照しながら説明する。なお、第1の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第1の実施形態と同様の動作についても適宜説明を省略する。
図10に示すように、本発明の第2の実施形態に係るビット誤り訂正率推定装置2は、第1の実施形態の構成に加えて、BER推定部23を備える。
BER推定部23は、FECデコーダ17から出力されたMPDUのフレーム誤りがフレーム誤り検出部18により検出されなかった場合に、MPDUのビット誤り率(Bit Error Rate:BER)の推定値(BER推定値)が0%であると推定する。
また、BER推定部23は、FECデコーダ17から出力されたMPDUのフレーム誤りがフレーム誤り検出部18により検出された場合に、FECビット訂正率に対するMPDUのBERを推定するようになっている。
FECデコーダ17により出力されたMPDUのBERが0となるFECビット訂正率の上限値は符号化利得と呼ばれ、符号の種類、拘束長、符号化率などに基づいて定まる。FECビット訂正率が、符号化利得を超えている場合には、FECデコーダ17での誤り訂正が間に合わないためにMPDUにおいてビット化けが残った状態となる。そのため、FECビット訂正率とMPDUのBERには比例関係がある。
よって、BER推定部23は、下記の式(1)によりMPDUのBER推定値を算出する。
BER推定値=(FECビット訂正率−符号化利得)×c[%] ・・・(1)
BER推定値=(FECビット訂正率−符号化利得)×c[%] ・・・(1)
すなわち、BER推定部23は、ビット誤り訂正率推定部20により推定されたFECビット訂正率から符号化利得を減算した値に所定係数c(=2)を乗じることにより、BER推定値を算出する。
また、所定係数cが2となる理由は次に述べるとおりである。FECデコーダ17により誤り訂正しきれなかったMPDUのビットは、訂正後のビット列内でランダムビットになる。このため、ビット誤り訂正率推定部20のビット数検出部33における誤り訂正符号化データと硬判定データとの間でのビット列の比較は、ランダムビットと定数ビットとの比較となるため、ビット数検出部33において実際のビット誤り数のおよそ半分のみが検出されることになる。よって、ビット数検出部33により検出されたビット誤り数を所定係数cにより2倍にする必要がある。なお、符号化利得領域内では、FECデコーダ17により完全に誤り訂正が行われて、MPDUの訂正後のビット列は定数となるので、ビット誤り数を補正する必要はない。
例えば、DSRC V2X(IEEE802.11p)に基づくOFDM信号は、拘束長7、符号化率1/2の畳み込み符号で符号化されており、符号化利得は9%となる。このOFDM信号をFECデコーダ17がビタビアルゴリズムで訂正した場合の、FECビット訂正率に対するBER推定値及びBER実測値は図11のグラフに示すようなものとなる。
図11のグラフにおいては、FECビット訂正率が符号化利得の9%以下であるときには、BER推定値及びBER実測値は共に0%となる。FECビット訂正率がおよそ9%から15%の範囲では、式(1)で表現されるBER推定値とBER実測値とがよく一致していることが分かる。
例えば、FECビット訂正率が14.8%の場合は、下記に示すようにBER推定値とBER実測値はおおむね合致する。
BER推定値=(14.8−9)×2=11.6%
BER実測値=10.8%
BER推定値=(14.8−9)×2=11.6%
BER実測値=10.8%
なお、BER推定部23は、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)などのディジタル回路で構成することや、制御部21による所定のプログラムの実行によりソフトウェア的に構成することが可能である。あるいは、BER推定部23は、ディジタル回路によるハードウェア処理と所定のプログラムによるソフトウェア処理とを適宜組み合わせて構成することも可能である。
表示部22は、本実施形態においては、制御部21からの制御信号に応じて、BER推定部23により推定されたBER推定値などの各種表示内容を表示するようになっている。例えば、BER推定値は"EstimatedBER:11.6%"などのように表示部22に表示される。
(ビット誤り訂正率推定方法)
以下、第1及び第2の実施形態に係るビット誤り訂正率推定装置1,2を用いるビット誤り訂正率推定方法について、図12のフローチャートを参照しながらその処理の一例を説明する。
以下、第1及び第2の実施形態に係るビット誤り訂正率推定装置1,2を用いるビット誤り訂正率推定方法について、図12のフローチャートを参照しながらその処理の一例を説明する。
まず、DUT100はOFDM信号を送信する(ステップS1)。
次に、RF受信部12は、受信アンテナ11で受信されたOFDM信号をディジタルの複素ベースバンド信号に変換する(RF受信ステップS2)。
次に、シンボル検出部13は、RF受信ステップS2で得られた複素ベースバンド信号からOFDMシンボルを検出する(シンボル検出ステップS3)。
次に、FFT処理部14は、シンボル検出ステップS3により検出されたOFDMシンボルに対してFFT処理を行うことにより、サブキャリア信号を抽出する(FFT処理ステップS4)。
次に、データサブキャリア抽出部15は、FFT処理ステップS4により得られたサブキャリア信号からデータサブキャリア信号を抽出する(データサブキャリア抽出ステップS5)。
次に、軟判定データ変換部16は、データサブキャリア抽出ステップS5により抽出されたデータサブキャリア信号を軟判定データに変換して出力する(軟判定データ変換ステップS6)。
次に、FECデコーダ17は、軟判定データ変換ステップS6により出力された軟判定データに対してFEC復号を行った後にMPDUに変換して出力する(FECデコードステップS7)。
次に、FECエンコーダ19は、FECデコードステップS7により出力されたMPDUに対してFEC符号化を行って誤り訂正符号化データを生成する(FECエンコードステップS8)。
次に、ビット誤り訂正率推定部20は、軟判定データ変換ステップS6により出力された軟判定データと、FECエンコードステップS8により生成された誤り訂正符号化データとを比較することにより、軟判定データ変換ステップS6により出力された軟判定データについてFECビット訂正率を推定する(ビット誤り訂正率推定ステップS9)。
次に、フレーム誤り検出部18は、FECデコードステップS7により出力されたMPDUに対してフレーム誤りを検出する(フレーム誤り検出ステップS10)。
次に、BER推定部23は、ビット誤り訂正率推定ステップS9により推定されたFECビット訂正率と、フレーム誤り検出ステップS10の検出結果に応じて、MPDUのBER推定値を推定する(BER推定ステップS11)。
次に、表示部22は、ビット誤り訂正率推定ステップS9により推定されたFECビット訂正率と、BER推定ステップS11により推定されたBER推定値を表示する(ステップS12)。
なお、上記のステップS1〜S9,S12の処理は、ビット誤り訂正率推定装置1,2に共通の処理である。また、ステップS10,S11の処理は、ビット誤り訂正率推定装置2に関する処理である。
以上説明したように、本実施形態に係るビット誤り訂正率推定装置2は、BER推定値を提示することで、より少ないサンプル、試行回数でDUT100の実力を測定できる。また、本実施形態に係るビット誤り訂正率推定装置2は、BER測定で一般に必要となる、既知のデータパターンやDUT100から試験装置に送信データを通知する仕組みが不要であるため、DUT100から任意のデータを送信させるだけで、簡易にBER測定を行うことができる。
1,2 誤り訂正率推定装置
11 受信アンテナ
12 RF受信部
13 シンボル検出部
14 FFT処理部
15 データサブキャリア抽出部
16 軟判定データ変換部
17 FECデコーダ
18 フレーム誤り検出部
19 FECエンコーダ
20 ビット誤り訂正率推定部
21 制御部
22 表示部
23 BER推定部
31 硬判定データ変換部
32 硬判定データバッファ
33 ビット数検出部
34 ビット誤り訂正率算出部
100 DUT
110 送信アンテナ
11 受信アンテナ
12 RF受信部
13 シンボル検出部
14 FFT処理部
15 データサブキャリア抽出部
16 軟判定データ変換部
17 FECデコーダ
18 フレーム誤り検出部
19 FECエンコーダ
20 ビット誤り訂正率推定部
21 制御部
22 表示部
23 BER推定部
31 硬判定データ変換部
32 硬判定データバッファ
33 ビット数検出部
34 ビット誤り訂正率算出部
100 DUT
110 送信アンテナ
Claims (6)
- 被試験対象(100)から送信されたOFDM信号をディジタルの複素ベースバンド信号に変換するRF受信部(12)と、
前記複素ベースバンド信号からOFDMシンボルを検出するシンボル検出部(13)と、
前記シンボル検出部により検出された前記OFDMシンボルに対してFFT処理を行うことにより、サブキャリア信号を抽出するFFT処理部(14)と、
前記サブキャリア信号からデータサブキャリア信号を抽出するデータサブキャリア抽出部(15)と、
前記データサブキャリア信号を軟判定データに変換して出力する軟判定データ変換部(16)と、
前記軟判定データに対して前方誤り訂正復号を行った後にMACフレームデータに変換して出力するFECデコーダ(17)と、
前記MACフレームデータに対して前方誤り訂正符号化を行って誤り訂正符号化データを生成するFECエンコーダ(19)と、
前記軟判定データ変換部により出力された前記軟判定データと前記誤り訂正符号化データとを比較することにより、前記軟判定データにおいて前記FECデコーダにより前方誤り訂正復号が行われたビット数の割合を示すビット誤り訂正率を推定するビット誤り訂正率推定部(20)と、を備えることを特徴とするビット誤り訂正率推定装置。 - 前記MACフレームデータに対してフレーム誤りを検出するフレーム誤り検出部(18)と、
前記フレーム誤り検出部により前記MACフレームデータのフレーム誤りが検出された場合に、前記FECデコーダにより出力された前記MACフレームデータのビット誤り率が0となる前記ビット誤り訂正率の上限値を示す符号化利得を、前記ビット誤り訂正率推定部により推定された前記ビット誤り訂正率から減算した値に所定係数を乗じることにより、前記ビット誤り訂正率に対する前記MACフレームデータのビット誤り率を推定するBER推定部(23)と、を更に備えることを特徴とする請求項1に記載のビット誤り訂正率推定装置。 - ビット誤り訂正率推定部は、
前記軟判定データ変換部により出力された前記軟判定データを硬判定データに変換する硬判定データ変換部(31)と、
前記誤り訂正符号化データと前記硬判定データとで不一致となるビット数を検出するビット数検出部(33)と、
前記ビット数検出部により検出されたビット数を前記硬判定データのビット数で除した値を前記ビット誤り訂正率として算出するビット誤り訂正率算出部(34)と、を備えることを特徴とする請求項1又は請求項2に記載のビット誤り訂正率推定装置。 - 前記FECデコーダによる前記前方誤り訂正復号は、ビタビアルゴリズムに基づく復号であり、
前記FECエンコーダによる前記前方誤り訂正符号化は、畳み込み符号化であることを特徴とする請求項1から請求項3のいずれかに記載のビット誤り訂正率推定装置。 - 被試験対象(100)から送信されたOFDM信号をディジタルの複素ベースバンド信号に変換するRF受信ステップ(S2)と、
前記複素ベースバンド信号からOFDMシンボルを検出するシンボル検出ステップ(S3)と、
前記シンボル検出ステップにより検出された前記OFDMシンボルに対してFFT処理を行うことにより、サブキャリア信号を抽出するFFT処理ステップ(S4)と、
前記サブキャリア信号からデータサブキャリア信号を抽出するデータサブキャリア抽出ステップ(S5)と、
前記データサブキャリア信号を軟判定データに変換して出力する軟判定データ変換ステップ(S6)と、
前記軟判定データに対して前方誤り訂正復号を行った後にMACフレームデータに変換して出力するFECデコードステップ(S7)と、
前記MACフレームデータに対して前方誤り訂正符号化を行って誤り訂正符号化データを生成するFECエンコードステップ(S8)と、
前記軟判定データ変換ステップにより出力された前記軟判定データと前記誤り訂正符号化データとを比較することにより、前記軟判定データにおいて前記FECデコードステップにより前方誤り訂正復号が行われたビット数の割合を示すビット誤り訂正率を推定するビット誤り訂正率推定ステップ(S9)と、を含むことを特徴とするビット誤り訂正率推定方法。 - 前記MACフレームデータに対してフレーム誤りを検出するフレーム誤り検出ステップ(S10)と、
前記フレーム誤り検出ステップにより前記MACフレームデータのフレーム誤りが検出された場合に、前記FECデコードステップにより出力された前記MACフレームデータのビット誤り率が0となる前記ビット誤り訂正率の上限値を示す符号化利得を、前記ビット誤り訂正率推定ステップにより推定された前記ビット誤り訂正率から減算した値に所定係数を乗じることにより、前記ビット誤り訂正率に対する前記MACフレームデータのビット誤り率を推定するBER推定ステップ(S11)と、を更に含むことを特徴とする請求項5に記載のビット誤り訂正率推定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018111750A JP2019216330A (ja) | 2018-06-12 | 2018-06-12 | ビット誤り訂正率推定装置及びビット誤り訂正率推定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018111750A JP2019216330A (ja) | 2018-06-12 | 2018-06-12 | ビット誤り訂正率推定装置及びビット誤り訂正率推定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019216330A true JP2019216330A (ja) | 2019-12-19 |
Family
ID=68918117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018111750A Pending JP2019216330A (ja) | 2018-06-12 | 2018-06-12 | ビット誤り訂正率推定装置及びビット誤り訂正率推定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019216330A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113452477A (zh) * | 2020-03-24 | 2021-09-28 | 安立股份有限公司 | 误码率测量装置及设定画面显示方法 |
-
2018
- 2018-06-12 JP JP2018111750A patent/JP2019216330A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113452477A (zh) * | 2020-03-24 | 2021-09-28 | 安立股份有限公司 | 误码率测量装置及设定画面显示方法 |
CN113452477B (zh) * | 2020-03-24 | 2023-12-12 | 安立股份有限公司 | 误码率测量装置及设定画面显示方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5182679B2 (ja) | 受信信号を調節する方法および装置 | |
JP4554291B2 (ja) | 無線通信システムにおける信号品質の推定 | |
US8537936B2 (en) | Channel quality estimation from raw bit error rate | |
CN102404257B (zh) | Mimo-ofdm系统中的窄带干扰检测方法及装置 | |
US8243781B2 (en) | Apparatus and method for signal quality measurement on GFSK signals | |
US7826521B1 (en) | Rate adaptation using error vector magnitude | |
US8817921B2 (en) | Apparatus and method for detecting packet end point in wireless communication system | |
US20120320729A1 (en) | Apparatus and method for receiving signal in wireless communication system | |
JP7214686B2 (ja) | 受信装置及び受信方法、並びに該受信装置を備えた移動端末試験装置 | |
JP2010050557A (ja) | 雑音電力推定装置、受信装置、雑音電力推定方法、及び、受信方法 | |
JP2008086013A (ja) | 知覚信号対ノイズおよび干渉インジケータを用いたネットワーク管理のための方法および装置 | |
US9521579B1 (en) | Method and apparatus for rate adaptation in a wireless communication system | |
US20160191214A1 (en) | Method and apparatus for estimating channel information | |
JP2019216330A (ja) | ビット誤り訂正率推定装置及びビット誤り訂正率推定方法 | |
JP6065100B2 (ja) | 無線通信システムにおける受信装置およびチャネル推定制御方法 | |
JP2000228657A (ja) | 受信装置 | |
US10530905B1 (en) | Frame delimiter detection | |
US20110026647A1 (en) | Soft bit value generation in a sequence estimator | |
KR101932991B1 (ko) | 무선 통신 시스템에서 신호 수신 장치 및 방법 | |
JP2002044057A (ja) | 通信路誤り率測定器 | |
US9794023B2 (en) | Detection of active spreading codes and modulation schemes | |
US11665042B2 (en) | Receiving device | |
WO2012093674A1 (ja) | 受信装置および受信方法、並びにコンピュータプログラム | |
EP1424800B1 (en) | Method and apparatus for channel quality metric generation within a packet-based multicarrier modulation communication system | |
KR101017958B1 (ko) | 통신 시스템에서 전달되는 데이터의 비트 에러 레이트를추정하기 위한 장치 및 그 연관된 방법 |