JP6660436B1 - パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法 - Google Patents

パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法 Download PDF

Info

Publication number
JP6660436B1
JP6660436B1 JP2018169733A JP2018169733A JP6660436B1 JP 6660436 B1 JP6660436 B1 JP 6660436B1 JP 2018169733 A JP2018169733 A JP 2018169733A JP 2018169733 A JP2018169733 A JP 2018169733A JP 6660436 B1 JP6660436 B1 JP 6660436B1
Authority
JP
Japan
Prior art keywords
pattern
standard
setting screen
error rate
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018169733A
Other languages
English (en)
Other versions
JP2020043481A (ja
Inventor
達也 岩井
達也 岩井
恭男 保坂
恭男 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2018169733A priority Critical patent/JP6660436B1/ja
Application granted granted Critical
Publication of JP6660436B1 publication Critical patent/JP6660436B1/ja
Publication of JP2020043481A publication Critical patent/JP2020043481A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

【課題】パターンの生成方法を視覚的に把握することができる。【解決手段】パターン発生装置2は、各種伝送規格に対応したパターンによる4値以上の多値変調信号を発生するもので、パターン一覧の中から所望の規格に対応した多値変調信号のパターンを選択設定するための設定画面15aを表示する表示手段15と、設定画面15aで選択設定されたパターンの規格に従った送信側または受信側の回路構成図を表示制御する制御手段14とを備える。【選択図】図1

Description

本発明は、各種伝送規格における規格団体や規格名などで規定される所望パターンの4値以上の多値変調信号を発生するパターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法に関する。
IEEEで定められる100Gや400Gなどの規格においては、ビットレートの超高速化に応えるため、これまでのPAM2(NRZ)信号による伝送ではなく、PAM4信号による伝送が規定されている。
PAM4信号は、例えば、下記特許文献1に示すように、2つの信号源を用いて最上位ビット列信号MSBと最下位ビット列信号LSBを生成した後、これらの信号を足し合わせることで0(00)、1(01)、2(10)、3(11)の4値の信号として発生することができる。
特開2018−033098号公報
ところで、従来のPAM2信号では信号源は一つのため、パターンの発生回路に複雑さはなかった。しかし、2つの信号源が必要となるPAM4信号では、その発生回路は複雑になる場合がある。
さらに説明すると、PAM4信号におけるパターンでは、(1)グレイコーダ(Gray Coder)…0(00),1(01),2(11),3(10)に変換する回路、(2)プリコーダ(Pre Coder)…一つ前の出力との差分をとり4で割った余りを出力する回路、(3)論理反転…MSB/LSB2つの信号源の0/1Logicを反転する回路を通過する場合が多い。その際、どのような順番で回路が処理されているか分からなければ意図したパターンが出力されず、意図したとおりの測定を行うこともできない。
しかしながら、従来装置では、パターンの生成方法を視覚的に把握することができなかった。このため、パターンの生成方法を把握するには、実際に規格書を見て確認する必要があった。しかも、従来装置では、パターンの名称だけでは、どの回路を通過したのかの判別がつかないため、後段で余分に回路を通過させてしまう恐れもあった。例えばグレイコーダのみを通過したパターンに対して再度グレイコーダの回路を通過させると、パターンが元に戻ってしまい、無意味な処理となる。
そこで、本発明は上記問題点に鑑みてなされたものであって、パターンの生成方法を視覚的に把握することができるパターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項1に記載されたパターン発生装置は、各種伝送規格に対応したパターンによる4値以上の多値変調信号を発生するパターン発生装置2であって、
パターン一覧の中から所望の規格に対応した前記多値変調信号のパターンを選択設定するための設定画面15aを表示する表示手段15と、
前記設定画面で選択設定されたパターンの規格に従った送信側または受信側の回路構成図を表示制御するとともに、前記設定画面で選択設定されたパターンの規格への適合/不適合を判別し、その判別結果を表示制御する制御手段14とを備えたことを特徴とする。
請求項に記載されたパターン発生装置は、請求項1のパターン発生装置において、
前記制御手段14は、前記設定画面15aで選択設定されたパターンの概要説明を表示制御することを特徴とする。
請求項に記載されたパターン発生方法は、各種伝送規格に対応したパターンによる4値以上の多値変調信号を発生するパターン発生方法であって、
パターン一覧の中から所望の規格に対応した前記多値変調信号のパターンを選択設定するための設定画面15aを表示するステップと、
前記設定画面で選択設定されたパターンの規格に従った送信側または受信側の回路構成図を表示制御するステップと
前記設定画面で選択設定されたパターンの規格への適合/不適合を判別し、その判別結果を表示制御するステップとを含むことを特徴とする。
請求項に記載されたパターン発生方法は、請求項3のパターン発生方法において、
前記設定画面15aで選択設定されたパターンの概要説明を表示制御するステップを含むことを特徴とする。
請求項に記載された誤り率測定装置は、請求項1または2のパターン発生装置2と、
被測定物Wへの前記パターン発生装置が発生する多値変調信号の入力に伴う前記被測定物からの信号を受けてビット誤り率を測定する誤り検出装置3とを備えたことを特徴とする。
請求項6に記載された誤り率測定方法は、請求項3または4のパターン発生方法にて発生した多値変調信号を被測定物Wに入力するステップと、
前記被測定物への前記多値変調信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定するステップとを含むことを特徴とする。
本発明によれば、選択設定されたパターンの発生手順を規格に従って回路ブロック化した回路構成図が表示されるので、この回路構成図の表示によってパターンの生成方法を視覚的に把握することができる。しかも、パターンの生成方法が一目で分かるので、ユーザの被測定物と対抗してビット誤り率の測定を行う際にエラーフリーにならない原因の切り分けを容易に行うことができる。そして、所望とする規格団体や規格名に対応したパターンによる多値変調信号によりビット誤り率の測定を行うことができる。
本発明に係るパターン発生装置を含む誤り率測定装置の概略構成を示すブロック図である。 規格に適合するパターンを選択設定したときの送信側の回路ブロック図を表示した設定画面の一例を示す図である。 規格に適合しないパターンを選択設定したときの送信側の回路ブロック図を表示した設定画面の一例を示す図である。 規格に適合するパターンを選択設定したときの受信側の回路ブロック図を表示した設定画面の一例を示す図である。 規格に対応したパターンのPAM4信号を発生してビット誤り率を測定するまでの流れをフローチャートである。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
本発明は、テスト信号として被測定物(DUT:Device Under Test )に入力する既知パターンによる4値以上の多値変調信号を発生するパターン発生装置およびパターン発生方法と、被測定信号へのテスト信号の入力に伴って被測定物からの信号を受信してビット誤り率(BER:Bit Error Rate)を測定する誤り率測定装置および誤り率測定方法に関する。
以下、本実施の形態では、4値以上の多値変調信号として、PAM4信号を発生してビット誤り率を測定する場合を例にとって説明する。
図1に示すように、本実施の形態の誤り率測定装置1は、送信側のパターン発生装置2と受信側の誤り検出装置3を備えて概略構成され、各種伝送規格における規格団体や規格名などで規定される所望パターンのPAM4信号をパターン発生装置2にて発生し、発生したPAM4信号をテスト信号として被測定物Wに送信し、このテスト信号の送信に伴う被測定物Wからの信号を受信してビット誤り率の測定を行う。
パターン発生装置2は、図1に示すように、設定手段11、信号発生手段12、記憶手段13、制御手段14、表示手段15を備えて構成される。
設定手段11は、規格に対応したPAM4信号のパターンを選択設定するため、「規格団体」、「規格名」、「パターン」を表示手段15の表示画面上で行うためのユーザインタフェースとして機能する。
例えば図2や図3に示すように、表示手段15のパターン選択画面15aに「規格団体」、「規格名」、「パターン」の3つの項目21,22,23が表示される。そして、「規格団体」の項目21を選択すると、この項目21の下には規格団体一覧がプルダウンメニュー表示される。また、「規格名」の項目22を選択すると、この項目22の下には規格名一覧がプルダウンメニュー表示される。そして、これら「規格団体」や「規格名」の一覧の中から所望の規格団体や規格名を選択した後、「パターン」の項目23を選択すると、「規格団体」や「規格名」に対応したパターンのみが「パターン」の項目23の下にパターン一覧としてプルダウンメニュー表示されるので、その中から所望のパターンを選択設定する。
また、設定手段11は、図2〜図4に示すように、選択設定されたパターンの発生手順に基づく回路構成図24(24A,24B)における特定回路の設定を表示手段15の表示画面(設定画面15a)上で行うためのユーザインタフェースとしても機能する。
例えば図2や図3に示すように、表示手段15の設定画面15aにおいて、規格に対応したPAM4信号のパターンが選択設定されると、この選択設定されたパターンを発生するために必要な回路を規格の発生手順に従って回路ブロック化した回路構成図24(24A)が表示される。
図2や図3では、発振器24a、分割回路24b、MSBおよびLSBのPRBS論理反転回路24c、グレイコーダ24d、プリコーダ24e、MSBおよびLSBの論理反転回路24f、ビットシフト回路24g、加算回路24hによって回路構成図24Aが構築される。また、回路構成図24の特定回路(例えば図2のMSBおよびLSBのPRBS論理反転回路24cの「ON/OFF」、MSBおよびLSBの論理反転回路24fの「POS(スルー)/NEG(反転)」、グレイコーダ24dの「ON/OFF」、プリコーダ24eの「ON/OFF」、ビットシフト回路24gのシフト量など)は、必要に応じて適宜設定を行うことができる。
信号発生手段12は、設定手段11にて選択設定されたパターンのPAM4信号を、選択設定されたパターンの回路構成図24にて発生する。例えば図2に示すように、「規格団体」:IEEE、「規格名」:IEEE802.3bs/cd、「パターン」:PRBS13Qが選択設定された場合、信号発生手段12は、この選択設定された「パターン」:PRBS13Qの回路構成図24にてPAM4信号を発生する。
記憶手段13は、パターン発生装置2にて発生可能なPAM4信号の複数種類のパターンについて、各パターンと規格団体や規格名とを紐付けた情報、選択設定されたパターンの回路構成図24を構築するために必要な回路情報などを記憶する。
制御手段14は、各種伝送規格における規格団体や規格名などで規定される所望パターンのPAM4信号の発生やビット誤り率を含む各種測定を行うにあたって、各部を統括制御するもので、表示制御手段14aと規格適合判別手段14bを含む。
表示制御手段14aは、信号発生手段12が発生するPAM4信号のパターンを選択設定するための設定画面15aを表示画面に表示する。
表示制御手段14aは、図2〜図4に示すように、設定画面15aで選択設定されたパターンの発生手順を規格に従って回路ブロック化した送信側の回路構成図24A、または設定画面15aで選択設定されたパターンの期待値と外部(被測定物Wを含む)からのデータとを比較する手順を規格に従って回路ブロック化した受信側の回路構成図24Bを選択的に表示画面(設定画面15a)に表示する。この送信側の回路構成図24Aと受信側の回路構成図24Bの切り替え表示は、例えば設定画面15a上の送信側画面タブ15bまたは受信側画面タブ15cを選択する操作により行われる。
表示制御手段14aは、設定画面15aで選択設定されたパターンの概要説明を所望の言語で表示画面(設定画面15a)に表示する。
表示制御手段14aは、図2〜図4に示すように、規格適合判別手段14bによる適合/不適合の判別結果26を表示画面(設定画面15a)に表示する。
表示制御手段14aは、上述した表示制御の他、測定に関する各種設定画面や測定画面などを表示手段15の表示画面に表示制御する。
規格適合判別手段14bは、設定画面15aで選択設定されたパターンが規格に適合するか否かを判別する。
表示手段15は、例えば装置本体に設けられる液晶などの表示器で構成され、表示制御手段14aの制御により、例えば図2〜図4に示す設定画面15aを表示する。
表示手段15は、例えば図2〜図4に示すように、設定画面15aで選択設定されたパターンの概要説明25を、使用者や使用環境に合わせた所望の言語で表示画面(設定画面15a)に表示する。
表示手段15は、表示制御手段14aの制御により、上述した表示の他、各種設定画面、コンプライアンステスト(被測定物Wが規格に適合するか否かの試験)やビット誤り率の測定画面などを表示する。
誤り検出装置3は、上述したパターン発生装置2から既知パターンのテスト信号としてPAM4信号が被測定物Wに入力されると、このPAM4信号の入力に伴う被測定物Wからの信号を受けてビット誤り率を測定する。
次に、上述した誤り率測定装置1にて所望のパターンのPAM4信号を発生してビット誤り率の測定を行う方法について図5を参照しながら説明する。
まず、表示手段15の設定画面15aにおいて、所望の規格に対応したパターンを選択設定する(ST1)。
次に、所望の規格に対応したパターンが設定画面15aで選択設定されると、この設定画面15aで選択設定されたパターンの発生手順を規格に従って回路ブロック化した送信側の回路構成図24A、または設定画面15aで選択設定されたパターンの期待値と外部(被測定物Wを含む)からのデータとを比較する手順を規格に従って回路ブロック化した受信側の回路構成図24Bを表示する(ST2)。
そして、選択設定されたパターンのPAM4信号を信号発生手段12にて発生して被測定物Wに送信する(ST3)。
そして、誤り検出装置3は、パターン発生装置2の信号発生手段12からのPAM4信号の送信に伴う被測定物Wからの信号を受信してビット誤り率を測定する(ST4)。
[具体例]
次に、上述した表示手段15の設定画面15aのパターン一覧から所望のパターンを選択して設定する場合の具体例について説明する。
所望のパターンとして「PRBS13Q」を選択設定する場合には、図2に示すように、設定画面15aにおいて、「規格団体」の項目21の下にプルダウンメニュー表示される規格団体一覧の中から「IEEE」を選択する。また、「規格名」の項目22の下にプルダウンメニュー表示される規格名一覧の中から「IEEE802.3bs/cd」を選択する。さらに、「パターン」の項目23の下にプルダウンメニュー表示されるパターン一覧の中から「PRBS13Q」を選択してパターンを設定する。
所望のパターンとして「PRBS13Q」が選択設定されると、不図示の送信側画面タブ15bが選択されている状態では、この選択設定されたパターン「PRBS13Q」を発生するために必要な回路を規格の発生手順に従って回路ブロック化した回路構成図24Aが設定画面15aに表示される。図2の例において、回路構成図24Aは、発振器24a、分割回路24b、PRBS論理反転回路24c、グレイコーダ24d、プリコーダ24e、論理反転回路24f、ビットシフト回路24g、加算回路24hによって構成される。そして、この回路構成図24Aの特定回路であるMSBおよびLSBのPRBS論理反転回路24cが「OFF」、グレイコーダ24dが「ON」、プリコーダ24eが「OFF」、MSBおよびLSBの論理反転回路24fが「OFF」、ビットシフト回路24gのシフト量が「0」となっている。これにより、ユーザは、回路構成図24Aを見て、送信側では、発振器24aからPRBS13パターンを発生し、分割回路24bにてMSB/LSBに分割し、グレイコーダ24dを通過し、加算回路24hで加算されて出力されるということが分かる。その結果、PRBS13Qパターンはグレイコーディングが既にかかっていると分かるため、ユーザは、追加でグレイコーディングを行う必要があると思うことがなくなる。
また、設定画面15aには、選択設定されたパターン「PRBS13Q」の概要説明が表示される。そして、図2の設定画面15aでは、回路構成図24Aのプリコーダ24eが「OFF」になっているが、パターン「PRBS13Q」の概要説明を見ると規格によってはオプションだということが分かる。つまり、ユーザは、必要によってプリコーダ24eをONすればよいということが確認できる。
さらに、選択設定されたパターン「PRBS13Q」が規格に適合するか否かが判別され、その結果が設定画面15aに表示される。図2の例では、規格への適合(Conformace to Standard)が「Conformed(適合)」と判別され、選択設定されたパターン「PRBS13Q」が規格に沿ったパターンであることを表示する。
これに対し、選択設定されたパターン「PRBS13Q」が規格に適合しないと判別されると、図3に示すように、規格への適合(Conformace to Standard)が「Non−conformed(不適合)」と判別され、選択設定されたパターン「PRBS13Q」が規格に沿っていないということが一目で分かる。
さらに、設定画面15aの不図示の受信側画面タブ15cが選択された状態では、図4に示すように、設定画面15aで選択設定されたパターンの期待値と外部(被測定物Wを含む)からのデータとを比較する手順を規格に従って回路ブロック化した受信側の回路構成図24Bが表示される。
図4の例において、回路構成図24Bは、発振器24a、分割回路24b、反転回路24c、グレイコーダ24d、プリコーダ24e、PAM4デコーダ24i、MSBおよびLSBの論理反転回路24j、エラー検出器24kによって構成される。そして、この回路構成図24Bの特定回路であるMSBおよびLSBの反転回路24cが「OFF」、グレイコーダ24dが「ON」、プリコーダ24eが「OFF」、MSBおよびLSBの論理反転回路24jが「OFF」となっている。これにより、ユーザは、回路構成図24Bを見て、受信側では、期待値を生成し、入ってきたデータに対し比較を行うことが分かる。
このように、本実施の形態によれば、選択設定されたパターンの発生手順を規格に従って回路ブロック化した送信側の回路構成図が表示されるので、この回路構成図の表示によってパターンの生成方法を視覚的に把握することができる。また、誤り検出装置で信号を受ける場合も、選択設定されたパターンの期待値と外部(被測定物Wを含む)からのデータとを比較する手順を規格に従って回路ブロック化した受信側の回路構成図が表示されるので、期待値のパターンを生成して入ってきた信号と直接比較を行うということが一目で分かる。
そして、選択設定されたパターンによる規格に従った送信側と受信側の回路構成図を表示することにより、パターンの生成方法が一目で分かるので、ユーザの被測定物と対抗してビット誤り率の測定を行う際にエラーフリーにならない原因の切り分けを容易に行うことができる。そして、所望とする規格団体や規格名に対応したパターンによる多値変調信号によりビット誤り率の測定を行うことができる。
さらに、設定画面において、所望とする規格団体や規格名に対応したパターンが選択設定されると、この選択設定されたパターンの概要を示す所望言語の説明文が表示されるので、規格のどの部分を参照しているパターンなのか、どのようなパターンなのかを認識することができる。
以上、本発明に係るパターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。
1 誤り率測定装置
2 パターン発生装置
3 誤り検出装置
11 設定手段
12 信号発生手段
13 記憶手段
14 制御手段
14a 表示制御手段
14b 規格適合判別手段
15 表示手段
15a 設定画面
15b 送信側タブ
15c 受信側タブ
21 規格団体の項目
22 規格名の項目
23 パターンの項目
W 被測定物

Claims (6)

  1. 各種伝送規格に対応したパターンによる4値以上の多値変調信号を発生するパターン発生装置(2)であって、
    パターン一覧の中から所望の規格に対応した前記多値変調信号のパターンを選択設定するための設定画面(15a)を表示する表示手段(15)と、
    前記設定画面で選択設定されたパターンの規格に従った送信側または受信側の回路構成図を表示制御するとともに、前記設定画面で選択設定されたパターンの規格への適合/不適合を判別し、その判別結果を表示制御する制御手段(14)とを備えたことを特徴とするパターン発生装置。
  2. 前記制御手段(14)は、前記設定画面(15a)で選択設定されたパターンの概要説明を表示制御することを特徴とする請求項1に記載のパターン発生装置。
  3. 各種伝送規格に対応したパターンによる4値以上の多値変調信号を発生するパターン発生方法であって、
    パターン一覧の中から所望の規格に対応した前記多値変調信号のパターンを選択設定するための設定画面(15a)を表示するステップと、
    前記設定画面で選択設定されたパターンの規格に従った送信側または受信側の回路構成図を表示制御するステップと
    前記設定画面で選択設定されたパターンの規格への適合/不適合を判別し、その判別結果を表示制御するステップとを含むことを特徴とするパターン発生方法。
  4. 前記設定画面(15a)で選択設定されたパターンの概要説明を表示制御するステップを含むことを特徴とする請求項に記載のパターン発生方法。
  5. 請求項1または2のパターン発生装置(2)と、
    被測定物(W)への前記パターン発生装置が発生する多値変調信号の入力に伴う前記被測定物からの信号を受けてビット誤り率を測定する誤り検出装置(3)とを備えたことを特徴とする誤り率測定装置。
  6. 請求項3または4のパターン発生方法にて発生した多値変調信号を被測定物(W)に入力するステップと、
    前記被測定物への前記多値変調信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定するステップとを含むことを特徴とする誤り率測定方法。
JP2018169733A 2018-09-11 2018-09-11 パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法 Active JP6660436B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018169733A JP6660436B1 (ja) 2018-09-11 2018-09-11 パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018169733A JP6660436B1 (ja) 2018-09-11 2018-09-11 パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法

Publications (2)

Publication Number Publication Date
JP6660436B1 true JP6660436B1 (ja) 2020-03-11
JP2020043481A JP2020043481A (ja) 2020-03-19

Family

ID=69798871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018169733A Active JP6660436B1 (ja) 2018-09-11 2018-09-11 パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法

Country Status (1)

Country Link
JP (1) JP6660436B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113452477A (zh) * 2020-03-24 2021-09-28 安立股份有限公司 误码率测量装置及设定画面显示方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7200203B2 (ja) * 2020-12-14 2023-01-06 アンリツ株式会社 誤り検出装置および誤り検出方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10955463B2 (en) * 2014-04-25 2021-03-23 Rohde & Schwarz Gmbh & Co. Kg Measuring device with functional units controllable via a block diagram
JP6250738B2 (ja) * 2016-06-06 2017-12-20 アンリツ株式会社 誤り率測定装置及び誤り率測定方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113452477A (zh) * 2020-03-24 2021-09-28 安立股份有限公司 误码率测量装置及设定画面显示方法
CN113452477B (zh) * 2020-03-24 2023-12-12 安立股份有限公司 误码率测量装置及设定画面显示方法

Also Published As

Publication number Publication date
JP2020043481A (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
JP6250737B2 (ja) 誤り率測定装置及び誤り率測定方法
US6735731B2 (en) Architecture for built-in self-test of parallel optical transceivers
CN110535574B (zh) 信号产生装置及产生方法和误码率测量装置及测量方法
JP6250738B2 (ja) 誤り率測定装置及び誤り率測定方法
JP6660436B1 (ja) パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法
JP7308808B2 (ja) 誤り率測定装置及びエラー数表示方法
JP6818064B2 (ja) 誤り率測定装置及び誤り率測定方法
JP6818055B2 (ja) 誤り率測定装置及び誤り率測定方法
US8208586B2 (en) Jitter measuring apparatus
JP6827484B2 (ja) 誤り率測定装置および誤り率測定方法
JP6818056B2 (ja) 誤り率測定装置及び誤り率測定方法
JP2020120251A (ja) バーストエラー付加装置、それを用いた試験信号発生装置、及びバーストエラー付加方法
JP6660437B1 (ja) パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法
JP7185652B2 (ja) クロック再生装置、誤り率測定装置、クロック再生方法、及び誤り率測定方法
JP6124927B2 (ja) エンファシス付加装置及びエンファシス付加方法
JP7142046B2 (ja) ネットワーク試験装置及びネットワーク試験方法
US20210273840A1 (en) Signal generation apparatus and signal generation method
JP6890625B2 (ja) 誤り測定器及びそれを用いた応答時間の測定方法
JP2021145304A (ja) 誤り率測定装置及びエラーカウント方法
JP2022042837A (ja) 誤り率測定装置、及び誤り率測定方法
JP7132993B2 (ja) 誤り率測定装置、及び誤り率測定方法
JP6867359B2 (ja) 誤り率測定装置及び誤り率測定方法
JP6483201B2 (ja) エンファシス発生器およびエンファシス発生方法
US20060080054A1 (en) System and method for generating jitter analysis diagrams
JP7364616B2 (ja) ジッタ耐力測定装置及びジッタ耐力測定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200207

R150 Certificate of patent or registration of utility model

Ref document number: 6660436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250