JP2021145304A - 誤り率測定装置及びエラーカウント方法 - Google Patents
誤り率測定装置及びエラーカウント方法 Download PDFInfo
- Publication number
- JP2021145304A JP2021145304A JP2020044421A JP2020044421A JP2021145304A JP 2021145304 A JP2021145304 A JP 2021145304A JP 2020044421 A JP2020044421 A JP 2020044421A JP 2020044421 A JP2020044421 A JP 2020044421A JP 2021145304 A JP2021145304 A JP 2021145304A
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- signal
- fec
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/325—Display of status information by lamps or LED's
- G06F11/326—Display of status information by lamps or LED's for error or online/offline status
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
前記被測定物の通信規格に応じて前記FECの1Codeword長、1FEC Symbol長を設定する操作部4と、
前記被測定物からの信号を受信して変換されたビット列データとエラーデータを比較して前記1Codeword長ごとのエラーを検出するとともに、前記1FEC Symbol間隔で前記ビット列データのFEC Symbol Errorを検出するデータ比較部3dと、
前記データ比較部にて検出した1Codeword長ごとのエラーおよびFEC Symbol Errorをカウントするエラーカウント手段7aと、を備えたことを特徴とする。
前記被測定物の通信規格に応じて前記FECの1Codeword長、1FEC Symbol長を設定する操作部4と、
前記被測定物からの信号を受信して変換されたシンボル列データを最上位ビット列データと最下位ビット列データに分割するデータ分割手段3daと、
前記データ分割手段にて分割した最上位ビット列データと最下位ビット列データそれぞれをエラーデータと比較して前記1Codeword長ごとの最上位ビットエラーと最下位ビットエラーをそれぞれ検出するとともに、前記1FEC Symbol間隔で前記最上位ビット列データと最下位ビット列データそれぞれのFEC Symbol Errorを検出するデータ比較部3dと、
前記データ比較部にて検出した最上位ビットエラーと最下位ビットエラーをカウントするとともに前記FEC Symbol Errorをカウントするエラーカウント手段7aと、を備えたことを特徴とする。
前記カウントの結果に基づいてエラーレートとエラーカウント値を表示する表示部6を備えたことを特徴とする。
前記被測定物の通信規格に応じて前記FECの1Codeword長、1FEC Symbol長を設定するステップと、
前記被測定物からの信号を受信して変換されたビット列データとエラーデータを比較して前記1Codeword長ごとのエラーを検出するとともに、前記1FEC Symbol間隔で前記ビット列データのFEC Symbol Errorを検出するステップと、
前記検出した1Codeword長ごとのエラーおよびFEC Symbol Errorをカウントするステップと、を含むことを特徴とする。
前記被測定物の通信規格に応じて前記FECの1Codeword長、1FEC Symbol長を設定するステップと、
前記被測定物からの信号を受信して変換されたシンボル列データを最上位ビット列データと最下位ビット列データに分割するステップと、
前記分割した最上位ビット列データと最下位ビット列データそれぞれをエラーデータと比較して前記1Codeword長ごとの最上位ビットエラーと最下位ビットエラーをそれぞれ検出するとともに、前記1FEC Symbol間隔で前記最上位ビット列データと最下位ビット列データそれぞれのFEC Symbol Errorを検出するステップと、
前記検出した最上位ビットエラーと最下位ビットエラーをカウントするとともに前記FEC Symbol Errorをカウントするステップと、を含むことを特徴とする。
前記カウントの結果に基づいてエラーレートとエラーカウント値を表示するステップを含むことを特徴とする。
図6に示すように、まず、被測定物Wからの受信信号に対する設定パラメータを操作部4にて設定する(ST1)。具体的には、図3(a)の設定画面11や図4の測定画面21の簡易設定表示領域23において、測定対象の被測定物Wの通信規格に基づいて1Codeword長、1FEC Symbol長、FEC Symbol Error Thresholdを設定するか、通信規格に応じたプリセット設定(例えば25G NRZなど)を選択して設定する。
図7に示すように、まず、被測定物Wからの受信信号に対する設定パラメータを操作部4にて設定する(ST11)。具体的には、図3(a)の設定画面11や図5の測定画面22の簡易設定表示領域23において、測定対象の被測定物Wの通信規格に基づいて1Codeword長、1FEC Symbol長、FEC Symbol Error Thresholdを設定するか、通信規格に応じたプリセット設定(例えば50G PAM4など)を選択して設定する。
2 信号発生器
2a 第1信号発生部
2b 第2信号発生部
2c 信号合成出力部
3 誤り検出器
3a 信号受信部
3b 同期検出部
3c 位置情報記憶部
3d データ比較部
3da データ分割手段
3e データ記憶部
4 操作部
5 記憶部
6 表示部
7 制御部
7a エラーカウント手段
7b 表示制御手段
11 設定画面
12,12a,12b Codewordのグラフィック
13,15,18,19,25,27 入力ボックス
14 FEC Symbolのグラフィック
16 Bit Errorのグラフィック
17 FEC Symbol Errorのグラフィック
20,28 選択項目
21,22 測定画面
23 簡易設定表示領域
24 測定結果表示領域
W 被測定物
Claims (6)
- 既知パターンのNRZ信号をテスト信号として被測定物(W)に入力し、前記テスト信号の入力に伴う前記被測定物からの信号を受信し、受信した信号と前記テスト信号との比較結果に基づいて前記被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)であって、
前記被測定物の通信規格に応じて前記FECの1Codeword長、1FEC Symbol長を設定する操作部(4)と、
前記被測定物からの信号を受信して変換されたビット列データとエラーデータを比較して前記1Codeword長ごとのエラーを検出するとともに、前記1FEC Symbol間隔で前記ビット列データのFEC Symbol Errorを検出するデータ比較部(3d)と、
前記データ比較部にて検出した1Codeword長ごとのエラーおよびFEC Symbol Errorをカウントするエラーカウント手段(7a)と、を備えたことを特徴とする誤り率測定装置。 - 既知パターンのPAM4信号をテスト信号として被測定物(W)に入力し、前記テスト信号の入力に伴う前記被測定物からの信号を受信し、受信した信号と前記テスト信号との比較結果に基づいて前記被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)であって、
前記被測定物の通信規格に応じて前記FECの1Codeword長、1FEC Symbol長を設定する操作部(4)と、
前記被測定物からの信号を受信して変換されたシンボル列データを最上位ビット列データと最下位ビット列データに分割するデータ分割手段(3da)と、
前記データ分割手段にて分割した最上位ビット列データと最下位ビット列データそれぞれをエラーデータと比較して前記1Codeword長ごとの最上位ビットエラーと最下位ビットエラーをそれぞれ検出するとともに、前記1FEC Symbol間隔で前記最上位ビット列データと最下位ビット列データそれぞれのFEC Symbol Errorを検出するデータ比較部(3d)と、
前記データ比較部にて検出した最上位ビットエラーと最下位ビットエラーをカウントするとともに前記FEC Symbol Errorをカウントするエラーカウント手段(7a)と、を備えたことを特徴とする誤り率測定装置。 - 前記カウントの結果に基づいてエラーレートとエラーカウント値を表示する表示部(6)を備えたことを特徴とする請求項1または2に記載の誤り率測定装置。
- 既知パターンのNRZ信号をテスト信号として被測定物(W)に入力し、前記テスト信号の入力に伴う前記被測定物からの信号を受信し、受信した信号と前記テスト信号との比較結果に基づいて前記被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)のエラーカウント方法であって、
前記被測定物の通信規格に応じて前記FECの1Codeword長、1FEC Symbol長を設定するステップと、
前記被測定物からの信号を受信して変換されたビット列データとエラーデータを比較して前記1Codeword長ごとのエラーを検出するとともに、前記1FEC Symbol間隔で前記ビット列データのFEC Symbol Errorを検出するステップと、
前記検出した1Codeword長ごとのエラーおよびFEC Symbol Errorをカウントするステップと、を含むことを特徴とする誤り率測定装置のエラーカウント方法。 - 既知パターンのPAM4信号をテスト信号として被測定物(W)に入力し、前記テスト信号の入力に伴う前記被測定物からの信号を受信し、受信した信号と前記テスト信号との比較結果に基づいて前記被測定物のFEC(Forward Error Correction)動作が可能か否かを測定する誤り率測定装置(1)のエラーカウント方法であって、
前記被測定物の通信規格に応じて前記FECの1Codeword長、1FEC Symbol長を設定するステップと、
前記被測定物からの信号を受信して変換されたシンボル列データを最上位ビット列データと最下位ビット列データに分割するステップと、
前記分割した最上位ビット列データと最下位ビット列データそれぞれをエラーデータと比較して前記1Codeword長ごとの最上位ビットエラーと最下位ビットエラーをそれぞれ検出するとともに、前記1FEC Symbol間隔で前記最上位ビット列データと最下位ビット列データそれぞれのFEC Symbol Errorを検出するステップと、
前記検出した最上位ビットエラーと最下位ビットエラーをカウントするとともに前記FEC Symbol Errorをカウントするステップと、を含むことを特徴とする誤り率測定装置のエラーカウント方法。 - 前記カウントの結果に基づいてエラーレートとエラーカウント値を表示するステップを含むことを特徴とする請求項4または5に記載の誤り率測定装置のエラーカウント方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020044421A JP7184839B2 (ja) | 2020-03-13 | 2020-03-13 | 誤り率測定装置及びエラーカウント方法 |
US17/170,041 US11442801B2 (en) | 2020-03-13 | 2021-02-08 | Error rate measuring apparatus and error counting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020044421A JP7184839B2 (ja) | 2020-03-13 | 2020-03-13 | 誤り率測定装置及びエラーカウント方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021145304A true JP2021145304A (ja) | 2021-09-24 |
JP7184839B2 JP7184839B2 (ja) | 2022-12-06 |
Family
ID=77664877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020044421A Active JP7184839B2 (ja) | 2020-03-13 | 2020-03-13 | 誤り率測定装置及びエラーカウント方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11442801B2 (ja) |
JP (1) | JP7184839B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7139375B2 (ja) * | 2020-03-24 | 2022-09-20 | アンリツ株式会社 | 誤り率測定装置及び設定画面表示方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10215188A (ja) * | 1996-10-29 | 1998-08-11 | Daewoo Electron Co Ltd | 高画質テレビにおけるリードソロモンデコーダ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4468322B2 (ja) | 2006-03-31 | 2010-05-26 | アンリツ株式会社 | ビット誤り測定装置 |
JP5154585B2 (ja) * | 2010-01-12 | 2013-02-27 | アンリツ株式会社 | 誤り率測定装置及び方法 |
US10567123B2 (en) * | 2018-02-26 | 2020-02-18 | Keysight Technologies, Inc. | Methods, systems and computer readable media for evaluating link or component quality using synthetic forward error correction (FEC) |
-
2020
- 2020-03-13 JP JP2020044421A patent/JP7184839B2/ja active Active
-
2021
- 2021-02-08 US US17/170,041 patent/US11442801B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10215188A (ja) * | 1996-10-29 | 1998-08-11 | Daewoo Electron Co Ltd | 高画質テレビにおけるリードソロモンデコーダ |
Non-Patent Citations (3)
Title |
---|
アンリツ株式会社, BERTを用いたFEC評価方法,MP1800A_FEC-J-F-1, JPN6022020986, June 2014 (2014-06-01), ISSN: 0004786794 * |
アンリツ株式会社, MX190000A シグナルクオリティアナライザ-R 制御ソフトウェア 取扱説明書 第8版,M-W3913AW-8.0, JPN6022020985, 8 November 2019 (2019-11-08), pages 4 - 1, ISSN: 0004786793 * |
アンリツ株式会社, PAM4信号発生とBER測定ソリューション,MP1800A-J-L-6-(3.00), JPN6022020987, January 2017 (2017-01-01), ISSN: 0004786795 * |
Also Published As
Publication number | Publication date |
---|---|
JP7184839B2 (ja) | 2022-12-06 |
US20210286662A1 (en) | 2021-09-16 |
US11442801B2 (en) | 2022-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6250737B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
JP6250738B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
JP7308808B2 (ja) | 誤り率測定装置及びエラー数表示方法 | |
JP2021150836A (ja) | 誤り率測定装置及びデータ分割表示方法 | |
JP2021153226A (ja) | 誤り率測定装置及びエラーカウント方法 | |
JP2021153227A (ja) | 誤り率測定装置及び設定画面表示方法 | |
JP7132986B2 (ja) | 誤り率測定装置、及び誤り率測定方法 | |
JP2021145304A (ja) | 誤り率測定装置及びエラーカウント方法 | |
JP6827484B2 (ja) | 誤り率測定装置および誤り率測定方法 | |
US11714130B2 (en) | Error rate measuring apparatus and error distribution display method | |
US11687429B2 (en) | Error rate measuring apparatus and codeword position display method | |
JP7046882B2 (ja) | 誤り率測定器及びエラー検索方法 | |
JP2021158431A (ja) | 誤り率測定装置および連続エラー検索方法 | |
JP7046883B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
JP6951399B2 (ja) | 誤り率測定器のデータ表示装置及びエラーカウント方法 | |
JP2021069054A (ja) | 誤り率測定装置及び誤り率測定方法 | |
JP7200273B2 (ja) | 誤り検出装置および誤り検出方法 | |
US20230072006A1 (en) | Error rate measuring apparatus and uncorrectable codeword search method | |
JP2023039153A (ja) | 誤り率測定装置及びコードワードエラー表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7184839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |