JP2021100242A - 信号発生装置及び信号発生方法 - Google Patents

信号発生装置及び信号発生方法 Download PDF

Info

Publication number
JP2021100242A
JP2021100242A JP2020200715A JP2020200715A JP2021100242A JP 2021100242 A JP2021100242 A JP 2021100242A JP 2020200715 A JP2020200715 A JP 2020200715A JP 2020200715 A JP2020200715 A JP 2020200715A JP 2021100242 A JP2021100242 A JP 2021100242A
Authority
JP
Japan
Prior art keywords
signal
pam
output
generation circuit
pam2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020200715A
Other languages
English (en)
Other versions
JP7132997B2 (ja
Inventor
達也 岩井
Tatsuya Iwai
達也 岩井
知朗 樺沢
Tomoaki Kabasawa
知朗 樺沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to US17/122,203 priority Critical patent/US11336501B2/en
Publication of JP2021100242A publication Critical patent/JP2021100242A/ja
Application granted granted Critical
Publication of JP7132997B2 publication Critical patent/JP7132997B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/0082Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0085Monitoring; Testing using service channels; using auxiliary channels using test signal generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/30Monitoring; Testing of propagation channels
    • H04B17/309Measuring or estimating channel quality parameters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Quality & Reliability (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】n値からなるPAM N信号とm値(m<n)からなるPAM M信号の相互切り替えをノイズや過電圧を発生させずに行うことができる信号発生装置及び信号発生方法を提供する。【解決手段】信号発生装置40において、n値からなるPAM N信号を生成するPAM N生成回路41と、PAM N生成回路41により生成されたPAM N信号の最大電圧レベルに等しい最大電圧レベルを有するm値(m<n)からなるPAM M信号を生成するPAM M生成回路42と、を備える。PAM N生成回路41により生成されたPAM N信号と、PAM M生成回路42により生成されたPAM M信号とのいずれかを出力するセレクタ43とを備え、最大電圧号レベルを等しくすることでノイズや過電圧の発生を防ぐ。【選択図】図7

Description

本発明は、信号発生装置及び信号発生方法に関し、特に、PAM2(Pulse Amplitude Modulation 2)伝送やPAM3(Pulse Amplitude Modulation 3)伝送を使用する通信機器の誤り率測定用の試験信号を生成するための信号発生装置及び信号発生方法に関する。
近年、通信システムは高速化の一途をたどっており、通信システムを構成する各種の通信機器の高性能化が進んでいる。そして、これらの通信機器における信号の品質評価の指標の一つとして、受信データのうちビット誤りが発生した数と受信データの総数との比較として定義されるビット誤り率が知られている。
IEEE100Gや400Gなどの規格においてはビットレートの超高速化に応えるため、これまでのPAM2(NRZ)信号による伝送ではなく、PAM4(Pulse Amplitude Modulation 4)信号による伝送が規定されている。PAM4信号は、一つのシンボルで4値を実現するためPAM2信号に比べて2倍の伝送量を実現できる一方で、Eye開口が小さくなるためPAM2信号に比べてSNR(Signal to Noise Ratio)がとれなくなる。そこで両者の中間であるPAM3信号が検討され始めてきている。PAM3信号では、一つのシンボルで3値を実現することで、PAM4信号と比べて一つのシンボルに対する伝送量が3/4倍に低下するものの、SNRは理論上約3.5dB向上する。これにより、信号品質を保ったまま伝送レートを上げることが可能となる。
図17に示すような従来の誤り率測定用の信号発生装置30は、PRTS(Pseudo-Random Ternary Sequence)生成多項式に従うPRTS生成回路31により、0(00),1(01),2(10)の3値のPAM3シンボルからなるPAM3信号を発生させていた。また、信号発生装置30は、PRBS(Pseudo-Random Bit Sequence)生成多項式に従って2つのNRZ生成回路32a,32bによりそれぞれ生成されたMSB(Most Significant Bit)とLSB(Least Significant Bit)の信号を加算器33で足し合わせることで、0(00),3(11)の2値のPAM2シンボルからなるPAM2信号を発生させていた。つまり、2つのNRZ生成回路32a,32bは、PAM4信号を発生させる要領で、MSBとLSBとで同じ信号を出力することでNRZ出力を実現していた。
近年、誤り率測定において、PAM2信号とPAM3信号をシームレスに切り替えて、被試験対象の通信機器が所望の動作をするか否かを測定したいという要求がある。しかしながら、図18に示すように、2つのNRZ生成回路32a,32bの出力の加算によって得られるPAM2信号の最大電圧レベルは、PAM4信号の最大電圧レベルに等しく、PRTS生成回路31から出力されるPAM3信号の最大電圧レベルの1.5倍程度の大きさになってしまう。このため、セレクタ34におけるPAM2信号とPAM3信号の相互切り替え時に、受信側の機器に悪影響を与える可能性がある。そこで、CPU(Central Processing Unit)により構成される制御部35からの制御信号でNRZ生成回路32a,32bの電圧調整を行うことが考えられる。しかしながら、この方法でPAM2信号の最大電圧レベルをPAM3信号の最大電圧レベルに合わせようとしても、CPUの処理速度が遅いために信号の切り替えに間に合わず、結局ノイズや過電圧が発生してしまうという問題があった。
ところで、CPUから与えられるレート指示に従って、PAM2信号又はPAM4信号の送信レートを制御する伝送装置が提案されている(例えば、特許文献1参照)。
国際公開第2016/110973号
しかしながら、特許文献1に開示された装置は、PAM2信号又はPAM4信号のレート制御を行うことができるが、PAM2信号とPAM4信号の切り替え時には、CPUの処理速度が間に合わず正しいレート制御を行うことができないという問題があった。つまり、特許文献1に開示された装置も、伝送方式の異なる信号間の相互切り替え時に、CPUの処理速度の遅さに起因する問題を解決できるものではなかった。
本発明は、このような従来の課題を解決するためになされたものであって、n値からなるPAM N信号とm値(m<n)からなるPAM M信号の相互切り替えをノイズや過電圧を発生させずに行うことができる信号発生装置及び信号発生方法を提供することを目的とする。
上記課題を解決するために、本発明に係る信号発生装置は、n値からなるPAM N信号を生成するPAM N生成回路と、前記PAM N生成回路により生成されたPAM N信号の最大電圧レベルに等しい最大電圧レベルを有するm値(m<n)からなるPAM M信号を生成するPAM M生成回路と、前記PAM N生成回路により生成されたPAM N信号と、前記PAM M生成回路により生成されたPAM M信号とのいずれかを出力する信号切替部と、を備える構成である。
この構成により、本発明に係る信号発生装置は、PAM N生成回路から出力されるPAM N信号と、PAM M生成回路から出力されるPAM M信号の最大電圧レベルを等しくする構成としたことにより、信号切替部によるPAM N信号とPAM M信号の切り替え時の電圧調整が不要になる。このため、本発明に係る信号発生装置は、FPGAと比較した場合のCPUの処理速度の遅さに起因したノイズや過電圧を発生させずに、PAM N信号とPAM M信号の相互切り替えを行うことができる。
また、本発明に係る信号発生装置は、前記信号切替部からの出力信号を前記PAM N信号から前記PAM M信号に切り替えるための切替制御信号を出力する制御部を更に備え、前記PAM M生成回路は、前記切替制御信号の入力をトリガとして前記PAM M信号を生成した後に、生成した前記PAM M信号と、その先頭位置に同期したPAM M開始信号とを出力し、前記信号切替部は、前記PAM M信号とともに前記PAM M開始信号が入力されるまで、前記PAM N信号を出力し続け、前記PAM M開始信号の入力をトリガとして、前記PAM N信号に代えて前記PAM M信号を出力する構成であってもよい。
この構成により、本発明に係る信号発生装置は、PAM M信号の生成開始から生成完了までの時間にもPAM N信号を出力し続けることにより、信号出力の停止区間を発生させることなく、PAM N信号からPAM M信号への出力信号の切り替えを行うことができる。
また、本発明に係る信号発生装置は、前記信号切替部からの出力信号を前記PAM M信号から前記PAM N信号に切り替えるための切替制御信号を出力する制御部を更に備え、前記PAM N生成回路は、前記切替制御信号の入力をトリガとして前記PAM N信号を生成した後に、生成した前記PAM N信号と、その先頭位置に同期したPAM N開始信号とを出力し、前記信号切替部は、前記PAM N信号とともに前記PAM N開始信号が入力されるまで、前記PAM M信号を出力し続け、前記PAM N開始信号の入力をトリガとして、前記PAM M信号に代えて前記PAM N信号を出力する構成であってもよい。
この構成により、本発明に係る信号発生装置は、PAM N信号の生成開始から生成完了までの時間にもPAM M信号を出力し続けることにより、信号出力の停止区間を発生させることなく、PAM M信号からPAM N信号への出力信号の切り替えを行うことができる。
また、本発明に係る信号発生装置は、前記PAM N開始信号又は前記PAM M開始信号の入力をトリガとして、前記信号切替部から入力される前記PAM N信号又は前記PAM M信号を構成するシンボルにプレコーディングを行うプレコーディング回路を更に備える構成であってもよい。
この構成により、本発明に係る信号発生装置は、PAM N信号又はPAM M信号の先頭位置に同期したPAM N開始信号又はPAM M開始信号をトリガとすることで、PAM N信号又はPAM M信号のプレコーディング回路への入力と同時に、PAM N信号又はPAM M信号の先頭からプレコーディング処理を開始することができる。
また、本発明に係る信号発生装置は、前記PAM N開始信号又は前記PAM M開始信号の入力をトリガとして、前記プレコーディング回路から入力される前記PAM N信号又は前記PAM M信号を構成するシンボルにエラーを挿入するエラー挿入回路を更に備える構成であってもよい。
この構成により、本発明に係る信号発生装置は、PAM N信号又はPAM M信号の先頭位置に同期したPAM N開始信号又はPAM M開始信号をトリガとすることで、PAM N信号又はPAM M信号のエラー挿入回路への入力と同時に、PAM N信号又はPAM M信号の先頭からエラー挿入処理を開始することができる。
また、本発明に係る信号発生装置は、前記PAM M生成回路は、0レベル及び2レベルの2値からなる第1PAM2信号を生成する第1NRZ生成回路と、0レベル及び1レベルの2値からなる第2PAM2信号を生成する第2NRZ生成回路と、0レベル及び4レベルの2値からなる第3PAM2信号を生成する第3NRZ生成回路と、前記第1NRZ生成回路により生成された第1PAM2信号の通過又は遮断を行う第1スイッチと、前記第2NRZ生成回路により生成された第2PAM2信号の通過又は遮断を行う第2スイッチと、前記第3NRZ生成回路により生成された第3PAM2信号の通過又は遮断を行う第3スイッチと、前記第1スイッチからの出力信号と、前記第2スイッチからの出力信号とを加算する第1加算器と、前記第1加算器からの出力信号と、前記第3スイッチからの出力信号とを加算して前記PAM M信号を生成する第2加算器と、を備える構成であってもよい。
この構成により、本発明に係る信号発生装置は、第1NRZ生成回路、第2NRZ生成回路、及び第3NRZ生成回路を備えているため、PAM M信号として、PAM2信号、PAM3信号、PAM4信号、PAM5信号、PAM6信号、PAM7信号、及びPAM8信号のいずれかを発生させることができる。
また、本発明に係る信号発生方法は、n値からなるPAM N信号を生成するPAM N生成ステップと、前記PAM N生成ステップにより生成されるPAM N信号の最大電圧レベルに等しい最大電圧レベルを有するm値(m<n)からなるPAM M信号を生成するPAM M生成ステップと、前記PAM N生成ステップにより生成されたPAM N信号と、前記PAM M生成ステップにより生成されたPAM M信号とのいずれかを出力する信号切替ステップと、を含む構成である。
この構成により、本発明に係る信号発生方法は、PAM N生成ステップから出力されるPAM N信号と、PAM M生成ステップから出力されるPAM M信号の最大電圧レベルを等しくする構成としたことにより、信号切替ステップによるPAM N信号とPAM M信号の切り替え時の電圧調整が不要になる。このため、本発明に係る信号発生方法は、FPGAと比較した場合のCPUの処理速度の遅さに起因したノイズや過電圧を発生させずに、PAM N信号とPAM M信号の相互切り替えを行うことができる。
また、本発明に係る信号発生方法は、前記信号切替ステップからの出力信号を前記PAM N信号から前記PAM M信号に切り替えるための切替制御信号を出力する切替制御ステップを更に含み、前記PAM M生成ステップは、前記切替制御信号の入力をトリガとして前記PAM M信号を生成した後に、生成した前記PAM M信号と、その先頭位置に同期したPAM M開始信号とを出力し、前記信号切替ステップは、前記PAM M信号とともに前記PAM M開始信号が入力されるまで、前記PAM N信号を出力し続け、前記PAM M開始信号の入力をトリガとして、前記PAM N信号に代えて前記PAM M信号を出力する構成であってもよい。
この構成により、本発明に係る信号発生方法は、PAM M信号の生成開始から生成完了までの時間にもPAM N信号を出力し続けることにより、信号出力の停止区間を発生させることなく、PAM N信号からPAM M信号への出力信号の切り替えを行うことができる。
また、本発明に係る信号発生方法は、前記信号切替ステップからの出力信号を前記PAM M信号から前記PAM N信号に切り替えるための切替制御信号を出力する切替制御ステップを更に含み、前記PAM N生成ステップは、前記切替制御信号の入力をトリガとして前記PAM N信号を生成した後に、生成した前記PAM N信号と、その先頭位置に同期したPAM N開始信号とを出力し、前記信号切替ステップは、前記PAM N信号とともに前記PAM N開始信号が入力されるまで、前記PAM M信号を出力し続け、前記PAM N開始信号の入力をトリガとして、前記PAM M信号に代えて前記PAM N信号を出力する構成であってもよい。
この構成により、本発明に係る信号発生方法は、PAM N信号の生成開始から生成完了までの時間にもPAM M信号を出力し続けることにより、信号出力の停止区間を発生させることなく、PAM M信号からPAM N信号への出力信号の切り替えを行うことができる。
本発明は、n値からなるPAM N信号とm値(m<n)からなるPAM M信号の相互切り替えをノイズや過電圧を発生させずに行うことができる信号発生装置及び信号発生方法を提供するものである。
本発明の第1の実施形態に係る信号発生装置の構成を示すブロック図である。 本発明の第1の実施形態に係る信号発生装置における切り替え前後のPAM3信号とPAM2信号の出力例を示す図である。 (a)は従来の信号発生装置によるPAM2信号及びPAM3信号の出力タイミングを説明するための図であり、(b)は本発明の第1の実施形態に係る信号発生装置による第1PAM2信号及びPAM3信号の出力タイミングを説明するための図である。 本発明の第1の実施形態に係る信号発生装置が備えるプレコーディング回路の構成を示すブロック図である。 本発明の第1の実施形態に係る信号発生装置を用いる信号発生方法の処理を示すフローチャート(その1)である。 本発明の第1の実施形態に係る信号発生装置を用いる信号発生方法の処理を示すフローチャート(その2)である。 本発明の第2の実施形態に係る信号発生装置の構成を示すブロック図である。 図7におけるPAM N生成回路の構成を示すブロック図である。 図7における第1スイッチ、第2スイッチ、及び第3スイッチのON/OFFの状態と、各状態の出力可能レベルと、各状態の用途を示す表である。 (a)は第1スイッチのみがONとなる状態1での切り替え前後のPAM2信号とPAM3信号の出力例を示す図であり、(b)は第3スイッチのみがOFFとなる状態2での切り替え前後のPAM2信号とPAM4信号の出力例を示す図であり、(c)は第3スイッチのみがONとなる状態3での切り替え前後のPAM2信号とPAM5信号の出力例を示す図であり、(d)は第1スイッチのみがOFFとなる状態4での切り替え前後のPAM2信号とPAM6信号の出力例を示す図である。 (a)は第1スイッチのみがOFFとなる状態4での切り替え前後のPAM4信号とPAM6信号の出力例を示す図であり、(b)は第2スイッチのみがOFFとなる状態5での切り替え前後のPAM2信号とPAM7信号の出力例を示す図であり、(c)は第2スイッチのみがOFFとなる状態5での切り替え前後のPAM4信号とPAM7信号の出力例を示す図であり、(d)は第1スイッチ、第2スイッチ、及び第3スイッチが全てONとなる状態6での切り替え前後のPAM2信号とPAM8信号の出力例を示す図である。 状態5においてPAM2信号がPAM7信号に切り替えられた後にPAM4信号に切り替えられる出力例を示す図である。 状態5におけるPAM2信号、PAM7信号、及びPAM4信号の出力タイミングを説明するための図である。 図7におけるプレコーディング回路の構成を示すブロック図である。 本発明の第2の実施形態に係る信号発生装置を用いる信号発生方法の処理を示すフローチャート(その1)である。 本発明の第2の実施形態に係る信号発生装置を用いる信号発生方法の処理を示すフローチャート(その2)である。 従来の信号発生装置の構成を示すブロック図である。 従来の信号発生装置における切り替え前後のPAM3信号とPAM2信号の出力例を示す図である。
以下、本発明に係る信号発生装置及び信号発生方法の実施形態について、図面を用いて説明する。
(第1の実施形態)
図1に示すように、本実施形態に係る信号発生装置10は、PRTS生成回路11と、第1NRZ生成回路12aと、第2NRZ生成回路12bと、スイッチ13と、加算器14と、信号切替部としてのセレクタ15と、プレコーディング回路16と、エラー挿入回路17と、操作部18と、制御部19と、を備える。なお、PRTS生成回路11、第1NRZ生成回路12a、第2NRZ生成回路12b、スイッチ13、加算器14、セレクタ15、プレコーディング回路16、及びエラー挿入回路17は、例えばFPGA(Field Programmable Gate Array)上に構成される。
PRTS生成回路11は、PRTS生成多項式に従って、0レベル(低レベル)、1レベル(中レベル)、及び2レベル(高レベル)の3値のPAM3シンボルの擬似ランダムパターンからなるPAM3信号を生成するようになっている。さらに、PRTS生成回路11は、生成したPAM3信号と、その先頭位置に同期したPAM3開始信号(PRTS開始信号)とを出力する。なお、PAM3開始信号は、PAM3信号とともに、後段のセレクタ15、プレコーディング回路16、及びエラー挿入回路17に伝送される。
第1NRZ生成回路12aは、PRBS生成多項式に従って、0レベル(低レベル)及び2レベル(高レベル)の2値のPAM2シンボルの擬似ランダムパターンからなる第1PAM2信号を生成するようになっている。さらに、第1NRZ生成回路12aは、生成した第1PAM2信号と、その先頭位置に同期したPAM2/PAM4開始信号(NRZ開始信号)とを出力する。なお、PAM2/PAM4開始信号は、第1PAM2信号とともに、後段のセレクタ15、プレコーディング回路16、及びエラー挿入回路17に伝送される。
また、第2NRZ生成回路12bは、PRBS生成多項式に従って、0レベル(低レベル)及び1レベル(中レベル)の2値のPAM2シンボルの擬似ランダムパターンからなる第2PAM2信号を生成するようになっている。スイッチ13は、第2NRZ生成回路12bにより生成された第2PAM2信号の通過又は遮断(ON/OFF)を行うようになっている。
加算器14は、スイッチ13が第2PAM2信号を通過させた場合に、第2PAM2信号と、第1NRZ生成回路12aにより生成された第1PAM2信号とを加算して擬似ランダムパターンからなるPAM4信号を生成するようになっている。このとき、第1PAM2信号と第2PAM2信号は、それぞれPAM4信号を構成するMSBとLSBの信号である。一方、加算器14は、スイッチ13が第2PAM2信号を遮断した場合には、第1NRZ生成回路12aにより生成された第1PAM2信号をそのまま出力する。
セレクタ15は、ユーザによる操作部18への操作入力に応じて、加算器14からの出力信号と、PRTS生成回路11により生成されたPAM3信号とのいずれかを出力するようになっている。ここで、加算器14からの出力信号とは、上述した第1PAM2信号又はPAM4信号である。
本実施形態の信号発生装置10においては、第2NRZ生成回路12bにより生成された第2PAM2信号の加算器14への入力がスイッチ13で遮断されると、0(00),2(10)の2値のPAM2シンボルからなる第1PAM2信号と、0(00),1(01),2(10)の3値のPAM3シンボルからなるPAM3信号とがセレクタ15に入力される。つまり、図2に示すように、セレクタ15に入力されるPAM3信号と第1PAM2信号の最大電圧レベルが互いに等しくなるため、セレクタ15によるPAM3信号と第1PAM2信号の切り替え時に各信号の電圧調整が不要となる。
図3(a)は、図17に示した従来の信号発生装置30によるPAM2信号及びPAM3信号の出力タイミングの一例を示す図である。まず、PAM2信号を出力するための出力制御信号が制御部35から出力されると、NRZ生成回路32a,32bは、初期化処理とPAM2信号の生成処理を完了した後にPAM2信号の出力を開始する。初期化処理では、NRZ生成回路32a,32bから出力されるPAM2信号が初期化処理のたびに常に同じデータから始まるように、NRZ生成回路32a,32bにあらかじめ定められた初期値を与える処理などが行われる。また、生成処理では、初期化処理で設定された初期値に基づいた擬似ランダムパターンからなるPAM2信号の生成がNRZ生成回路32a,32bにより行われる。
次に、セレクタ34からの出力信号をPAM2信号からPAM3信号に切り替えるための切替制御信号が制御部35から出力されると、NRZ生成回路32a,32bはPAM2信号の出力を停止する。PRTS生成回路31は、初期化処理とPAM3信号の生成処理を完了した後にPAM3信号の出力を開始する。初期化処理では、PRTS生成回路31から出力されるPAM3信号が初期化処理のたびに常に同じデータから始まるように、PRTS生成回路31にあらかじめ定められた初期値を与える処理などが行われる。また、生成処理では、初期化処理で設定された初期値に基づいた擬似ランダムパターンからなるPAM3信号の生成がPRTS生成回路31により行われる。
次に、セレクタ34からの出力信号をPAM3信号からPAM2信号に切り替えるための切替制御信号が制御部35から出力されると、PRTS生成回路31はPAM3信号の出力を停止する。NRZ生成回路32a,32bは、既に述べた初期化処理とPAM2信号の生成処理を再び完了した後にPAM2信号の出力を開始する。
このように、従来の信号発生装置30は、セレクタ34での出力信号の切り替え時に、NRZ生成回路32a,32bとPRTS生成回路31からの信号出力を一旦全て停止させていたため、信号出力の停止区間が生じてしまうという問題があった。
図3(b)は、本実施形態の信号発生装置10による第1PAM2信号及びPAM3信号の出力タイミングの一例を示す図である。まず、第1PAM2信号を出力するための出力制御信号が制御部19から出力されると、第1NRZ生成回路12aは、初期化処理と第1PAM2信号の生成処理を完了した後に第1PAM2信号の出力を開始する。初期化処理では、第1NRZ生成回路12aから出力される第1PAM2信号が初期化処理のたびに常に同じデータから始まるように、第1NRZ生成回路12aにあらかじめ定められた初期値を与える処理などが行われる。また、生成処理では、初期化処理で設定された初期値に基づいた擬似ランダムパターンからなる第1PAM2信号の生成が第1NRZ生成回路12aにより行われる。さらに、第1NRZ生成回路12aは、生成した第1PAM2信号と、その先頭位置に同期したPAM2開始信号を出力する。セレクタ15は、PAM2開始信号の入力をトリガとして、PAM2開始信号とともに第1PAM2信号を出力する。
次に、セレクタ15からの出力信号を第1PAM2信号からPAM3信号に切り替えるための切替制御信号が制御部19から出力されると、PRTS生成回路11は、切替制御信号の入力をトリガとして、初期化処理とPAM3信号の生成処理を開始する。初期化処理では、PRTS生成回路11から出力されるPAM3信号が初期化処理のたびに常に同じデータから始まるように、PRTS生成回路11にあらかじめ定められた初期値を与える処理などが行われる。また、生成処理では、初期化処理で設定された初期値に基づいた擬似ランダムパターンからなるPAM3信号の生成がPRTS生成回路11により行われる。さらに、PRTS生成回路11は、生成したPAM3信号と、その先頭位置に同期したPAM3開始信号を出力する。セレクタ15は、PRTS生成回路11からPAM3信号とともにPAM3開始信号が入力されるまで第1PAM2信号を出力し続け、PAM3開始信号の入力をトリガとして、第1PAM2信号に代えてPAM3開始信号とともにPAM3信号を出力する。
次に、セレクタ15からの出力信号をPAM3信号から第1PAM2信号に切り替えるための切替制御信号が制御部19から出力されると、第1NRZ生成回路12aは、切替制御信号の入力をトリガとして、既に述べた初期化処理と第1PAM2信号の生成処理を開始する。次に、第1NRZ生成回路12aは、生成した第1PAM2信号と、その先頭位置に同期したPAM2開始信号を出力する。セレクタ15は、第1NRZ生成回路12aから第1PAM2信号とともにPAM2開始信号が入力されるまでPAM3信号を出力し続け、PAM2開始信号の入力をトリガとして、PAM3信号に代えてPAM2開始信号とともに第1PAM2信号を出力する。
このように、本実施形態の信号発生装置10は、セレクタ15での出力信号の切り替え時に、信号出力の停止区間を発生させることなく、第1PAM2信号とPAM3信号との相互切り替えを行うことができる。
以下、従来の信号発生装置30におけるプレコーディングに関する問題点について説明する。従来の信号発生装置30の出力信号が例えばPAM2信号からPAM3信号に切り替えられた直後に、このPAM3信号に対してプレコーディングを行う場合、信号出力の停止区間においてCPUによりプレコーディング処理のON制御をする必要がある。なお、PAM2信号に対してはプレコーディングは行われないため、出力信号をPAM3信号からPAM2信号に切り替える場合には、プレコーディング処理のOFF制御を行う必要がある。しかしながら、CPUの処理速度は、FPGA上に構成されるプレコーディング回路に比べて遅いため、従来の信号発生装置30においては、停止区間の間にプレコーディング処理のON/OFF制御が間に合わないという問題があった。
図4に示すように、本実施形態の信号発生装置10が備えるプレコーディング回路16は、信号分岐部20と、PAM3プレコーディング回路21と、PAM4プレコーディング回路22と、スルー回路23と、を含む。
信号分岐部20は、セレクタ15から出力されたPAM3開始信号とPAM3信号をPAM3プレコーディング回路21に入力するようになっている。また、信号分岐部20は、セレクタ15から出力されたPAM4開始信号とPAM4信号をPAM4プレコーディング回路22に入力するようになっている。また、信号分岐部20は、セレクタ15から出力されたPAM2開始信号と第1PAM2信号をスルー回路23に入力するようになっている。
PAM3プレコーディング回路21は、あらかじめユーザによる操作部18への操作入力により、PAM3信号に対するプレコーディング処理のON設定がなされている場合に、信号分岐部20からのPAM3開始信号の入力をトリガとして、信号分岐部20から入力されるPAM3信号を構成するシンボルにプレコーディングを行うようになっている。さらに、PAM3プレコーディング回路21は、PAM3開始信号とプレコーディング後のPAM3信号を後段のエラー挿入回路17に出力する。一方、PAM3プレコーディング回路21は、あらかじめユーザによる操作部18への操作入力により、PAM3信号に対するプレコーディング処理のOFF設定がなされている場合に、信号分岐部20からのPAM3開始信号の入力をトリガとして、PAM3開始信号とPAM3信号をそのままエラー挿入回路17に出力するようになっている。
PAM4プレコーディング回路22は、あらかじめユーザによる操作部18への操作入力により、PAM4信号に対するプレコーディング処理のON設定がなされている場合に、信号分岐部20からのPAM4開始信号の入力をトリガとして、信号分岐部20から入力されるPAM4信号を構成するシンボルにプレコーディングを行うようになっている。さらに、PAM4プレコーディング回路22は、PAM4開始信号とプレコーディング後のPAM4信号を後段のエラー挿入回路17に出力する。一方、PAM4プレコーディング回路22は、あらかじめユーザによる操作部18への操作入力により、PAM4信号に対するプレコーディング処理のOFF設定がなされている場合に、信号分岐部20からのPAM4開始信号の入力をトリガとして、PAM4開始信号とPAM4信号をそのままエラー挿入回路17に出力するようになっている。
スルー回路23は、ユーザによる操作部18への操作入力によるプレコーディング処理のON/OFF設定にかかわらず、信号分岐部20からのPAM2開始信号の入力をトリガとして、PAM2開始信号と第1PAM2信号をそのままエラー挿入回路17に出力するようになっている。
このように、本実施形態におけるプレコーディング回路16は、PAM3開始信号とPAM4開始信号をトリガとすることで、PAM3信号又はPAM4信号の入力と同時に、それらの信号の先頭からプレコーディング処理を開始することができる。
以下、本実施形態の信号発生装置10によるエラー挿入処理の特徴について説明する。
第1PAM2信号とPAM3信号とではエラーの挿入方法に違いがある。信号発生装置10が備えるエラー挿入回路17は、第1PAM2信号についてはMSBにのみエラー挿入を行うが、PAM3信号についてはシンボルの値を判定し、例えばシンボルの遷移が1シンボル分となるようなエラー挿入を行う。ここで、エラー挿入回路17が第1PAM2信号に対するエラー挿入を行っている状態で、セレクタ15にて出力信号を第1PAM2信号からPAM3信号に切り替える一方で、CPUによりエラー挿入処理を切り替える状況を考える。この場合、CPUの処理速度がFPGA上に構成されるエラー挿入回路17に比べて遅いため、セレクタ15による信号の切り替えタイミングにエラー挿入処理の切り替え制御が間に合わないという問題が発生してしまう。このため、例えば、PAM3信号の1(01)が第1PAM2信号用のエラー挿入処理によって3(11)に変換されてしまい、背景技術の欄で述べたような過電圧が発生することとなる。
そこで、本実施形態の信号発生装置10が備えるエラー挿入回路17は、あらかじめユーザによる操作部18への操作入力により、PAM3信号に対するエラー挿入処理のON設定がなされている場合に、プレコーディング回路16からのPAM3開始信号の入力をトリガとして、プレコーディング回路16から入力されるPAM3信号を構成するシンボルにエラーを挿入するようになっている。さらに、エラー挿入回路17は、エラー挿入後のPAM3信号を出力する。一方、エラー挿入回路17は、あらかじめユーザによる操作部18への操作入力により、PAM3信号に対するエラー挿入処理のOFF設定がなされている場合に、プレコーディング回路16からのPAM3開始信号の入力をトリガとして、PAM3信号をそのまま出力するようになっている。
また、エラー挿入回路17は、あらかじめユーザによる操作部18への操作入力により、第1PAM2信号に対するエラー挿入処理のON設定がなされている場合に、プレコーディング回路16からのPAM2開始信号の入力をトリガとして、プレコーディング回路16から入力される第1PAM2信号を構成するシンボルにエラーを挿入するようになっている。さらに、エラー挿入回路17は、エラー挿入後の第1PAM2信号を出力する。一方、エラー挿入回路17は、あらかじめユーザによる操作部18への操作入力により、第1PAM2信号に対するエラー挿入処理のOFF設定がなされている場合に、プレコーディング回路16からのPAM2開始信号の入力をトリガとして、第1PAM2信号をそのまま出力するようになっている。
また、エラー挿入回路17は、あらかじめユーザによる操作部18への操作入力により、PAM4信号に対するエラー挿入処理のON設定がなされている場合に、プレコーディング回路16からのPAM4開始信号の入力をトリガとして、プレコーディング回路16から入力されるPAM4信号を構成するシンボルにエラーを挿入するようになっている。さらに、エラー挿入回路17は、エラー挿入後のPAM4信号を出力する。一方、エラー挿入回路17は、あらかじめユーザによる操作部18への操作入力により、PAM4信号に対するエラー挿入処理のOFF設定がなされている場合に、プレコーディング回路16からのPAM4開始信号の入力をトリガとして、PAM4信号をそのまま出力するようになっている。
このように、本実施形態におけるエラー挿入回路17は、PAM3開始信号とPAM2/PAM4開始信号をトリガとすることで、第1PAM2信号、PAM3信号又はPAM4信号の入力と同時に、それらの信号の先頭からエラー挿入処理を開始することができる。
図1に示す操作部18は、ユーザによる操作入力を受け付けるためのものであり、例えば表示装置の表示画面の表面に設けられたタッチパネルで構成される。あるいは、操作部18は、キーボード又はマウスのような入力デバイスを含んで構成されてもよい。また、操作部18は、リモートコマンドなどによる遠隔制御を行う外部制御装置で構成されてもよい。操作部18への操作入力は、制御部19により検知されるようになっている。例えば、操作部18により、PRTS生成回路11、第1NRZ生成回路12a、及び第2NRZ生成回路12bにおけるPRTS生成多項式やPRBS生成多項式の段数の設定、出力制御信号や切替制御信号の出力指示、スイッチ13、プレコーディング回路16、及びエラー挿入回路17におけるON/OFFの設定などをユーザが任意に行うことが可能である。
制御部19は、例えばCPU、ROM、RAM、HDDなどを含むマイクロコンピュータ又はパーソナルコンピュータ等で構成され、信号発生装置10を構成する上記各部の動作を制御する。また、制御部19は、ユーザによる操作部18への操作入力に応じて、PRTS生成回路11、第1NRZ生成回路12a、及び第2NRZ生成回路12bの各回路に、それぞれPAM3信号、第1PAM2信号、及び第2PAM2信号を出力させるための出力制御信号を出力するようになっている。さらに、制御部19は、セレクタ15からの出力信号を第1PAM2信号、PAM3信号、及びPAM4信号の間で相互に切り替えるための切替制御信号を出力するようになっている。PRTS生成回路11、第1NRZ生成回路12a、第2NRZ生成回路12b、スイッチ13、加算器14、セレクタ15、プレコーディング回路16、及びエラー挿入回路17は、例えば、FPGAやASIC(Application Specific Integrated Circuit)などのディジタル回路で構成することが可能である。
以下、本実施形態の信号発生装置10を用いる信号発生方法について、図5及び図6のフローチャートを参照しながらその処理の一例を説明する。なお、図5のフローチャートでは、セレクタ15からの出力信号をPAM3信号から第1PAM2信号に切り替える処理を説明する。
図5に示すように、まず、制御部19は、ユーザによる操作部18への操作入力により、PRTS生成回路11、第1NRZ生成回路12a、及び第2NRZ生成回路12bの各回路におけるPRTS生成多項式及びPRBS生成多項式の段数の設定や、スイッチ13、プレコーディング回路16、及びエラー挿入回路17におけるON/OFFの設定などの初期設定を行う(ステップS1)。
次に、制御部19は、ユーザによる操作部18への操作入力により、PRTS生成回路11に出力制御信号を出力する(ステップS2)。
次に、PRTS生成回路11は、ステップS1での初期設定に基づいて、初期化処理とPAM3信号の生成処理を行う(ステップS3)。
次に、PRTS生成回路11は、生成したPAM3信号と、その先頭位置に同期したPAM3開始信号とをセレクタ15に出力する(ステップS4)。
次に、セレクタ15は、PAM3開始信号の入力をトリガとして、PAM3開始信号とともにPAM3信号をプレコーディング回路16に出力する(ステップS5)。
次に、プレコーディング回路16は、あらかじめステップS1でPAM3信号に対するプレコーディング処理のON設定がなされている場合に、PAM3開始信号の入力をトリガとして、セレクタ15から入力されるPAM3信号を構成するシンボルにプレコーディングを行う(ステップS6)。
次に、エラー挿入回路17は、あらかじめステップS1でPAM3信号に対するエラー挿入処理のON設定がなされている場合に、PAM3開始信号の入力をトリガとして、プレコーディング回路16から入力されるPAM3信号を構成するシンボルにエラーを挿入して、エラー挿入されたPAM3信号を出力する(ステップS7)。
次に、制御部19は、ユーザによる操作部18への操作入力により、セレクタ15からの出力信号をPAM3信号から第1PAM2信号に切り替えるための切替制御信号を出力する指示があったか否かを判断する。切替制御信号を出力する指示があった場合には、制御部19は、切替制御信号を第1NRZ生成回路12a及びセレクタ15に出力する(切替制御ステップS8)。
次に、第1NRZ生成回路12aは、ステップS1での初期設定に基づいて、切替制御信号の入力をトリガとして、初期化処理と第1PAM2信号の生成処理を行う(ステップS9)。
次に、第1NRZ生成回路12aは、生成した第1PAM2信号と、その先頭位置に同期したPAM2開始信号とをセレクタ15に出力する(ステップS10)。
次に、セレクタ15は、PAM2開始信号の入力をトリガとして、PAM3信号に代えてPAM2開始信号とともに第1PAM2信号を、プレコーディング回路16のスルー回路23を介して、エラー挿入回路17に出力する(ステップS11)。
次に、エラー挿入回路17は、あらかじめステップS1で第1PAM2信号に対するエラー挿入処理のON設定がなされている場合に、PAM2開始信号の入力をトリガとして、スルー回路23から入力される第1PAM2信号を構成するシンボルにエラーを挿入して、エラー挿入された第1PAM2信号を出力する(ステップS12)。
なお、上記の処理のうち、ステップS3,S4はPRTS生成ステップを構成する。ステップS9,S10は第1NRZ生成ステップを構成する。ステップS5,S11は信号切替ステップを構成する。
以下、図6のフローチャートを参照しながら、セレクタ15からの出力信号を第1PAM2信号からPAM3信号に切り替える処理を説明する。図6に示すように、まず、制御部19は、ユーザによる操作部18への操作入力により、PRTS生成回路11、第1NRZ生成回路12a、及び第2NRZ生成回路12bの各回路におけるPRTS生成多項式及びPRBS生成多項式の段数の設定や、スイッチ13、プレコーディング回路16、及びエラー挿入回路17におけるON/OFFの設定などの初期設定を行う(ステップS21)。
次に、制御部19は、ユーザによる操作部18への操作入力により、第1NRZ生成回路12aに出力制御信号を出力する(ステップS22)。
次に、第1NRZ生成回路12aは、ステップS21での初期設定に基づいて、初期化処理と第1PAM2信号の生成処理を行う(ステップS23)。
次に、第1NRZ生成回路12aは、生成した第1PAM2信号と、その先頭位置に同期したPAM2開始信号とをセレクタ15に出力する(ステップS24)。
次に、セレクタ15は、PAM2開始信号の入力をトリガとして、PAM2開始信号とともに第1PAM2信号を、プレコーディング回路16のスルー回路23を介して、エラー挿入回路17に出力する(ステップS25)。
次に、エラー挿入回路17は、あらかじめステップS21で第1PAM2信号に対するエラー挿入処理のON設定がなされている場合に、PAM2開始信号の入力をトリガとして、スルー回路23から入力される第1PAM2信号を構成するシンボルにエラーを挿入して、エラー挿入された第1PAM2信号を出力する(ステップS26)。
次に、制御部19は、ユーザによる操作部18への操作入力により、セレクタ15からの出力信号を第1PAM2信号からPAM3信号に切り替えるための切替制御信号を出力する指示があったか否かを判断する。切替制御信号を出力する指示があった場合には、制御部19は、切替制御信号をPRTS生成回路11及びセレクタ15に出力する(切替制御ステップS27)。
次に、PRTS生成回路11は、ステップS21での初期設定に基づいて、切替制御信号の入力をトリガとして、初期化処理とPAM3信号の生成処理を行う(ステップS28)。
次に、PRTS生成回路11は、生成したPAM3信号と、その先頭位置に同期したPAM3開始信号とをセレクタ15に出力する(ステップS29)。
次に、セレクタ15は、PAM3開始信号の入力をトリガとして、第1PAM2信号に代えてPAM3開始信号とともにPAM3信号をプレコーディング回路16に出力する(ステップS30)。
次に、プレコーディング回路16は、あらかじめステップS21でPAM3信号に対するプレコーディング処理のON設定がなされている場合に、PAM3開始信号の入力をトリガとして、セレクタ15から入力されるPAM3信号を構成するシンボルにプレコーディングを行う(ステップS31)。
次に、エラー挿入回路17は、あらかじめステップS21でPAM3信号に対するエラー挿入処理のON設定がなされている場合に、PAM3開始信号の入力をトリガとして、プレコーディング回路16から入力されるPAM3信号を構成するシンボルにエラーを挿入して、エラー挿入されたPAM3信号を出力する(ステップS32)。
なお、上記の処理のうち、ステップS23,S24は第1NRZ生成ステップを構成する。ステップS28,S29はPRTS生成ステップを構成する。ステップS25,S30は信号切替ステップを構成する。
以上説明したように、本実施形態に係る信号発生装置10は、第1PAM2信号とPAM3信号の最大電圧レベルを等しくする構成としたことにより、セレクタ15による第1PAM2信号とPAM3信号の切り替え時の電圧調整が不要になる。このため、信号発生装置10は、FPGAと比較した場合のCPUの処理速度の遅さに起因したノイズや過電圧を発生させずに、第1PAM2信号とPAM3信号の相互切り替えを行うことができる。
また、本実施形態に係る信号発生装置10が備えるセレクタ15は、出力信号をPAM3信号から第1PAM2信号に切り替える際に、第1PAM2信号とともに、その先頭位置に同期したPAM2開始信号が入力されるまでPAM3信号を出力し続け、PAM2開始信号の入力をトリガとして、PAM3信号に代えて第1PAM2信号を出力する。つまり、信号発生装置10は、第1PAM2信号の生成開始から生成完了までの時間にもPAM3信号を出力し続けることにより、信号出力の停止区間を発生させることなく、PAM3信号から第1PAM2信号への出力信号の切り替えを行うことができる。
また、本実施形態に係る信号発生装置10が備えるセレクタ15は、出力信号を第1PAM2信号からPAM3信号に切り替える際に、PAM3信号とともに、その先頭位置に同期したPAM3開始信号が入力されるまで第1PAM2信号を出力し続け、PAM3開始信号の入力をトリガとして、第1PAM2信号に代えてPAM3信号を出力する。つまり、信号発生装置10は、PAM3信号の生成開始から生成完了までの時間にも第1PAM2信号を出力し続けることにより、信号出力の停止区間を発生させることなく、第1PAM2信号からPAM3信号への出力信号の切り替えを行うことができる。
また、本実施形態に係る信号発生装置10が備えるプレコーディング回路16は、PAM3信号の先頭位置に同期したPAM3開始信号をトリガとすることで、PAM3信号の入力と同時に、PAM3信号の先頭からプレコーディング処理を開始することができる。
また、本実施形態に係る信号発生装置10が備えるエラー挿入回路17は、PAM3信号の先頭位置に同期したPAM3開始信号をトリガとすることで、PAM3信号の入力と同時に、PAM3信号の先頭からエラー挿入処理を開始することができる。
また、本実施形態に係る信号発生装置10は、第1NRZ生成回路12aと第2NRZ生成回路12bを備えているため、PAM2信号とPAM3信号だけでなくPAM4信号も発生させることができる。
また、本実施形態に係る信号発生装置10は、PRTS生成回路11、第1NRZ生成回路12a、及び第2NRZ生成回路12bにより生成される信号と共に流れる開始信号により、信号の種類(PAM2、PAM3、PAM4)に応じてプレコーディング回路16及びエラー挿入回路17の処理内容を切り替えることができる。
(第2の実施形態)
続いて、本発明の第2の実施形態に係る信号発生装置について、図面を参照しながら説明する。なお、第1の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第1の実施形態と同様の動作についても適宜説明を省略する。
図7に示すように、本実施形態に係る信号発生装置40は、PAM N生成回路41と、PAM M生成回路42と、信号切替部としてのセレクタ43と、プレコーディング回路44と、エラー挿入回路45と、操作部18と、制御部19と、を備える。なお、PAM N生成回路41、PAM M生成回路42、セレクタ43、プレコーディング回路44、及びエラー挿入回路45は、例えばFPGAやASIC上に構成される。
なお、第1の実施形態のPRTS生成回路11は、PAM N生成回路41を構成する。また、第1の実施形態の第1NRZ生成回路12a、第2NRZ生成回路12b、スイッチ13、及び加算器14は、PAM M生成回路42を構成する。
制御部19は、例えばCPU、ROM、RAM、HDDなどを含むマイクロコンピュータ又はパーソナルコンピュータ等で構成され、信号発生装置40を構成する上記各部の動作を制御する。また、本実施形態において、制御部19は、ユーザによる操作部18への操作入力に応じて、後述するPAM N信号及びPAM M信号をPAM N生成回路41及びPAM M生成回路42の各回路から出力させるための出力制御信号を出力するようになっている。さらに、制御部19は、セレクタ43からの出力信号をPAM N信号及びPAM M信号の間で相互に切り替えるための切替制御信号を出力するようになっている。
PAM N生成回路41は、n値(n≧3)からなるPAM N信号を生成するものである。本実施形態において、PAM N信号とは、PAM N生成回路41から出力されるPAM3信号、PAM4信号、PAM5信号、PAM6信号、PAM7信号、及びPAM8信号の総称である。図8に示すように、PAM N生成回路41は、PRTS生成回路11と、PAM4擬似ランダムパターン生成回路414と、PAM5擬似ランダムパターン生成回路415と、PAM6擬似ランダムパターン生成回路416と、PAM7擬似ランダムパターン生成回路417と、PAM8擬似ランダムパターン生成回路418と、セレクタ419と、を含む。
さらに、PAM N生成回路41は、制御部19からの出力制御信号又は切替制御信号の入力をトリガとしてPAM N信号を生成した後に、生成したPAM N信号と、その先頭位置に同期したPAM N開始信号とを出力する。なお、PAM N開始信号は、PAM N信号とともに、後段のセレクタ43、プレコーディング回路44、及びエラー挿入回路45に伝送される。本実施形態において、PAM N開始信号とは、PAM N生成回路41から出力されるPAM3信号、PAM4信号、PAM5信号、PAM6信号、PAM7信号、及びPAM8信号のそれぞれに対応した、PAM3開始信号、PAM4開始信号、PAM5開始信号、PAM6開始信号、PAM7開始信号、及びPAM8開始信号の総称である。
PRTS生成回路11は、PRTS生成多項式に従って、0レベル、1レベル、及び2レベルの3値のPAM3シンボルの擬似ランダムパターンからなるPAM3信号を生成するようになっている。さらに、PRTS生成回路11は、生成したPAM3信号と、その先頭位置に同期したPAM3開始信号とを出力する。
PAM4擬似ランダムパターン生成回路414は、0レベル、1レベル、2レベル、及び3レベルの4値のPAM4シンボルの擬似ランダムパターンからなるPAM4信号を生成するようになっている。さらに、PAM4擬似ランダムパターン生成回路414は、生成したPAM4信号と、その先頭位置に同期したPAM4開始信号とを出力する。
PAM5擬似ランダムパターン生成回路415は、0レベル、1レベル、2レベル、3レベル、及び4レベルの5値のPAM5シンボルの擬似ランダムパターンからなるPAM5信号を生成するようになっている。さらに、PAM5擬似ランダムパターン生成回路415は、生成したPAM5信号と、その先頭位置に同期したPAM5開始信号とを出力する。
PAM6擬似ランダムパターン生成回路416は、0レベル、1レベル、2レベル、3レベル、4レベル、及び5レベルの6値のPAM6シンボルの擬似ランダムパターンからなるPAM6信号を生成するようになっている。さらに、PAM6擬似ランダムパターン生成回路416は、生成したPAM6信号と、その先頭位置に同期したPAM6開始信号とを出力する。
PAM7擬似ランダムパターン生成回路417は、0レベル、1レベル、2レベル、3レベル、4レベル、5レベル、及び6レベルの7値のPAM7シンボルの擬似ランダムパターンからなるPAM7信号を生成するようになっている。さらに、PAM7擬似ランダムパターン生成回路417は、生成したPAM7信号と、その先頭位置に同期したPAM7開始信号とを出力する。
PAM8擬似ランダムパターン生成回路418は、0レベル、1レベル、2レベル、3レベル、4レベル、5レベル、6レベル、及び7レベルの8値のPAM8シンボルの擬似ランダムパターンからなるPAM8信号を生成するようになっている。さらに、PAM8擬似ランダムパターン生成回路418は、生成したPAM8信号と、その先頭位置に同期したPAM8開始信号とを出力する。
セレクタ419は、ユーザによる操作部18への操作入力に応じて、PRTS生成回路11により生成されたPAM3信号と、PAM4擬似ランダムパターン生成回路414により生成されたPAM4信号と、PAM5擬似ランダムパターン生成回路415により生成されたPAM5信号と、PAM6擬似ランダムパターン生成回路416により生成されたPAM6信号と、PAM7擬似ランダムパターン生成回路417により生成されたPAM7信号と、PAM8擬似ランダムパターン生成回路418により生成されたPAM8信号とのいずれかを出力するようになっている。
PAM M生成回路42は、PAM N生成回路41により生成されたPAM N信号の最大電圧レベルに等しい最大電圧レベルを有するm値(m<n)からなるPAM M信号を生成するものである。本実施形態において、PAM M信号とは、PAM M生成回路42から出力されるPAM2信号、PAM3信号、PAM4信号、PAM5信号、PAM6信号、及びPAM7信号の総称である。図7に示すように、PAM M生成回路42は、第1NRZ生成回路12aと、第2NRZ生成回路12bと、第3NRZ生成回路12cと、第1スイッチSW1と、第2スイッチSW2と、第3スイッチSW3と、第1加算器14aと、第2加算器14bと、を含む。なお、切り替えの対象となるPAM N信号とPAM M信号とは、互いに等しい最大電圧レベルを有するものでありさえすれば、値はm=nであってもよい。このため、PAM M生成回路42は、例えばPAM M信号としてPAM8信号を生成してもよい。
さらに、PAM M生成回路42は、制御部19からの出力制御信号又は切替制御信号の入力をトリガとしてPAM M信号を生成した後に、生成したPAM M信号と、その先頭位置に同期したPAM M開始信号とを出力する。なお、PAM M開始信号は、PAM M信号とともに、後段のセレクタ43、プレコーディング回路44、及びエラー挿入回路45に伝送される。本実施形態において、PAM M開始信号とは、PAM M生成回路42から出力されるPAM2信号、PAM3信号、PAM4信号、PAM5信号、PAM6信号、PAM7信号、及びPAM8信号のそれぞれに対応した、PAM2開始信号、PAM3開始信号、PAM4開始信号、PAM5開始信号、PAM6開始信号、PAM7開始信号、及びPAM8開始信号の総称である。
第1NRZ生成回路12aは、PRBS生成多項式に従って、0レベル及び2レベルの2値のPAM2シンボルの擬似ランダムパターンからなる第1PAM2信号を生成するようになっている。
第2NRZ生成回路12bは、PRBS生成多項式に従って、0レベル及び1レベルの2値のPAM2シンボルの擬似ランダムパターンからなる第2PAM2信号を生成するようになっている。
第3NRZ生成回路12cは、PRBS生成多項式に従って、0レベル及び4レベルの2値のPAM2シンボルの擬似ランダムパターンからなる第3PAM2信号を生成するようになっている。
第1スイッチSW1は、第1NRZ生成回路12aにより生成された第1PAM2信号の通過又は遮断(ON/OFF)を行うようになっている。第2スイッチSW2は、第1の実施形態のスイッチ13に相当し、第2NRZ生成回路12bにより生成された第2PAM2信号の通過又は遮断(ON/OFF)を行うようになっている。第3スイッチSW3は、第3NRZ生成回路12cにより生成された第3PAM2信号の通過又は遮断(ON/OFF)を行うようになっている。
第1加算器14aは、第1の実施形態の加算器14に相当し、第1スイッチSW1からの出力信号と、第2スイッチSW2からの出力信号とを加算するようになっている。第2加算器14bは、第1加算器14aからの出力信号と、第3スイッチSW3からの出力信号とを加算してPAM M信号を生成するようになっている。
セレクタ43は、ユーザによる操作部18への操作入力に応じて、PAM N生成回路41により生成されたPAM N信号と、PAM M生成回路42により生成されたPAM M信号とのいずれかを出力するようになっている。また、セレクタ43は、PAM M信号とともにPAM M開始信号が入力されるまで、PAM N信号を出力し続け、PAM M開始信号の入力をトリガとして、PAM N信号に代えてPAM M信号を出力するようになっている。また、セレクタ43は、PAM N信号とともにPAM N開始信号が入力されるまで、PAM M信号を出力し続け、PAM N開始信号の入力をトリガとして、PAM M信号に代えてPAM N信号を出力するようになっている。
図9は、第1スイッチSW1、第2スイッチSW2、及び第3スイッチSW3のON/OFFの状態と、各状態の出力可能レベルと、各状態の用途を示す表である。
状態1は、第1スイッチSW1のみがONとなり、第2スイッチSW2と第3スイッチSW3がOFFとなる状態である。このとき、第1NRZ生成回路12aから0レベル及び2レベルの2値からなる第1PAM2信号が出力される。つまり、PAM M生成回路42からは、0レベル及び2レベルに相当する電圧をセレクタ43に出力可能である。例えば、図10(a)に示すように、PAM N生成回路41のPRTS生成回路11により生成された0レベル、1レベル、及び2レベルの3値からなるPAM3信号と、PAM M生成回路42により生成された0レベル及び2レベルの2値からなるPAM2信号の最大電圧レベルが互いに等しくなるため、セレクタ43によるこれらの信号の切り替え時に各信号の電圧調整が不要となる。
状態2は、第1スイッチSW1と第2スイッチSW2がONとなり、第3スイッチSW3のみがOFFとなる状態である。このとき、第1NRZ生成回路12aから0レベル及び2レベルの2値からなる第1PAM2信号が出力されるとともに、第2NRZ生成回路12bから0レベル及び1レベルの2値からなる第2PAM2信号が出力される。つまり、PAM M生成回路42からは、0レベル、1レベル、2レベル、及び3レベルに相当する電圧をセレクタ43に出力可能である。例えば、図10(b)に示すように、PAM N生成回路41のPAM4擬似ランダムパターン生成回路414により生成された0レベル、1レベル、2レベル、及び3レベルの4値からなるPAM4信号と、PAM M生成回路42により生成された0レベル及び3レベルの2値からなるPAM2信号の最大電圧レベルが互いに等しくなるため、セレクタ43によるこれらの信号の切り替え時に各信号の電圧調整が不要となる。
状態3は、第3スイッチSW3のみがONとなる状態である。このとき、第3NRZ生成回路12cから0レベル及び4レベルの2値からなる第3PAM2信号が出力される。つまり、PAM M生成回路42からは、0レベル及び4レベルに相当する電圧をセレクタ43に出力可能である。例えば、図10(c)に示すように、PAM N生成回路41のPAM5擬似ランダムパターン生成回路415により生成された0レベル、1レベル、2レベル、3レベル、及び4レベルの5値からなるPAM5信号と、PAM M生成回路42により生成された0レベル及び4レベルの2値からなる第3PAM2信号の最大電圧レベルが互いに等しくなるため、セレクタ43によるこれらの信号の切り替え時に各信号の電圧調整が不要となる。
状態4は、第2スイッチSW2と第3スイッチSW3がONとなり、第1スイッチSW1のみがOFFとなる状態である。このとき、第2NRZ生成回路12bから0レベル及び1レベルの2値からなる第2PAM2信号が出力されるとともに、第3NRZ生成回路12cから0レベル及び4レベルの2値からなる第3PAM2信号が出力される。つまり、PAM M生成回路42からは、0レベル、1レベル、4レベル、及び5レベルに相当する電圧をセレクタ43に出力可能である。例えば、図10(d)に示すように、PAM N生成回路41のPAM6擬似ランダムパターン生成回路416により生成された0レベル、1レベル、2レベル、3レベル、4レベル、及び5レベルの6値からなるPAM6信号と、PAM M生成回路42により生成された0レベル及び5レベルの2値からなるPAM2信号の最大電圧レベルが互いに等しくなるため、セレクタ43によるこれらの信号の切り替え時に各信号の電圧調整が不要となる。あるいは、図11(a)に示すように、PAM N生成回路41のPAM6擬似ランダムパターン生成回路416により生成された0レベル、1レベル、2レベル、3レベル、4レベル、及び5レベルの6値からなるPAM6信号と、PAM M生成回路42により生成された0レベル、1レベル、4レベル、及び5レベルの4値からなるPAM4信号の最大電圧レベルが互いに等しくなるため、セレクタ43によるこれらの信号の切り替え時に各信号の電圧調整が不要となる。
状態5は、第1スイッチSW1と第3スイッチSW3がONとなり、第2スイッチSW2のみがOFFとなる状態である。このとき、第1NRZ生成回路12aから0レベル及び2レベルの2値からなる第1PAM2信号が出力されるとともに、第3NRZ生成回路12cから0レベル及び4レベルの2値からなる第3PAM2信号が出力される。つまり、PAM M生成回路42からは、0レベル、2レベル、4レベル、及び6レベルに相当する電圧をセレクタ43に出力可能である。例えば、図11(b)に示すように、PAM N生成回路41のPAM7擬似ランダムパターン生成回路417により生成された0レベル、1レベル、2レベル、3レベル、4レベル、5レベル、及び6レベルの7値からなるPAM7信号と、PAM M生成回路42により生成された0レベル及び6レベルの2値からなるPAM2信号の最大電圧レベルが互いに等しくなるため、セレクタ43によるこれらの信号の切り替え時に各信号の電圧調整が不要となる。あるいは、図11(c)に示すように、PAM N生成回路41のPAM7擬似ランダムパターン生成回路417により生成された0レベル、1レベル、2レベル、3レベル、4レベル、5レベル、及び6レベルの7値からなるPAM7信号と、PAM M生成回路42により生成された0レベル、2レベル、4レベル、及び6レベルの4値からなるPAM4信号の最大電圧レベルが互いに等しくなるため、セレクタ43によるこれらの信号の切り替え時に各信号の電圧調整が不要となる。
状態6は、第1スイッチSW1と、第2スイッチSW2と、第3スイッチSW3が全てONとなる状態である。このとき、第1NRZ生成回路12aから0レベル及び2レベルの2値からなる第1PAM2信号が出力され、第2NRZ生成回路12bから0レベル及び1レベルの2値からなる第2PAM2信号が出力され、第3NRZ生成回路12cから0レベル及び4レベルの2値からなる第3PAM2信号が出力される。つまり、PAM M生成回路42からは、0レベル、1レベル、2レベル、3レベル、4レベル、5レベル、6レベル、及び7レベルに相当する電圧をセレクタ43に出力可能である。例えば、図11(d)に示すように、PAM N生成回路41のPAM8擬似ランダムパターン生成回路418により生成された0レベル、1レベル、2レベル、3レベル、4レベル、5レベル、6レベル、及び7レベルの8値からなるPAM8信号と、PAM M生成回路42により生成された0レベル及び7レベルの2値からなるPAM2信号の最大電圧レベルが互いに等しくなるため、セレクタ43によるこれらの信号の切り替え時に各信号の電圧調整が不要となる。なお、PAM M生成回路42からの出力信号は、最大電圧レベルが7レベル相当のPAM2信号に限らず、例えば最大電圧レベルが7レベル又は7レベル未満相当のPAM2信号、PAM3信号、PAM4信号、PAM5信号、PAM6信号、PAM7信号、及びPAM8信号のいずれであってもよい。
状態7は、第1スイッチSW1と、第2スイッチSW2と、第3スイッチSW3が全てOFFとなる状態である。つまり、PAM M生成回路42からは、0レベルに相当する電圧しかセレクタ43に出力されないため、本実施形態ではこの状態7は不使用としている。
状態8は、第2スイッチSW2のみがONとなり、第1スイッチSW1と第3スイッチSW3がOFFとなる状態である。このとき、第2NRZ生成回路12bから0レベル及び1レベルの2値からなる第2PAM2信号が出力されるのみであるため、本実施形態ではこの状態8は不使用としている。
図12は、状態5について、PAM M生成回路42により生成されたPAM2信号が、PAM7擬似ランダムパターン生成回路417により生成されたPAM7信号に切り替えられた後に、PAM M生成回路42により生成されたPAM4信号に切り替えられる例を示している。このように、本実施形態の信号発生装置40は、最大電圧レベルを6レベルに相当する電圧レベルに維持しながら、PAM2信号とPAM7信号の切り替えと、PAM4信号とPAM7信号の切り替えを行うことが可能である。同様に、本実施形態の信号発生装置40は、状態4についても、最大電圧レベルを5レベルに相当する電圧レベルに維持しながら、PAM2信号とPAM6信号の切り替えと、PAM4信号とPAM6信号の切り替えを行うことが可能である。
図13は、状態5におけるPAM2信号、PAM7信号、及びPAM4信号の出力タイミングの一例を示す図である。まず、制御部19は、最大電圧レベルが6レベルに相当するPAM2信号を出力するための出力制御信号をPAM M生成回路42に出力する。これにより、第1NRZ生成回路12aは、初期化処理と第1PAM2信号の生成処理を完了した後に第1PAM2信号の出力を開始する。同時に、第3NRZ生成回路12cは、初期化処理と第3PAM2信号の生成処理を完了した後に第3PAM2信号の出力を開始する。
初期化処理では、PAM M生成回路42から出力されるPAM2信号が初期化処理のたびに常に同じデータから始まるように、第1NRZ生成回路12a及び第3NRZ生成回路12cにあらかじめ定められた初期値を与える処理などが行われる。また、生成処理では、初期化処理で設定された初期値に基づいた擬似ランダムパターンからなるPAM2信号の生成がPAM M生成回路42により行われる。さらに、PAM M生成回路42は、生成したPAM2信号と、その先頭位置に同期したPAM2開始信号を出力する。セレクタ43は、PAM2開始信号の入力をトリガとして、PAM2開始信号とともにPAM2信号を出力する。
次に、セレクタ43からの出力信号をPAM2信号からPAM7信号に切り替えるための切替制御信号が制御部19から出力されると、PAM7擬似ランダムパターン生成回路417は、切替制御信号の入力をトリガとして、初期化処理とPAM7信号の生成処理を開始する。初期化処理では、PAM7擬似ランダムパターン生成回路417から出力されるPAM7信号が初期化処理のたびに常に同じデータから始まるように、PAM7擬似ランダムパターン生成回路417にあらかじめ定められた初期値を与える処理などが行われる。また、生成処理では、初期化処理で設定された初期値に基づいた擬似ランダムパターンからなるPAM7信号の生成がPAM7擬似ランダムパターン生成回路417により行われる。さらに、PAM7擬似ランダムパターン生成回路417は、生成したPAM7信号と、その先頭位置に同期したPAM7開始信号を出力する。セレクタ43は、PAM7擬似ランダムパターン生成回路417からPAM7信号とともにPAM7開始信号が入力されるまでPAM2信号を出力し続け、PAM7開始信号の入力をトリガとして、PAM2信号に代えてPAM7開始信号とともにPAM7信号を出力する。
次に、制御部19は、セレクタ43からの出力信号をPAM7信号からPAM4信号に切り替えるための切替制御信号をPAM M生成回路42に出力する。これにより、第1NRZ生成回路12aは、切替制御信号の入力をトリガとして、既に述べた初期化処理と第1PAM2信号の生成処理を完了した後に第1PAM2信号の出力を開始する。同時に、第3NRZ生成回路12cは、初期化処理と第3PAM2信号の生成処理を完了した後に第3PAM2信号の出力を開始する。次に、PAM M生成回路42は、生成したPAM4信号と、その先頭位置に同期したPAM4開始信号を出力する。セレクタ43は、PAM M生成回路42からPAM4信号とともにPAM4開始信号が入力されるまでPAM7信号を出力し続け、PAM4開始信号の入力をトリガとして、PAM7信号に代えてPAM4開始信号とともにPAM4信号を出力する。
このように、本実施形態の信号発生装置40は、セレクタ43での出力信号の切り替え時に、信号出力の停止区間を発生させることなく、PAM M信号とPAM N信号との相互切り替えを行うことができる。
図14に示すように、本実施形態の信号発生装置40が備えるプレコーディング回路44は、PAM N開始信号又はPAM M開始信号の入力をトリガとして、セレクタ43から入力されるPAM N信号又はPAM M信号を構成するシンボルにプレコーディングを行うようになっている。具体的には、プレコーディング回路44は、信号分岐部50と、PAM3プレコーディング回路21と、PAM4プレコーディング回路22と、PAM5プレコーディング回路51と、PAM6プレコーディング回路52と、PAM7プレコーディング回路53と、PAM8プレコーディング回路54と、スルー回路23と、を含む。PAM3プレコーディング回路21と、PAM4プレコーディング回路22と、スルー回路23の動作は、第1の実施形態と同様である。
信号分岐部50は、セレクタ43から出力されたPAM3開始信号とPAM3信号をPAM3プレコーディング回路21に入力するようになっている。また、信号分岐部50は、セレクタ43から出力されたPAM4開始信号とPAM4信号をPAM4プレコーディング回路22に入力するようになっている。また、信号分岐部50は、セレクタ43から出力されたPAM5開始信号とPAM5信号をPAM5プレコーディング回路51に入力するようになっている。また、信号分岐部50は、セレクタ43から出力されたPAM6開始信号とPAM6信号をPAM6プレコーディング回路52に入力するようになっている。
また、信号分岐部50は、セレクタ43から出力されたPAM7開始信号とPAM7信号をPAM7プレコーディング回路53に入力するようになっている。また、信号分岐部50は、セレクタ43から出力されたPAM8開始信号とPAM8信号をPAM8プレコーディング回路54に入力するようになっている。また、信号分岐部50は、セレクタ43から出力されたPAM2開始信号とPAM2信号をスルー回路23に入力するようになっている。
PAM5プレコーディング回路51は、あらかじめユーザによる操作部18への操作入力により、PAM5信号に対するプレコーディング処理のON設定がなされている場合に、信号分岐部50からのPAM5開始信号の入力をトリガとして、信号分岐部50から入力されるPAM5信号を構成するシンボルにプレコーディングを行うようになっている。さらに、PAM5プレコーディング回路51は、PAM5開始信号とプレコーディング後のPAM5信号を後段のエラー挿入回路45に出力する。一方、PAM5プレコーディング回路51は、あらかじめユーザによる操作部18への操作入力により、PAM5信号に対するプレコーディング処理のOFF設定がなされている場合に、信号分岐部50からのPAM5開始信号の入力をトリガとして、PAM5開始信号とPAM5信号をそのままエラー挿入回路45に出力するようになっている。
PAM6プレコーディング回路52は、あらかじめユーザによる操作部18への操作入力により、PAM6信号に対するプレコーディング処理のON設定がなされている場合に、信号分岐部50からのPAM6開始信号の入力をトリガとして、信号分岐部50から入力されるPAM6信号を構成するシンボルにプレコーディングを行うようになっている。さらに、PAM6プレコーディング回路52は、PAM6開始信号とプレコーディング後のPAM6信号を後段のエラー挿入回路45に出力する。一方、PAM6プレコーディング回路52は、あらかじめユーザによる操作部18への操作入力により、PAM6信号に対するプレコーディング処理のOFF設定がなされている場合に、信号分岐部50からのPAM6開始信号の入力をトリガとして、PAM6開始信号とPAM6信号をそのままエラー挿入回路45に出力するようになっている。
PAM7プレコーディング回路53は、あらかじめユーザによる操作部18への操作入力により、PAM7信号に対するプレコーディング処理のON設定がなされている場合に、信号分岐部50からのPAM7開始信号の入力をトリガとして、信号分岐部50から入力されるPAM7信号を構成するシンボルにプレコーディングを行うようになっている。さらに、PAM7プレコーディング回路53は、PAM7開始信号とプレコーディング後のPAM7信号を後段のエラー挿入回路45に出力する。一方、PAM7プレコーディング回路53は、あらかじめユーザによる操作部18への操作入力により、PAM7信号に対するプレコーディング処理のOFF設定がなされている場合に、信号分岐部50からのPAM7開始信号の入力をトリガとして、PAM7開始信号とPAM7信号をそのままエラー挿入回路45に出力するようになっている。
PAM8プレコーディング回路54は、あらかじめユーザによる操作部18への操作入力により、PAM8信号に対するプレコーディング処理のON設定がなされている場合に、信号分岐部50からのPAM8開始信号の入力をトリガとして、信号分岐部50から入力されるPAM8信号を構成するシンボルにプレコーディングを行うようになっている。さらに、PAM8プレコーディング回路54は、PAM8開始信号とプレコーディング後のPAM8信号を後段のエラー挿入回路45に出力する。一方、PAM8プレコーディング回路54は、あらかじめユーザによる操作部18への操作入力により、PAM8信号に対するプレコーディング処理のOFF設定がなされている場合に、信号分岐部50からのPAM8開始信号の入力をトリガとして、PAM8開始信号とPAM8信号をそのままエラー挿入回路45に出力するようになっている。
このように、本実施形態におけるプレコーディング回路44は、PAM N開始信号又はPAM M開始信号をトリガとすることで、PAM N信号又はPAM M信号の入力と同時に、それらの信号の先頭からプレコーディング処理を開始することができる。
エラー挿入回路45は、あらかじめユーザによる操作部18への操作入力により、PAM N信号又はPAM M信号に対してエラー挿入処理のON設定がなされている場合に、プレコーディング回路44からのPAM N開始信号又はPAM M開始信号の入力をトリガとして、プレコーディング回路44から入力されるPAM N信号又はPAM M信号を構成するシンボルにエラーを挿入するようになっている。さらに、エラー挿入回路45は、エラー挿入後のPAM N信号又はPAM M信号を出力する。一方、エラー挿入回路45は、あらかじめユーザによる操作部18への操作入力により、PAM N信号又はPAM M信号に対するエラー挿入処理のOFF設定がなされている場合に、プレコーディング回路44からのPAM N開始信号又はPAM M開始信号の入力をトリガとして、PAM N信号又はPAM M信号をそのまま出力するようになっている。
このように、本実施形態におけるエラー挿入回路45は、PAM N開始信号とPAM M開始信号をトリガとすることで、PAM N信号又はPAM M信号の入力と同時に、それらの信号の先頭からエラー挿入処理を開始することができる。
以下、本実施形態の信号発生装置40を用いる信号発生方法について、図15及び図16のフローチャートを参照しながらその処理の一例を説明する。なお、図15及び図16のフローチャートでは、セレクタ43からの出力信号をPAM2信号からPAM7信号を経てPAM4信号に切り替える処理を説明する。
図15に示すように、まず、制御部19は、ユーザによる操作部18への操作入力により、PAM N生成回路41及びPAM M生成回路42の各回路における生成多項式の段数の設定や、第1スイッチSW1、第2スイッチSW2、第3スイッチSW3、プレコーディング回路44、及びエラー挿入回路45におけるON/OFFの設定などの初期設定を行う(ステップS41)。
次に、制御部19は、ユーザによる操作部18への操作入力により、PAM M生成回路42にPAM2信号の出力制御信号を出力する(ステップS42)。
次に、PAM M生成回路42は、ステップS41での初期設定に基づいて、初期化処理と、最大電圧レベルが6レベルに相当するPAM2信号の生成処理を行う(ステップS43)。
次に、PAM M生成回路42は、生成したPAM2信号と、その先頭位置に同期したPAM2開始信号とをセレクタ43に出力する(ステップS44)。
次に、セレクタ43は、PAM2開始信号の入力をトリガとして、PAM2開始信号とともにPAM2信号を、プレコーディング回路44のスルー回路23を介して、エラー挿入回路45に出力する(ステップS45)。
次に、エラー挿入回路45は、あらかじめステップS41でPAM2信号に対するエラー挿入処理のON設定がなされている場合に、PAM2開始信号の入力をトリガとして、プレコーディング回路44から入力されるPAM2信号を構成するシンボルにエラーを挿入して、エラー挿入されたPAM2信号を出力する(ステップS46)。
次に、制御部19は、ユーザによる操作部18への操作入力により、セレクタ43からの出力信号をPAM2信号からPAM7信号に切り替えるための切替制御信号を出力する指示があったか否かを判断する。切替制御信号を出力する指示があった場合には、制御部19は、切替制御信号をPAM N生成回路41のPAM7擬似ランダムパターン生成回路417及びセレクタ43に出力する(切替制御ステップS47)。
次に、PAM7擬似ランダムパターン生成回路417は、ステップS41での初期設定に基づいて、切替制御信号の入力をトリガとして、初期化処理とPAM7信号の生成処理を行う(ステップS48)。
次に、PAM7擬似ランダムパターン生成回路417は、生成したPAM7信号と、その先頭位置に同期したPAM7開始信号とをセレクタ43に出力する(ステップS49)。
次に、セレクタ43は、PAM7開始信号の入力をトリガとして、PAM2信号に代えてPAM7開始信号とともにPAM7信号をプレコーディング回路44に出力する(ステップS50)。
次に、プレコーディング回路44のPAM7プレコーディング回路53は、あらかじめステップS41でPAM7信号に対するプレコーディング処理のON設定がなされている場合に、PAM7開始信号の入力をトリガとして、セレクタ43から入力されるPAM7信号を構成するシンボルにプレコーディングを行う(ステップS51)。
次に、エラー挿入回路45は、あらかじめステップS41でPAM7信号に対するエラー挿入処理のON設定がなされている場合に、PAM7開始信号の入力をトリガとして、PAM7プレコーディング回路53から入力されるPAM7信号を構成するシンボルにエラーを挿入して、エラー挿入されたPAM7信号を出力する(ステップS52)。
次に、制御部19は、ユーザによる操作部18への操作入力により、セレクタ43からの出力信号をPAM7信号からPAM4信号に切り替えるための切替制御信号を出力する指示があったか否かを判断する。切替制御信号を出力する指示があった場合には、制御部19は、切替制御信号をPAM M生成回路42及びセレクタ43に出力する(切替制御ステップS53)。
次に、PAM M生成回路42は、ステップS41での初期設定に基づいて、切替制御信号の入力をトリガとして、初期化処理と、最大電圧レベルが6レベルに相当するPAM4信号の生成処理を行う(ステップS54)。
次に、PAM M生成回路42は、生成したPAM4信号と、その先頭位置に同期したPAM4開始信号とをセレクタ43に出力する(ステップS55)。
次に、セレクタ43は、PAM4開始信号の入力をトリガとして、PAM7信号に代えてPAM4開始信号とともにPAM4信号をプレコーディング回路44に出力する(ステップS56)。
次に、プレコーディング回路44のPAM4プレコーディング回路22は、あらかじめステップS41でPAM4信号に対するプレコーディング処理のON設定がなされている場合に、PAM4開始信号の入力をトリガとして、セレクタ43から入力されるPAM4信号を構成するシンボルにプレコーディングを行う(ステップS57)。
次に、エラー挿入回路45は、あらかじめステップS41でPAM4信号に対するエラー挿入処理のON設定がなされている場合に、PAM4開始信号の入力をトリガとして、PAM4プレコーディング回路22から入力されるPAM4信号を構成するシンボルにエラーを挿入して、エラー挿入されたPAM4信号を出力する(ステップS58)。
なお、上記の処理のうち、ステップS48,S49はPAM N生成ステップを構成する。ステップS43,S44,S54,S55はPAM M生成ステップを構成する。ステップS45,S50,S56は信号切替ステップを構成する。なお、第1の実施形態のPRTS生成ステップはPAM N生成ステップを構成する。また、第1の実施形態の第1NRZ生成ステップはPAM M生成ステップを構成する。
以上説明したように、本実施形態に係る信号発生装置40は、PAM N生成回路41から出力されるPAM N信号と、PAM M生成回路42から出力されるPAM M信号の最大電圧レベルを等しくする構成としたことにより、セレクタ43によるPAM N信号とPAM M信号の切り替え時の電圧調整が不要になる。このため、本実施形態に係る信号発生装置は、FPGAと比較した場合のCPUの処理速度の遅さに起因したノイズや過電圧を発生させずに、PAM N信号とPAM M信号の相互切り替えを行うことができる。
また、本実施形態に係る信号発生装置40が備えるセレクタ43は、出力信号をPAM N信号からPAM M信号に切り替える際に、PAM M信号とともに、その先頭位置に同期したPAM M開始信号が入力されるまでPAM N信号を出力し続け、PAM M開始信号の入力をトリガとして、PAM N信号に代えてPAM M信号を出力する。つまり、本実施形態に係る信号発生装置40は、PAM M信号の生成開始から生成完了までの時間にもPAM N信号を出力し続けることにより、信号出力の停止区間を発生させることなく、PAM N信号からPAM M信号への出力信号の切り替えを行うことができる。
また、本実施形態に係る信号発生装置40が備えるセレクタ43は、出力信号をPAM M信号からPAM N信号に切り替える際に、PAM N信号とともに、その先頭位置に同期したPAM N開始信号が入力されるまでPAM M信号を出力し続け、PAM N開始信号の入力をトリガとして、PAM M信号に代えてPAM N信号を出力する。つまり、本実施形態に係る信号発生装置40は、PAM N信号の生成開始から生成完了までの時間にもPAM M信号を出力し続けることにより、信号出力の停止区間を発生させることなく、PAM M信号からPAM N信号への出力信号の切り替えを行うことができる。
また、本実施形態に係る信号発生装置40は、PAM N信号又はPAM M信号の先頭位置に同期したPAM N開始信号又はPAM M開始信号をトリガとすることで、PAM N信号又はPAM M信号のプレコーディング回路44への入力と同時に、PAM N信号又はPAM M信号の先頭からプレコーディング処理を開始することができる。
また、本実施形態に係る信号発生装置40は、PAM N信号又はPAM M信号の先頭位置に同期したPAM N開始信号又はPAM M開始信号をトリガとすることで、PAM N信号又はPAM M信号のエラー挿入回路45への入力と同時に、PAM N信号又はPAM M信号の先頭からエラー挿入処理を開始することができる。
また、本実施形態に係る信号発生装置40は、第1NRZ生成回路12a、第2NRZ生成回路12b、及び第3NRZ生成回路12cを備えているため、PAM M信号として、PAM2信号、PAM3信号、PAM4信号、PAM5信号、PAM6信号、PAM7信号、及びPAM8信号のいずれかを発生させることができる。
また、本実施形態に係る信号発生装置40は、PAM N生成回路41及びPAM M生成回路42により生成される信号と共に流れる開始信号により、信号の種類(PAM2〜PAM8)に応じてプレコーディング回路44及びエラー挿入回路45の処理内容を切り替えることができる。
10,40 信号発生装置
11 PRTS生成回路
12a 第1NRZ生成回路
12b 第2NRZ生成回路
12c 第3NRZ生成回路
13 スイッチ
14 加算器
14a 第1加算器
14b 第2加算器
15,43 セレクタ
16,44 プレコーディング回路
17,45 エラー挿入回路
18 操作部
19 制御部
20,50 信号分岐部
21 PAM3プレコーディング回路
22 PAM4プレコーディング回路
23 スルー回路
41PAM N生成回路
42PAM M生成回路
51 PAM5プレコーディング回路
52 PAM6プレコーディング回路
53 PAM7プレコーディング回路
54 PAM8プレコーディング回路
414 PAM4擬似ランダムパターン生成回路
415 PAM5擬似ランダムパターン生成回路
416 PAM6擬似ランダムパターン生成回路
417 PAM7擬似ランダムパターン生成回路
418 PAM8擬似ランダムパターン生成回路
419 セレクタ
SW1 第1スイッチ
SW2 第2スイッチ
SW3 第3スイッチ

Claims (9)

  1. n値からなるPAM N信号を生成するPAM N生成回路(11,41)と、
    前記PAM N生成回路により生成されたPAM N信号の最大電圧レベルに等しい最大電圧レベルを有するm値(m<n)からなるPAM M信号を生成するPAM M生成回路(12a,12b,13,14,42)と、
    前記PAM N生成回路により生成されたPAM N信号と、前記PAM M生成回路により生成されたPAM M信号とのいずれかを出力する信号切替部(15,43)と、を備えることを特徴とする信号発生装置。
  2. 前記信号切替部からの出力信号を前記PAM N信号から前記PAM M信号に切り替えるための切替制御信号を出力する制御部(19)を更に備え、
    前記PAM M生成回路は、前記切替制御信号の入力をトリガとして前記PAM M信号を生成した後に、生成した前記PAM M信号と、その先頭位置に同期したPAM M開始信号とを出力し、
    前記信号切替部は、前記PAM M信号とともに前記PAM M開始信号が入力されるまで、前記PAM N信号を出力し続け、前記PAM M開始信号の入力をトリガとして、前記PAM N信号に代えて前記PAM M信号を出力することを特徴とする請求項1に記載の信号発生装置。
  3. 前記信号切替部からの出力信号を前記PAM M信号から前記PAM N信号に切り替えるための切替制御信号を出力する制御部(19)を更に備え、
    前記PAM N生成回路は、前記切替制御信号の入力をトリガとして前記PAM N信号を生成した後に、生成した前記PAM N信号と、その先頭位置に同期したPAM N開始信号とを出力し、
    前記信号切替部は、前記PAM N信号とともに前記PAM N開始信号が入力されるまで、前記PAM M信号を出力し続け、前記PAM N開始信号の入力をトリガとして、前記PAM M信号に代えて前記PAM N信号を出力することを特徴とする請求項1に記載の信号発生装置。
  4. 前記PAM N開始信号又は前記PAM M開始信号の入力をトリガとして、前記信号切替部から入力される前記PAM N信号又は前記PAM M信号を構成するシンボルにプレコーディングを行うプレコーディング回路(16,44)を更に備えることを特徴とする請求項3に記載の信号発生装置。
  5. 前記PAM N開始信号又は前記PAM M開始信号の入力をトリガとして、前記プレコーディング回路から入力される前記PAM N信号又は前記PAM M信号を構成するシンボルにエラーを挿入するエラー挿入回路(17,45)を更に備えることを特徴とする請求項3又は請求項4に記載の信号発生装置。
  6. 前記PAM M生成回路は、
    0レベル及び2レベルの2値からなる第1PAM2信号を生成する第1NRZ生成回路(12a)と、
    0レベル及び1レベルの2値からなる第2PAM2信号を生成する第2NRZ生成回路(12b)と、
    0レベル及び4レベルの2値からなる第3PAM2信号を生成する第3NRZ生成回路(12c)と、
    前記第1NRZ生成回路により生成された第1PAM2信号の通過又は遮断を行う第1スイッチ(SW1)と、
    前記第2NRZ生成回路により生成された第2PAM2信号の通過又は遮断を行う第2スイッチ(13,SW2)と、
    前記第3NRZ生成回路により生成された第3PAM2信号の通過又は遮断を行う第3スイッチ(SW3)と、
    前記第1スイッチからの出力信号と、前記第2スイッチからの出力信号とを加算する第1加算器(14,14a)と、
    前記第1加算器からの出力信号と、前記第3スイッチからの出力信号とを加算して前記PAM M信号を生成する第2加算器(14b)と、を備えることを特徴とする請求項1から請求項5のいずれかに記載の信号発生装置。
  7. n値からなるPAM N信号を生成するPAM N生成ステップ(S3,S4,S28,S29,S48,S49)と、
    前記PAM N生成ステップにより生成されるPAM N信号の最大電圧レベルに等しい最大電圧レベルを有するm値(m<n)からなるPAM M信号を生成するPAM M生成ステップ(S9,S10,S23,S24,S43,S44,S54,S55)と、
    前記PAM N生成ステップにより生成されたPAM N信号と、前記PAM M生成ステップにより生成されたPAM M信号とのいずれかを出力する信号切替ステップ(S5,S11,S25,S30,S45,S50,S56)と、を含むことを特徴とする信号発生方法。
  8. 前記信号切替ステップからの出力信号を前記PAM N信号から前記PAM M信号に切り替えるための切替制御信号を出力する切替制御ステップ(S8,S53)を更に含み、
    前記PAM M生成ステップは、前記切替制御信号の入力をトリガとして前記PAM M信号を生成した後に、生成した前記PAM M信号と、その先頭位置に同期したPAM M開始信号とを出力し、
    前記信号切替ステップは、前記PAM M信号とともに前記PAM M開始信号が入力されるまで、前記PAM N信号を出力し続け、前記PAM M開始信号の入力をトリガとして、前記PAM N信号に代えて前記PAM M信号を出力することを特徴とする請求項7に記載の信号発生方法。
  9. 前記信号切替ステップからの出力信号を前記PAM M信号から前記PAM N信号に切り替えるための切替制御信号を出力する切替制御ステップ(S27,S47)を更に含み、
    前記PAM N生成ステップは、前記切替制御信号の入力をトリガとして前記PAM N信号を生成した後に、生成した前記PAM N信号と、その先頭位置に同期したPAM N開始信号とを出力し、
    前記信号切替ステップは、前記PAM N信号とともに前記PAM N開始信号が入力されるまで、前記PAM M信号を出力し続け、前記PAM N開始信号の入力をトリガとして、前記PAM M信号に代えて前記PAM N信号を出力することを特徴とする請求項7に記載の信号発生方法。
JP2020200715A 2019-12-20 2020-12-03 信号発生装置及び信号発生方法 Active JP7132997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/122,203 US11336501B2 (en) 2019-12-20 2020-12-15 Signal generation apparatus and signal generation method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019230134 2019-12-20
JP2019230134 2019-12-20

Publications (2)

Publication Number Publication Date
JP2021100242A true JP2021100242A (ja) 2021-07-01
JP7132997B2 JP7132997B2 (ja) 2022-09-07

Family

ID=76541469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020200715A Active JP7132997B2 (ja) 2019-12-20 2020-12-03 信号発生装置及び信号発生方法

Country Status (2)

Country Link
US (1) US11336501B2 (ja)
JP (1) JP7132997B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220079195A (ko) * 2020-12-04 2022-06-13 삼성전자주식회사 테스트 장치, 테스트 시스템 및 테스트 시스템의 동작방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61212121A (ja) * 1985-03-15 1986-09-20 Sony Corp デジタル多値デ−タ伝送装置
JP2003284074A (ja) * 2002-03-25 2003-10-03 Toshiba Corp デジタル放送信号切替処理装置及びデジタル放送信号切替処理方法
JP2012195761A (ja) * 2011-03-16 2012-10-11 Toshiba Corp 系統切替システム及び系統切替方法
WO2014045502A1 (ja) * 2012-09-21 2014-03-27 パナソニック株式会社 伝送システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969579A (en) * 1997-10-17 1999-10-19 Ncr Corporation ECL pulse amplitude modulated encoder driver circuit
US6924681B2 (en) * 2001-05-23 2005-08-02 Texas Instruments Incorporated Efficient pulse amplitude modulation transmit modulation
US8983291B1 (en) * 2012-07-30 2015-03-17 Inphi Corporation Optical PAM modulation with dual drive mach zehnder modulators and low complexity electrical signaling
JP6418254B2 (ja) 2015-01-07 2018-11-07 富士通株式会社 伝送装置および伝送方法
US10530617B2 (en) * 2017-08-07 2020-01-07 Micron Technology, Inc. Programmable channel equalization for multi-level signaling
US11409354B2 (en) * 2019-04-22 2022-08-09 Micron Technology, Inc. Multi-voltage operation for driving a multi-mode channel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61212121A (ja) * 1985-03-15 1986-09-20 Sony Corp デジタル多値デ−タ伝送装置
JP2003284074A (ja) * 2002-03-25 2003-10-03 Toshiba Corp デジタル放送信号切替処理装置及びデジタル放送信号切替処理方法
JP2012195761A (ja) * 2011-03-16 2012-10-11 Toshiba Corp 系統切替システム及び系統切替方法
WO2014045502A1 (ja) * 2012-09-21 2014-03-27 パナソニック株式会社 伝送システム

Also Published As

Publication number Publication date
JP7132997B2 (ja) 2022-09-07
US11336501B2 (en) 2022-05-17
US20210273840A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
JP2018152731A (ja) 受信回路及びアイモニタシステム
JP6032080B2 (ja) 受信回路及び受信回路の制御方法
JP6597295B2 (ja) 受信器及びその制御方法
WO2016168648A1 (en) Circuits for and methods of receiving data in an integrated circuit
KR20090061626A (ko) 클록 데이터 복원 장치
KR20200127241A (ko) 집적 회로 디바이스에서 신호를 수신하기 위한 회로 및 신호를 수신하는 방법
JP6227733B1 (ja) 非線形pam4信号発生装置及び非線形pam4信号発生方法
JP2021100242A (ja) 信号発生装置及び信号発生方法
KR20180072170A (ko) 디스플레이 장치의 클럭 복원 회로
EP2387187B1 (en) Configurable emphasis for high-speed transmitter driver circuitry
US20140355658A1 (en) Modal PAM2/PAM4 Divide By N (Div-N) Automatic Correlation Engine (ACE) For A Receiver
CN111478756B (zh) 突发错误附加装置和附加方法,及其试验信号产生装置
JP7185652B2 (ja) クロック再生装置、誤り率測定装置、クロック再生方法、及び誤り率測定方法
US8243868B2 (en) Method and apparatus for duty cycle pre-distortion and two-dimensional modulation
JP6124927B2 (ja) エンファシス付加装置及びエンファシス付加方法
US20090168931A1 (en) Method and apparatus for jitter compensation in receiver circuits using nonlinear dynamic phase shifting technique based on bit history pattern
US20070063880A1 (en) Highspeed serial transmission system and a method for reducing jitter in data transfer on such a system
CN108781080B (zh) 分频电路、分路器电路、以及半导体集成电路
US10972317B2 (en) Device and method for data reception
EP2073472A1 (en) DC restoration circuit allowing sparse data patterns
JP5410454B2 (ja) パルスパターン発生装置及び該装置を用いた誤り率測定システム並びにパルスパターン発生方法
US11146274B1 (en) Equalizer control device, receiving device, and control method for receiving device
KR102513739B1 (ko) Mipi d-phy 고속 송신기의 이퀄라이징 시스템
JP7324896B2 (ja) 受信装置及びデータ受信方法
JP2024035405A (ja) 信号発生装置及びそれを用いたエンファシス切り替え方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220826

R150 Certificate of patent or registration of utility model

Ref document number: 7132997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150