CN1198424C - 高速数据通信系统设计中双绞线插入损耗的模拟方法 - Google Patents
高速数据通信系统设计中双绞线插入损耗的模拟方法 Download PDFInfo
- Publication number
- CN1198424C CN1198424C CN 03116142 CN03116142A CN1198424C CN 1198424 C CN1198424 C CN 1198424C CN 03116142 CN03116142 CN 03116142 CN 03116142 A CN03116142 A CN 03116142A CN 1198424 C CN1198424 C CN 1198424C
- Authority
- CN
- China
- Prior art keywords
- twisted
- phase
- pair feeder
- amplitude
- loss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明为一种高速数据通信系统设计中双绞线插入损耗的模拟方法。它首先建立新的插入损耗模型,获得插入损耗的幅度信息和相位信息,然后对这些信息进行等效电路元件的设计,以便将其嵌入整个设计系统,进行系统仿真。本发明可大大缩短系统设计周期,提高设计的准确性。
Description
技术领域
发明属于通信技术领域,具体涉及一种高速数据通信系统设计中双绞线插入损耗的模拟方法。
背景技术
随着计算机网络技术和网络设备的不断发展,网络设备之间物理信道的问题越来越重要。目前,物理信道主要有双绞线、光纤、同轴电缆等几种。其中价廉物美的双绞线是架设100米范围局域网的一个极佳选择。因此100BASET以及1000BASET采用五类以及五类以上双绞线作为物理传输介质。
但是随传输距离的增加,五类双绞线上信号受到的各种干扰也随之上升,从而影响了整个系统的性能。对于当今的研究热点——千兆以太网而言,这种影响尤为严重。由于在五类线上传输的信号频谱达到近100Mhz,双绞线对信号的衰减、回波、串扰等干扰因素在很大程度上制约着整个收发系统的性能。
对于网络设备接收/发送系统的设计者而言,希望有一个能够精确反映双绞线上各种干扰因素对传输信号影响的模型。通过这个模型,可以精确地了解传输信号在双绞线上的失真情况,从而可以相应地调整接收端数字均衡器的设计,更好的消除双绞线上干扰因素对传输信号影响。而且,希望这个模型能够在相当程度上模拟现实中的双绞线,从而可以在计算机上将这个模型嵌入整个收发系统,进行整体系统的仿真。通过仿真,可以提取误码率等许多有关系统可靠性的关键参数。
如果在网络设备接收/发送系统的计算机辅助设计的阶段,将一个精确的双绞线模型嵌入系统,就可以大大的提高设计的效率,增强设计者对自己所设计系统的信心,缩短设计周期。近年来,工业界对双绞线的性能制定过相应的协议,也提出了一些比较粗糙的模型。例如,在ANSI/TIA/DIA-568-A和ANSI/TIA/DIA-568-B协议中,对五类和超五类的双绞线的插入损耗,回波损耗,近端串扰以及远端串扰等关键指标提出了相应的模型,并广泛被工业界所接受。但是此模型只能用于生产厂家检验双绞线的质量,将这样的一个模型作为仿真模型嵌入整个系统进行验证是远远不够的。它离系统设计者所期望的仿真模型还有如下差距:
协议中的模型只是一个简单的数字模型,不能真正嵌入系统进行系统级的仿真。
作为性能评价的标准,该模型提供关于插入损耗,回波损耗,串扰损耗的幅度信息,这些信息可以用来判别双绞线的性能,并且可以让系统设计者定性的了解双绞线对信号传输的影响。但是,作为频域中的函数,由于它缺乏相位信息,它不能比较近似的反映现实中的双绞线对信号的具体影响。
在计算机网络系统设计中,双绞线的插入损耗的模拟是一个重要问题。插入损耗,是指信号经过双绞线后的幅度与输入信号的幅度的比例。在协议ANSI/TIA/DIA-568-A和ANSI/TIA/DIA-568-B(以下简称协议)中已经已对双绞线插入损耗的幅度进行建模,具体如下:
插入损耗简记为IL,这是一个幅度模型。通过对大量的五类双绞线的测试,确定了k1=1.967,k2=0.023,k3=0.050。
这样的一个模型可以为生产厂家提供一个检测的标准,也可以定性的告诉双绞线的使用者信号在双绞线上衰减的大体性能。但是作为用于高频系统级仿真的模型,它是不符合要求的。作为一个可以用来嵌入整个设计系统进行功能仿真的模型,它不仅要提供信号在双绞线上得衰减情况,而且要提供信号在双绞线上传输时相位得变化情况。对于网络设备收发系统的设计者而言,这两样都是必须的,缺一不可的。而现今的模型只能让我们评估双绞线上的信号衰减幅度,显然不能满足要求。
发明内容
本发明的目的在于提出一种在计算机网络系统设计中,便于进行高频系统级仿真的双绞线插入损耗模拟方法。
本发明提出的双绞线插入损耗模拟方法,首先是建立新的插入损耗的模型,获得插入损耗的幅度信息和相位信息,然后对幅度信息和相位信息进行等效电路元件的设计,以便将其嵌入整个设计系统,进行系统仿真。
根据基本传输线理论,和对实际问题分析,本发明提出的双绞线插入损耗(电压波形)的模型为:
Vj=Vin*(e-rl)*(1+Pf)/(1+Pf*e-2rl) (2)
Vin=Vn*Zin/(Zin+Zs) (3)
这里,Zin是指从发送端看进去的双绞线及其负载的输入阻抗,Zl是指双绞线终端的负载阻抗,一般情况下是与双绞线特征阻抗相匹配的。Zs是信号源内阻,Vn是信号源的输出电压,Vin是双绞线的输入电压,l为双绞线的长度;Z0为特征阻抗(欧姆),r是传播常数(rad/m),其表达式如下:
γ=α+jβ (6)
其中,α为衰减常数(Nep/m),β为相位常数(rad/m)
式(8)中τ为时间延迟(ns/100m):
其中,cons是一个时间延迟的常数,针对五类双绞线而言,它的最大取值为:cons=534ns。
这里,
Zkf代表高频时的阻抗渐进量,f为频率单位MHZ。对于五类双绞线的要求来说,特征阻抗允许从85欧姆变化至115欧姆。
通过模型(2)式,可以得到插入损耗的幅度信息:
得到插入损耗的相位信息:
有了这样两个数据,对于一个确定的输入电压,我们就可以预测在双绞线的另一段的输出电压的波形。
本发明的进一步工作就是将上述的幅度和相位信息等效成电路模拟软件可以识别的电路元件。
对于长度较长的五类双绞线而言,由于相位变化比较大,很难用一个低阶的滤波器加以实现,本发明要将传递函数的相位表达式(11)分成两个部分来处理:一部分的相位延迟与传输信号频率成线性关系,用一个延迟器来进行等效;另外一部分的相位延迟与传输信号频率的关系比较复杂,正是这部分的延迟,才会导致传输信号的失真。对这部分的相位变化可以与幅度变化结合起来,采用一个低阶的带通滤波器来进行等效。例如,采用3-5阶的滤波器来等效。
本发明的模型可以自动将上面数学式求得的插入损耗的幅度和相位数据等效为一个阶数不高的滤波器来实现:
1、对得到的幅度和相位信息进行处理,即采用取它们的包络的方法,使它们的幅频曲线和相频曲线尽量光滑和连续;
2、用matlab函数,求得处理后的幅频曲线和相频曲线的最佳传递函数,其形式如下:
这里,b(1),b(2),b(3).....b(m+1),a(1),a(2),a(3).....a(n+1)为滤波器的系数,s=j×2×π×f。一般情况下,3到5阶的滤波器足够了。
由上述传递函数就可以直接得到仿真所需要的滤波器。该滤波器系数可通过求取如下方程的最小值得到:
在式子中,w是频率的函数,A(w(k)),B(w(k))是我们要求的系数,h((k))是用上述模型(2)式得到的一组插入损耗的值。
在处理插入损耗时,由于得到的幅频和相频曲线都是光滑连续的,在对相位做上述处理后,即可以得到等效电路(如图1所示)。
本发明建立了新的插入损耗模型,并采用等效电路的方法,不仅给出了任意长度的双绞线插入损耗的幅度和相位,而且可以即插即用的用于系统仿真,给网络设备的设计者带来极大的方便。
本发明为设计人员提供一个比现今工业用模型更完整,可靠的双绞线插入损耗模型,为调整均衡器,线驱动器的设计提供了良好的基础,并且可以直接等效为仿真软件可识别的电路元件,从而可以嵌入整个收发系统,进行系统级的仿真。直接验证数字均衡器等与传输介质有关的电路的性能,从而加快设计周期,提高系统设计的可靠度。本发明可以自动模拟在各种工艺情况下的双绞线对信号的影响,从而考验收发系统在各种不同生产厂家的五类双绞线介质上传输数据的可靠性。通过模拟大量的五类双绞线,我们可以检验所设计的系统适应各种各样的五类双绞线的能力,并对系统的设计,特别对信号恢复部分例如数字均衡器进行有效的评估,修改。从而可以大大的缩短系统设计周期,提高设计的准确性和信心。
附图说明
图1为:用于系统仿真的五类双绞线插入损耗等效电路模型。
图2为:本发明的模拟方法得到得插入损耗的幅度与协议中得模型得到得幅度的比较结果。其中模拟的双绞线的长度为100米。
图3为:本发明的模拟方法得到得插入损耗的相位信息,其中双绞线的长度为100米
图4为:本发明的模拟方法得到得插入损耗的幅度与协议中得模型得到的幅度的比较结果。其中模拟的双绞线的长度为150米。
图5为:本发明的模拟方法得到得插入损耗的相位信息,其中双绞线的长度为150米。
具体实施方式
下面通过实例进一步阐述本发明。
实施例1:
五类双绞线的长度l为100米。采用本发明的插入损耗模型计算,得到相应的幅度和相位数据。再用式(12)的滤波器的传递函数,取5项,得到等效电路图中的滤波器的参数如下:
A1.0e+005 | B1.0e+005 |
0.00001000000000 | 0.00000031514178 |
0.00188049147539 | -0.00006491251495 |
0.02618881786161 | 0.01845855076994 |
-0.79488887203963 | -0.10693207322040 |
-5.45276883744335 | -4.11627332717712 |
其中A,B分别是滤波器传递函数的参数,延迟器的延迟时间取534ns,结果如图2和图3。大多数的仿真软件都可以接受这样形式的等效电路,从而可以方便的嵌入各种仿真软件,进行系统仿真。
图2中的两根曲线是我们的等效电路与协议中的通用模型的幅度的比较。他们吻合的情况非常的理想。图3是由等效电路模型得到插入损耗的相位,结果也是符合理论推导的。
本发明用延迟器,滤波器等电路元件等效后的插入损耗完全符合协议中的模型。此外模型还给出了符合理论推导的插入损耗的相位随频率和的变化关系。
实施例2:
五类双绞线的长度l为150米。采用本发明的插入损耗模型和等效电路,其中延迟器的取值还是534ns。当然,我们可以根据实际情况略为修改延迟器的延迟时间从而更接近客观实际。滤波器的参数如下:
A | B |
1.0000 | 0.0029 |
178.1912 | 0.4639 |
6.7012×1.0e+003 | -139.8895 |
-2.1990×1.0e+005 | 4.8892×1.0e+004 |
-4.7523×1.0e+006 | -1.1978×1.0e+006 |
-1.1999×1.0e+007 | -8.5217×1.0e+006 |
其中A,B分别是滤波器传递函数的系数,结果如图4和图5所示。大多数的仿真软件都可以接受这样形式的等效电路,双绞线特征阻抗的改变等自动调整延迟器以及滤波器的参数,从而可以方便的嵌入各种仿真软件,进行系统仿真。
图4中的两根曲线是本发明的等效电路与协议中的通用模型的幅度的比较。他们吻合的情况非常的理想。图5是由等效电路模型得到插入损耗的相位,结果也是符合理论推导的。
Claims (3)
1、一种高速数据通信系统设计中双绞线插入损耗模拟方法,其特征在于具体步骤为:
首先建立双绞线的插入损耗模型,具体如下:
Vf=Vin*(e-rl)*(1+Pf)/(1+Pf*e-2rl) (2)
Vin=Vn*Zin/(Zin+Zs) (3)
这里,Zin是指从发送端看进去的双绞线及其负载的输入阻抗,Zl是指双绞线终端的负载阻抗,Zs是信号源内阻,Vn是信号源的输出电压,Vin是双绞线的输入电压,l为双绞线的长度,Z0为特征阻抗(欧姆),r是传播常数(rad/m),其表达式如下:
γ=α+jβ (6)
其中,α为衰减常数(Nep/m),β为相位常数(rad/m)
式(8)中τ为时间延迟(ns/100m)
其中,cons是一个时间延迟的常数,
Zkf代表高频时的阻抗渐进量,f为频率,单位MHZ;
然后,从模型(2)中得到插入损耗的幅度信息为:
得到插入损耗的相位信息为:
最后,将幅度信息和相位信息等效成电路模拟软件可以识别的电路元件。
2、根据权利要求1所述的模拟方法,其特征在于将传递的相位变化分成两个部分处理:
(1)一部分的相位延迟与传输信号频率的成线性关系,对其采用一个延迟器来进行等效;
(2)另外一部分的相位延迟与传输信号频率的关系比较复杂,对这部分的相位变化与幅度变化结合起来,用一个3-5价低阶的带通滤波器来进行等效。
3、根据权利要求2所述的模拟方法,其特征在于获得等效滤波器的步骤如下:
(1)采用取包络的方法,使它们的幅频曲线和相频曲线尽量光滑和连续;
(2)用matlab中的函数,求得处理后的幅频曲线和相频曲线的最佳传递函数,具体如下:
这里,b(1),b(2),b(3).....b(m+1),a(1),a(2),a(3).....a(n+1)为滤波器的系数,s=j×2×π×f。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03116142 CN1198424C (zh) | 2003-04-03 | 2003-04-03 | 高速数据通信系统设计中双绞线插入损耗的模拟方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03116142 CN1198424C (zh) | 2003-04-03 | 2003-04-03 | 高速数据通信系统设计中双绞线插入损耗的模拟方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1447565A CN1447565A (zh) | 2003-10-08 |
CN1198424C true CN1198424C (zh) | 2005-04-20 |
Family
ID=28050507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03116142 Expired - Fee Related CN1198424C (zh) | 2003-04-03 | 2003-04-03 | 高速数据通信系统设计中双绞线插入损耗的模拟方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1198424C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103226166B (zh) * | 2013-03-21 | 2015-05-27 | 天津大学 | 一种屏蔽双绞线传输特性的计算方法 |
CN106443411B (zh) * | 2016-08-31 | 2019-02-05 | 上海剑桥科技股份有限公司 | 网线模拟器 |
CN110247715B (zh) * | 2018-06-26 | 2020-04-28 | 北京航空航天大学 | 一种适用于arinc429总线传输特性的检测系统 |
-
2003
- 2003-04-03 CN CN 03116142 patent/CN1198424C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1447565A (zh) | 2003-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1248826A (zh) | 测量远端串扰以便确定等电平远端串扰的方法及装置 | |
CN102364478B (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
CN101673317A (zh) | 一种高速串行通道预加重调整方法及装置 | |
CN111965529B (zh) | 芯片信号传输损耗的测试方法、测试装置及可读存储介质 | |
CN1198424C (zh) | 高速数据通信系统设计中双绞线插入损耗的模拟方法 | |
CN111783376A (zh) | 一种基于机器学习的3d芯片信号耦合性分析系统及方法 | |
CN1588966A (zh) | Adsl线路参数的测试方法 | |
WO2012062598A1 (de) | Verfahren zum anpassen der signalübertragung zwischen zwei elektronischen geräten sowie anordnung mit einem computersystem und einem peripheriegerät | |
CN101527662B (zh) | 高速通道的优化方法和装置 | |
CN1220337C (zh) | 高速数据通信系统设计中双绞线远近端串扰损耗的模拟方法 | |
CN1220336C (zh) | 高速数据通信系统设计中双绞线回波损耗的模拟方法 | |
CN101404598B (zh) | 一种百米长线模拟方法及装置 | |
US20070258478A1 (en) | Methods and/or apparatus for link optimization | |
CN111245530A (zh) | 一种高速链路系统的测试装置及方法 | |
CN111859700B (zh) | 一种直流输电工程光测量的闭环仿真系统 | |
Wu et al. | High Speed Muti-board Signal Integrity Simulation and Implementation | |
CN103149602A (zh) | 一种地球物理勘探数字包的测试装置 | |
Win et al. | A frequency-domain high-speed bus signal integrity compliance model: Design methodology and implementation | |
CN107949151B (zh) | 一种高频混压背板制作方法 | |
Zhou et al. | High-speed SFP+ signal integrity simulation and measurement | |
CN101547081B (zh) | 一种配置互连芯片系数的方法及装置 | |
CN106375050B (zh) | 时域被覆线模拟器实现方法及装置 | |
EP3382900B1 (en) | Line simulator | |
CN115586421A (zh) | 接口电路信号回路与强电磁脉冲下耦合回路的辨识方法 | |
Ruiz-Molina et al. | Crosstalk Analysis for PCIe 6.0 (PAM4) Under Different Transmitter Conditions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050420 Termination date: 20110403 |