CN115586421A - 接口电路信号回路与强电磁脉冲下耦合回路的辨识方法 - Google Patents

接口电路信号回路与强电磁脉冲下耦合回路的辨识方法 Download PDF

Info

Publication number
CN115586421A
CN115586421A CN202211090727.4A CN202211090727A CN115586421A CN 115586421 A CN115586421 A CN 115586421A CN 202211090727 A CN202211090727 A CN 202211090727A CN 115586421 A CN115586421 A CN 115586421A
Authority
CN
China
Prior art keywords
signal
interface circuit
pin
interface
identified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211090727.4A
Other languages
English (en)
Inventor
杜传报
邱扬
崔志同
侯汪
董亚运
田锦
秦锋
刘政
聂鑫
吴伟
陈伟
郑生全
王文卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwest Institute of Nuclear Technology
Original Assignee
Northwest Institute of Nuclear Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwest Institute of Nuclear Technology filed Critical Northwest Institute of Nuclear Technology
Priority to CN202211090727.4A priority Critical patent/CN115586421A/zh
Publication of CN115586421A publication Critical patent/CN115586421A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2837Characterising or performance testing, e.g. of frequency response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2843In-circuit-testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2846Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms

Abstract

本发明的目的是解决现有接口电路信号回路与强电磁脉冲下耦合回路辨识研究局限性大,存在接口电路类型众多,接口电路搭建还原难度大以及试验成本高,获取接口电路损伤阈值难度大且普适性低的问题,而提供了一种接口电路信号回路与强电磁脉冲下耦合回路的辨识方法。本发明在典型接口电路中,通过分析接口电路的电路原理、接口芯片的内部结构以及工作参数,通过接口电路试验平台获取线缆电压电流变化,分析强电磁脉冲耦合状态下寄生参数的影响,获取线缆单线对地的电压与线缆的耦合电流,得到强电磁脉冲下接口电路的端接阻抗特性,辨识并建立接口电路正常工作时的信号回路与强电磁脉冲耦合回路。

Description

接口电路信号回路与强电磁脉冲下耦合回路的辨识方法
技术领域
本发明属于电磁环境效应领域,具体涉及一种接口电路信号回路与强电磁脉冲下耦合回路的辨识方法。
背景技术
强电磁脉冲对电子设备造成干扰甚至损伤,包括“前门”耦合与“后门”耦合,“前门”耦合通过天线进入射频通道对射频链路造成影响,“后门”通过孔缝、线缆等耦合方式进入,耦合信号会通过信号线进入接口电路从而对电子设备造成损伤。影响电子设备的正常工作。针对通过互连线缆进行通信的电子设备,强电磁脉冲由“场-线”、“场-场”耦合方式进入电子设备内部,接口电路是电子设备中主控芯片与外部设备进行通信的桥梁,耦合量会直接干扰甚至损伤接口电路。近年来通过对不同类型接口电路进行辐照与注入试验,测得耦合电压与耦合电流,获取了接口电路在瞬时受扰与永久性损伤时的电磁脉冲场强阈值。
接口电路的正常信号传输回路与强电磁脉冲下耦合信号的传输回路是不同的。正常工作时信号通过线缆由发射端传输至接收端,经过接口电路处理后进入后级电路,但强电磁脉冲作用下,信号线缆与“地”之间有寄生参数的产生,线缆上耦合到的共模信号会寻找最低阻抗路径,不再通过芯片构成信号回路,由于寄生参数的影响,耦合信号会通过接口电路上的微带线与“地”之间的耦合电容进行泄放。
由于接口电路类型众多,现有注入试验获取损伤阈值不具有普适性,目前针对仅有小样本的接口电路损伤阈值的理论与试验研究,缺乏针对不同类型接口电路的普适性、理论性的研究,且没有结合接口电路本身的结构、信号传输形式以及端口阻抗特性分析强电磁脉冲辐照对接口电路的损伤阈值的影响。同时,由于接口类型众多、接口电路搭建还原难度大以及试验成本较高,因此接口电路的损伤阈值难以通过仿真或者样本量较少的试验获取,这为电子设备的端口防护埋下了隐患,因此,从接口电路本身出发对强电磁脉冲下的接口电路阻抗特性研究是非常必要的。
发明内容
本发明的目的是解决现有接口电路信号回路与强电磁脉冲下耦合回路辨识研究局限性大,存在接口电路类型众多,接口电路搭建还原难度大以及试验成本高,获取接口电路损伤阈值难度大且普适性低的问题,而提供了一种接口电路信号回路与强电磁脉冲下耦合回路的辨识方法。
本发明的基本思路是:在典型接口电路中,根据接口电路的电路原理、接口芯片的内部结构以及工作参数,通过接口电路试验平台获取线缆电压电流变化,分析强电磁脉冲耦合状态下寄生参数的影响,构建典型接口电路传输信号的等效电路模型,辨识接口电路正常工作时的信号回路与强电磁脉冲耦合回路,并获取端接阻抗特性。
强电磁脉冲对信号线缆辐照时,线缆上耦合电流为共模量,因此强电磁脉冲耦合回路均为线缆与“地”构成耦合回路。接口电路中微带线与“地”之间会有耦合电容存在,线缆的耦合电流不经过内阻极大的芯片,而是经过有寄生电容存在的耦合回路进行泄放。在强电磁脉冲辐照下,通过获取线缆单线对地的电压与线缆的耦合电流,得到强电磁脉冲下接口电路的端接阻抗特性。
为达到上述目的,本发明采用的技术方案为:
一种接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,其特殊之处在于,包括以下步骤:
步骤1:根据待辨识接口电路中的芯片手册、与待辨识接口电路对应的连接接口的类型以及接口手册,确定待辨识接口电路与连接接口之间的信号传输方式,进而确定传输线缆的组成、待辨识接口电路信号线和连接接口对应的引脚和引脚定义,以及待辨识接口电路传输线缆间的终接阻抗,以及待辨识接口电路信号驱动端与信号接收端的芯片内阻;
步骤2:根据步骤1获得的待辨识接口电路的信号线引脚和引脚定义、信号驱动端与信号接收端的芯片内阻以及传输线缆间的终接阻抗,建立待辨识接口电路的正常信号回路路径;
步骤3:在步骤2建立的正常信号回路路径的基础上,结合场-线耦合模型,辨识接口电路在强电磁脉冲下耦合信号的回路路径。
进一步地,步骤1具体为:
步骤101:根据与待辨识接口电路对应的连接接口的类型和接口手册,确定待辨识接口电路信号传输方式,进而确定传输线缆的组成以及连接接口的引脚和引脚定义;
所述信号传输方式为平衡传输或非平衡传输;
步骤102:根据信号的传输方式,确定待辨识接口电路传输线缆间的终接阻抗;
步骤103:根据待辨识接口电路的芯片手册与信号传输方式,确定待辨识接口电路芯片的信号线引脚和引脚定义;
步骤104:根据待辨识接口电路芯片手册中的芯片内部结构,确定待辨识接口电路的信号驱动端与信号接收端的芯片内阻。
进一步地,步骤2具体为:
步骤201:根据步骤101中得到的传输线缆的组成以及连接接口的引脚和引脚定义,建立待辨识接口电路信号驱动端和信号接收端分别对应的连接接口之间传输线缆的互连关系;
步骤202:根据步骤103中得到的待辨识接口电路芯片的信号线引脚和引脚定义,分别建立待辨识接口电路信号驱动端接口电路和信号接收端接口电路与驱动接口和接收接口之间的互连关系;
步骤203:建立信号驱动端接口电路和信号接收端接口电路连接
待辨识接口电路信号驱动端与信号接收端之间的正常信号回路路径。
进一步地,步骤3具体为:
步骤301:确定待辨识接口电路信号接收端易产生电磁耦合的位置,并通过试验与理论分析获取正常信号回路路径耦合通路上的寄生阻抗;
所述寄生阻抗为待辨识接口电路中信号接收端微带线与地之间的耦合电容;
步骤302:根据步骤301中得到的强电磁脉冲下待辨识接口电路信号接收端寄生阻抗,在辨识的正常信号回路路径基础上,将步骤301中获取的寄生阻抗并联在信号线与地之间构成共模耦合回路。
进一步地,步骤101中,信号传输方式为平衡传输时,所述传输线缆至少包括一对正、负差分信号传输线缆,在连接接口中的引脚分别为正信号引脚A和负信号引脚B;
信号传输方式为非平衡传输时,所述传输线缆包括驱动信号传输线缆、接收信号传输线缆以及接地线缆,对应连接接口的引脚分别为驱动信号引脚P、接收信号引脚Q与地线引脚GND1;
步骤102中,信号传输方式为平衡传输时,终接阻抗为100Ω或120Ω;信号传输方式为非平衡传输时,终接阻抗为0Ω;
步骤103中,信号传输方式为平衡传输时,待辨识接口电路中信号驱动端和信号接收端芯片的信号线引脚分别为用于差分传输的正信号线引脚A和负信号线引脚B;信号传输方式为非平衡传输时,待辨识接口电路中芯片的信号线引脚分别为驱动信号线引脚M、接收信号线引脚N与地线引脚GND2;
步骤104中,信号传输方式为平衡传输时,所述芯片内阻为待辨识接口电路中信号接收端两根正、负差分信号传输线缆之间的阻抗;信号传输方式为非平衡传输时,所述芯片内阻为待辨识接口电路中信号接收端的接收信号传输线缆与地线间的阻抗。
进一步地,步骤201中,信号传输方式为平衡传输时,信号驱动端对应连接接口的正信号引脚A与信号接收端对应连接接口的正信号引脚A相连,信号接收端对应连接接口的负信号引脚B与信号驱动端对应连接接口的负信号引脚B相连;
信号传输方式为非平衡传输时,信号驱动端对应连接接口的驱动信号引脚P与信号接收端对应连接接口的接收信号引脚Q相连,信号驱动端对应连接接口与信号接收端对应连接接口之间的地线相连。
进一步地,步骤202中,信号传输方式为平衡传输时,信号驱动端对应连接接口的正信号引脚A与待辨识接口电路芯片的正信号线引脚A相连,信号接收端对应连接接口的负信号引脚B与待辨识接口电路芯片的负信号线引脚B相连,信号接收端对应连接接口的正信号引脚A与待辨识接口电路芯片的正信号线引脚A相连,信号驱动端对应连接接口的负信号引脚B与待辨识接口电路芯片的负信号线引脚B相连;
若为非平衡传输方式,信号驱动端对应连接接口的驱动信号引脚P与待辨识接口电路芯片的驱动信号线引脚M相连,信号接收端对应连接接口的接收信号引脚Q与待辨识接口电路芯片的接收信号线引脚N相连,信号驱动端与信号接收端对应连接接口的地线引脚GND1均与待辨识接口电路芯片的地线引脚GND2相连。
进一步地,步骤301中,信号传输方式为平衡传输时,所述寄生阻抗为待辨识接口电路接收端的一对正、负差分信号传输线缆与地之间的阻抗;
信号传输方式为非平衡传输时,所述寄生阻抗为接收信号传输线缆与地之间的阻抗。
进一步地,步骤302中,寄生阻抗并联的具体形式为:信号接收端任一根接收信号传输线缆与地之间由寄生电容进行耦合,耦合信号通过地回路进入信号驱动端且与耦合信号线缆直接相连的引脚,构成耦合回路。
进一步地,所述待辨识接口电路为RS-485通信接口、RS-422通信接口、RS-232通信接口、VGA接口、DVI接口、AD接口、或者以太网接口。
与现有技术相比,本发明具有的有益技术效果如下:
1、本发明提供的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,根据接口电路的电路原理、接口芯片的内部结构以及工作参数,分析正常工作状态与强电磁脉冲耦合状态下的线缆电流变化与寄生参数的影响,辨识并建立接口电路正常工作时的信号回路与强电磁脉冲耦合回路,并通过接口电路试验平台获取端接阻抗特性。
2、本发明提供的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,针对典型接口电路具有通用性,辨识正常信号回路与强电磁脉冲耦合回路,并获取强电磁脉冲下接口芯片的端接阻抗,分析寄生参数在强电磁脉冲下的变化规律,为线缆的“场-线”耦合分析与仿真提供依据,对指导强电磁脉冲下接口电路耦合效应研究有重要意义。对典型接口电路均适用,不受制于试验数据的获取以及接口电路模型的不同。
附图说明
图1为本发明接口电路信号回路与强电磁脉冲下耦合回路的辨识方法实施例流程图;
图2为本发明实施例1中RS-232连接DB9接口引脚定义;
图3为本发明实施例1中RS-232接口电路芯片SP3232引脚定义;
图4为本发明实施例1中RS-232接口电路芯片SP3232内部接口电路图;
图5为本发明实施例1中RS-232信号回路示意图;
图6为本发明实施例1中RS-232接口电路强电磁脉冲耦合回路模型示意图;
图7为本发明实施例1中RS-232接口电路强电磁脉冲耦合回路等效模型;
图8为本发明实施例2中以太网连接RJ45接口引脚定义;
图9为本发明实施例2中百兆以太网典型接口电路;
图10为本发明实施例2中以太网接口电路芯片LAN8720A引脚定义;
图11为本发明实施例2中以太网接口电路芯片LAN8720A内部接口电路图;
图12为本发明实施例2中以太网信号回路示意图;
图13为本发明实施例2中以太网接口电路强电磁脉冲耦合回路模型示意图;
图14为本发明实施例2中以太网接口电路强电磁脉冲耦合回路等效模型。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图和具体实施例对本发明提出的一种接口电路信号回路与强电磁脉冲下耦合回路的辨识方法作进一步详细说明。本领域技术人员应当理解的是,这些实施方式仅仅用来解释本发明的技术原理,目的并不是用来限制本发明的保护范围。
如图1所示,本发明提供的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,具体包括以下步骤:
步骤1:步骤1:根据待辨识接口电路中的芯片手册、与待辨识接口电路对应的连接接口的类型以及接口手册,确定待辨识接口电路与连接接口之间的信号传输方式,进而确定传输线缆的组成、待辨识接口电路信号线和连接接口对应的引脚和引脚定义,以及待辨识接口电路传输线缆间的终接阻抗,以及待辨识接口电路信号驱动端与信号接收端的芯片内阻。
步骤101:根据与待辨识接口电路对应的连接接口的类型和接口手册,确定待辨识接口电路信号传输方式,进而确定传输线缆的组成以及连接接口的引脚和引脚定义。
信号传输方式为平衡传输时,信号传输至少需要一对差分传输线,有些差分信号传输线还需要一根地线,其中差分信号线包括一根正信号线与一根负信号线,三种信号线在连接接口中的信号引脚分别为正信号引脚A、负信号引脚B、地线引脚GND;
信号传输方式为非平衡传输时,信号传输需要两条信号线与一根地线,其中两条信号线包括一根驱动信号线与一根接收信号线,三种信号线在连接接口中的信号引脚分别为驱动信号引脚P、接收信号引脚Q与地线引脚GND1,获取信号线在连接接口中引脚及其引脚定义。
接口电路一般为RS-485通信接口、RS-422通信接口、RS-232通信接口、VGA接口、DVI接口、AD接口、或者以太网接口。其中RS-485通信接口、RS-422通信接口、DVI接口以及以太网接口的信号传输方式为平衡传输,RS-232通信接口、VGA接口以及AD接口的信号传输方式为非平衡传输。
步骤102:根据步骤101确定待辨识接口电路传输线缆间的终接阻抗。
当信号传输方式为平衡传输时,终接阻抗为100Ω或120Ω,即为两条平衡传输信号线间的跨接阻抗;当信号传输方式为非平衡传输时,无终接阻抗,即线缆终接阻抗为0Ω。
步骤103:根据待辨识接口电路中的芯片手册与信号传输方式,确定接口电路芯片的信号线引脚。
信号平衡传输时,待辨识接口电路中信号驱动端和信号接收端芯片的两个差分传输信号引脚分别与正信号引脚A与负信号引脚B连接,地线引脚与地线引脚GND连接;信号非平衡传输时,待辨识接口电路中芯片的信号线引脚分别为驱动信号线引脚M、接收信号线引脚N及地线引脚GND2。
104:依据步骤103确定的信号线引脚,由接口电路的芯片手册给出的芯片内部结构,确定平衡传输时接口电路中接收端两根差分正、负信号线或非平衡传输时接收端接收信号线与地线间的阻抗,即接口电路信号驱动端与信号接收端的芯片内阻。若芯片手册中未给出具体接收端芯片内阻,则按10kΩ计算。
步骤2:根据步骤1传输线的定义、芯片内阻以及线缆终接阻抗,辨识并建立待辨识接口电路的正常信号回路路径。
步骤201:在步骤1得到连接接口引脚定义的基础上,辨识信号驱动端与接收端的连接接口信号线间互连关系。
信号平衡传输时,连接接口的信号驱动端正信号引脚A与连接接口的信号接收端正信号引脚A相连,连接接口的信号接收端负信号引脚B与连接接口的信号驱动端负信号引脚B相连,地线之间进行连接;信号非平衡传输时,连接接口的驱动信号引脚P与连接接口的接收信号引脚Q相连,地线之间进行连接,得到信号传输时引脚的基本连接关系。
步骤202:在步骤1得到接口电路芯片引脚与连接接口引脚定义的基础上,辨识信号驱动端与接收端的连接接口与接口电路间的互连关系。
信号平衡传输时,连接接口的信号驱动端正信号引脚A与接口电路芯片正信号引脚A相连,连接接口的信号接收端负信号引脚B与接口电路芯片负信号引脚B相连,地线与地线进行连接,构成差分信号回路,信号接收端与驱动端连接方式相同;
信号非平衡传输时,连接接口的驱动信号引脚P与接口电路芯片的驱动信号线引脚M相连,连接接口的接收信号引脚Q与接口电路芯片的接收信号线引脚N相连,地线与地线进行连接,构成信号的非平衡传输回路。
步骤3:结合步骤1与步骤2以及“场-线”耦合模型,辨识并建立强电磁脉冲下的低阻抗路径,即强电磁脉冲通过信号线缆进入芯片后的耦合回路。
步骤301:确定接口电路易产生电磁耦合的位置,并通过试验与理论分析获取耦合通路上的寄生阻抗。从电磁兼容的角度分析,寄生参数多存在于距离较近的金属材料之间,因此接口电路中易产生电磁耦合的位置位于电路板与金属机壳之间。
寄生阻抗为接口电路中微带线与“地”之间的耦合电容,具体为信号平衡传输时的两根差分信号线与“地”之间的寄生阻抗;信号非平衡传输时的接收信号线与“地”之间的寄生阻抗。
步骤302:根据步骤301中得到的强电磁脉冲下接口电路的寄生阻抗,在辨识的正常信号回路基础上,将步骤301中获取的寄生阻抗并联在信号线与“地”之间构成共模耦合回路,其中信号发送端与接收端的寄生阻抗相同,因此可只从一端进行考虑。
寄生阻抗并联的具体形式为信号接收端任一根信号线与“地”之间由寄生电容进行耦合,耦合信号通过“地”回路进入信号发送端的同一根信号线,由此建立起接口电路在强电磁脉冲下的耦合回路。
为了说明强电磁脉冲下典型接口电路回路与强电磁脉冲回路,以RS232接口电路与百兆网RJ45接口电路为例进行分析。
RS232接口是目前最常用的一种串行通讯接口,在日常使用时通常采用DB9接口,使用时一般仅使用RXD、TXD、GND三个引脚,两条信号线分别与与地线构成回路。RS232采用的线缆一般采用通用的DB9连接线,该类线的特征阻抗为100Ω~120Ω。RS-232由于传输速率较低,一般不做终接匹配,其终接阻抗为驱动器的阻抗,一般为3kΩ~7kΩ。
RJ45总线通常用于以太网通信,一般来说有8根单线。其传输速率一般有10Mbps、100Mbps以及1000Mbps。信号传输方式为差分传输,使用了全部8根线,分别是1/2、3/6、4/5、7/8,4对差分信号,由于采用了不同的机制,它的每对线都可能是收发。常用非屏蔽双绞线的特性阻抗为100Ω,屏蔽双绞线的特性阻抗为150Ω。而网线对此指标不敏感,一般来说网线没有特征阻抗这个指标,通常的制造分布范围在85~135Ω之间,标准非屏蔽双绞线的特征阻抗在1MHz时为100Ω左右,因此认为网线的特征阻抗为100Ω。以太网的四条信号线,均由49.9Ω的上拉电阻接到VCC,因此可以看出在TX+和TX-(RX+和RX-)之间串接了两个49.9Ω的电阻,该电阻除了起到上拉电平的作用,还起到了100Ω阻抗匹配的作用。
实施例1:以采用SP3232芯片的RS-232接口电路为例
步骤1、根据待辨识接口电路中的芯片模型与器件手册,明确接口电路与连接接口的引脚定义以及信号传输线的定义;同时,根据芯片器件手册与芯片内部结构,获取芯片内阻与线缆终接阻抗;
步骤101:RS-232信号线的传输方式为非平衡传输,信号传输时使用到一根驱动信号线、一根接收信号线与一根地线。RS-232接口在日常使用时通常采用DB9接口,使用时一般仅使用2脚RXD、3脚TXD、5脚GND三个引脚,DB9结构如图2所示。
DB9芯信号线定义如下:
1#CD:对方是否接收完数据,属于输入引脚;
2#RXD:接收数据,属于输入引脚;
3#TXD:发送数据,属于输出引脚;
4#DTR:己方数据准备状态,属于输出引脚;
5#SG(GND):地脚;
6#DSR:对方数据准备状态,属于输入引脚;
7#RTS:发送数据请求,属于输出引脚;
8#CTS:发送数据允许,属于输入引脚;
9#RI:振铃状态,属于输入引脚。
步骤102:根据步骤101明确信号的传输方式确定终接阻抗。
由于RS-232信号线的传输方式为非平衡传输,因此线缆终接阻抗为0。
步骤103:RS-232信号线的传输方式为非平衡传输,在SP3232的芯片手册中确定两根信号线引脚与一根地线引脚,作为信号传输时需要的驱动信号线引脚DOUT、接收信号线引脚RIN及地线引脚GND。芯片手册提供的具体引脚定义,如图3所示。
13#RIN1:RS-232接收器输入,接RS-232线缆的TXD引脚;
14#DOUT1:RS-232驱动器输出,接RS-232线缆的RXD引脚。
15#GND:RS-232信号地线,接RS-232线缆的SG引脚。
其中,10#DIN2、9#ROUT2、8#RIN2、7#DOUT2为第二路RS-232输出,其功能与第一路RS-232输出一致。依据SP3232芯片的信号引脚,驱动信号线引脚为14#DOUT1,接收信号线引脚为13#RIN1。
步骤104:根据SP3232芯片手册的接口电路模型,如图4所示,可知SP3232芯片的接收信号线引脚RIN与“地”之间的阻抗为5kΩ,SP3232芯片的驱动信号线引脚DOUT与“地”之间无阻抗,因此可确定RS-232的芯片SP3232信号驱动端与信号接收端的芯片内阻分别为0与5kΩ。
步骤2:结合步骤1分析并辨识典型接口电路的正常信号回路路径。
步骤201:在步骤1得到连接接口引脚定义的基础上,RS-232接口的信号传输方式为非平衡传输,故将连接接口的信号驱动端RXD引脚与信号接收端TXD引脚相连,地线之间进行连接。
步骤202:RS-232芯片引脚DOUT与连接接口RXD引脚相连作为信号驱动端输出信号,信号通过驱动信号线连接接口的TXD引脚,并与芯片的TXD引脚相连作为信号接收端,加载到接收端芯片的芯片阻抗5kΩ上,信号经过地线回到信号驱动端构成信号回路,如图5所示。
步骤3:结合步骤1与步骤2以及“场-线”耦合模型,辨识并建立接口电路在强电磁脉冲下耦合信号的回路路径。
步骤301:寄生阻抗具体为接口电路中微带线与“地”之间的耦合电容,其与信号回路源、RS-232信号线、芯片接收器内阻、机壳地构成回路,形式上表现为共模回路。寄生阻抗模值大小与RS-232芯片内阻相比过小,信号按照最低阻抗路径不会通过芯片内阻与“地”构成的正常信号回路,而是由信号线、耦合电容、“地“构成耦合回路进行泄放,寄生阻抗的大小可以测试信号线与“地”之间的电压与信号线耦合电流获得,如图6所示。
步骤302:结合RS-232正常信号回路与接口电路在强电磁脉冲下的寄生阻抗分析,强电磁脉冲下信号线的耦合回路;强电磁脉冲耦合到线缆上后不再经过芯片内部,而是直接通过接口电路上的微带线与“地”的寄生电容进行泄放。此时,接口电路信号回路与强电磁脉冲下耦合回路均得到辨识与建立,强电磁脉冲下接口电路的耦合回路,如图7所示。
实施例2:以采用LAN8720A芯片的100M以太网接口电路为例
步骤1、根据待辨识接口电路中的芯片模型与器件手册,明确接口电路与连接接口的引脚定义以及信号传输线的定义;同时,根据芯片器件手册与芯片内部结构,获取芯片内阻与线缆终接阻抗:
步骤101:以太网信号线的传输方式为非平衡传输,信号传输时使用到两对差分信号线。以太网接口在日常使用时采用RJ45接口,RJ45接口有T-568A、T-568B两种,两种接口的差别在于橙、绿两组线对调,以下对T-568B线序的百兆以太网进行分析。当两个对等的通信设备进行连接时,网线两端的RJ45接口则采用T-568A、T-568B两种接口标准,使用时一般仅使用1脚TX+、2脚TX-、3脚RX+、6脚RX-四个引脚,RJ45接口引脚定义如图8所示。
RJ45信号线接口引脚定义如下:
1#TX+:发送数据线差分信号的正信号线;
2#TX-:发送数据线差分信号的负信号线;
3#RX+:接收数据线差分信号的正信号线;
6#RX-:接收数据线差分信号的负信号线。
步骤102:由步骤101明确信号的传输方式确定终接阻抗。
步骤101可知,对于以太网的四条信号线,均由49.9Ω的上拉电阻接到VCC,因此可以看出在TX+和TX-(RX+和RX-)之间串接了两个49.9Ω的电阻,该电阻除了起到上拉电平的作用,还起到了100Ω阻抗匹配的作用,具体终接电阻如图9中百兆网接口电路的21#、22#、23#、24#脚。
步骤103:以太网信号线的传输方式为平衡传输,在LAN8720A的芯片手册中确定两对差分信号引脚,平衡传输采用两个差分传输信号引脚与一个地线引脚GND,差分信号引脚包括正信号引脚A与负信号引脚B,芯片手册提供的具体引脚,如图10所示:
1)时钟:
4/5#XTAL2/XTAL1:外部晶振。
2)RMII信号(接主控芯片):
16#TXEN:发送数据使能。
17#TXD0:主控芯片使用该引脚将数据发送到LAN8720A。
18#TXD1:主控芯片使用该引脚将数据发送到LAN8720A。
7#RXD1:LAN8720A通过该引脚接受主控芯片数据。
8#RXD0:LAN8720A通过该引脚接受主控芯片数据。
3)以太网引脚(接RJ45端子):
20#TXP:发送正通道引脚,接RJ45的TX+。
21#TXN:发送负通道引脚,接RJ45的TX-。
22#RXP:接收正通道引脚,接RJ45的RX+。
23#RXN:接收负通道引脚,接RJ45的RX-。
步骤104:依据步骤103获取LAN8720A芯片的信号引脚,两对差分线引脚为20#TXP、21#TXN、22#RXP、23#RXN,其中20#TXP、21#TXN为一对发信号脚,22#RXP、23#RXN为一对收信号脚。根据LAN8720A芯片手册的接口电路模型,如图11所示,可知没有与LAN8720A芯片20#TXP、21#TXN、22#RXP、23#RXN引脚相连的芯片内阻,但在实际芯片中是存在内阻的,因此在辨识与建立正常信号回路时,可以将上述四个引脚分别串联10kΩ的阻值到“地”,并将该阻值确定为芯片内阻。
步骤2:结合步骤1与步骤2分析并辨识典型接口电路的正常信号回路路径。
步骤201:在步骤1得到连接接口引脚定义的基础上,以太网信号线的传输方式为平衡传输,连接接口的信号驱动端1#TX+引脚与信号接收端3#RX+引脚相连,信号驱动端2#TX+引脚与信号接收端6#RX+引脚相连。
步骤202:以太网信号线的传输方式为平衡传输,芯片发送正通道引脚与连接接口发送正通道引脚相连,芯片发送负通道引脚与连接接口发送负通道引脚相连,作为信号驱动端输出信号。芯片接收正通道引脚与连接接口接收正通道引脚相连,芯片接收负通道引脚与连接接口接收负通道引脚相连,作为信号接收端输入信号。即芯片20#TXP、21#TXN、22#RXP、23#RXN分别与RJ-45接口的1脚TX+、2脚TX-、3脚RX+、6脚RX-相连。差分信号通过驱动端芯片的20#TXP引脚进入RJ-45连接接口的1脚TX+,接着通过一根差分信号线进入信号接收端连接接口的3脚RX+与接收端芯片的22#RXP引脚,再通过接收端芯片的两个芯片内阻到达接收端芯片的23#RXN引脚与接收端连接接口的6脚RX-,最后由另一根差分信号线回到驱动端连接接口的2脚TX-与芯片引脚21#TXN,构成完整的差分信号回路,如图12所示:
步骤3:结合步骤1与步骤2以及“场-线”耦合模型,分析接口电路在强电磁脉冲下耦合信号的回路路径。
步骤301:接口电路在强电磁脉冲耦合干扰下,接口电路中的微带线易与电子设备机壳进行耦合产生寄生参数,寄生阻抗具体为接口电路中微带线与“地”之间的耦合电容,其与信号回路源、以太网信号传输线、差分传输线终接阻抗、信号接收端芯片内阻、机壳地构成回路,形式上表现为共模回路。寄生阻抗模值大小与以太网芯片内阻相比过小,信号按照最低阻抗路径不会通过芯片内阻与“地”构成的正常信号回路,而是由信号线、耦合电容、“地“构成耦合回路进行泄放,寄生阻抗的大小可以测试信号线与“地”之间的电压与信号线耦合电流获得,如图13所示。
步骤302:结合以太网正常信号回路与接口电路在强电磁脉冲下的寄生阻抗分析,强电磁脉冲下信号线的耦合回路,强电磁脉冲耦合到线缆上后不再经过芯片内部,而是直接通过接口电路上的微带线与“地”的寄生电容进行泄放。此时,接口电路信号回路与强电磁脉冲下耦合回路均得到辨识与建立,强电磁脉冲下接口电路的耦合回路,如图14所示。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明技术方案的范围。

Claims (10)

1.一种接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,其特征在于,包括以下步骤:
步骤1:根据待辨识接口电路中的芯片手册、与待辨识接口电路对应的连接接口的类型以及接口手册,确定待辨识接口电路与连接接口之间的信号传输方式,进而确定传输线缆的组成、待辨识接口电路信号线和连接接口对应的引脚和引脚定义,以及待辨识接口电路传输线缆间的终接阻抗,以及待辨识接口电路信号驱动端与信号接收端的芯片内阻;
步骤2:根据步骤1获得的待辨识接口电路的信号线引脚和引脚定义、信号驱动端与信号接收端的芯片内阻以及传输线缆间的终接阻抗,建立待辨识接口电路的正常信号回路路径;
步骤3:在步骤2建立的正常信号回路路径的基础上,结合场-线耦合模型,辨识接口电路在强电磁脉冲下耦合信号的回路路径。
2.根据权利要求1所述的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,其特征在于,步骤1具体为:
步骤101:根据与待辨识接口电路对应的连接接口的类型和接口手册,确定待辨识接口电路信号传输方式,进而确定传输线缆的组成以及连接接口的引脚和引脚定义;
所述信号传输方式为平衡传输或非平衡传输;
步骤102:根据信号的传输方式,确定待辨识接口电路传输线缆间的终接阻抗;
步骤103:根据待辨识接口电路的芯片手册与信号传输方式,确定待辨识接口电路芯片的信号线引脚和引脚定义;
步骤104:根据待辨识接口电路芯片手册中的芯片内部结构,确定待辨识接口电路的信号驱动端与信号接收端的芯片内阻。
3.根据权利要求2所述的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,其特征在于,步骤2具体为:
步骤201:根据步骤101中得到的传输线缆的组成以及连接接口的引脚和引脚定义,建立待辨识接口电路信号驱动端和信号接收端分别对应的连接接口之间传输线缆的互连关系;
步骤202:根据步骤103中得到的待辨识接口电路芯片的信号线引脚和引脚定义,分别建立待辨识接口电路信号驱动端接口电路和信号接收端接口电路与驱动接口和接收接口之间的互连关系;
步骤203:建立信号驱动端接口电路和信号接收端接口电路连接
待辨识接口电路信号驱动端与信号接收端之间的正常信号回路路径。
4.根据权利要求3所述的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,其特征在于,步骤3具体为:
步骤301:确定待辨识接口电路信号接收端易产生电磁耦合的位置,并通过试验与理论分析获取正常信号回路路径耦合通路上的寄生阻抗;
所述寄生阻抗为待辨识接口电路中信号接收端微带线与地之间的耦合电容;
步骤302:根据步骤301中得到的强电磁脉冲下待辨识接口电路信号接收端寄生阻抗,在辨识的正常信号回路路径基础上,将步骤301中获取的寄生阻抗并联在信号线与地之间构成共模耦合回路。
5.根据权利要求2-4任一所述的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,其特征在于:
步骤101中,信号传输方式为平衡传输时,所述传输线缆至少包括一对正、负差分信号传输线缆,在连接接口中的引脚分别为正信号引脚A和负信号引脚B;
信号传输方式为非平衡传输时,所述传输线缆包括驱动信号传输线缆、接收信号传输线缆以及接地线缆,对应连接接口的引脚分别为驱动信号引脚P、接收信号引脚Q与地线引脚GND1;
步骤102中,信号传输方式为平衡传输时,终接阻抗为100Ω或120Ω;信号传输方式为非平衡传输时,终接阻抗为0Ω;
步骤103中,信号传输方式为平衡传输时,待辨识接口电路中信号驱动端和信号接收端芯片的信号线引脚分别为用于差分传输的正信号线引脚A和负信号线引脚B;信号传输方式为非平衡传输时,待辨识接口电路中芯片的信号线引脚分别为驱动信号线引脚M、接收信号线引脚N与地线引脚GND2;
步骤104中,信号传输方式为平衡传输时,所述芯片内阻为待辨识接口电路中信号接收端两根正、负差分信号传输线缆之间的阻抗;信号传输方式为非平衡传输时,所述芯片内阻为待辨识接口电路中信号接收端的接收信号传输线缆与地线间的阻抗。
6.根据权利要求5所述的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,其特征在于:
步骤201中,信号传输方式为平衡传输时,信号驱动端对应连接接口的正信号引脚A与信号接收端对应连接接口的正信号引脚A相连,信号接收端对应连接接口的负信号引脚B与信号驱动端对应连接接口的负信号引脚B相连;
信号传输方式为非平衡传输时,信号驱动端对应连接接口的驱动信号引脚P与信号接收端对应连接接口的接收信号引脚Q相连,信号驱动端对应连接接口与信号接收端对应连接接口之间的地线相连。
7.根据权利要求6所述的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,其特征在于:
步骤202中,信号传输方式为平衡传输时,信号驱动端对应连接接口的正信号引脚A与待辨识接口电路芯片的正信号线引脚A相连,信号接收端对应连接接口的负信号引脚B与待辨识接口电路芯片的负信号线引脚B相连,信号接收端对应连接接口的正信号引脚A与待辨识接口电路芯片的正信号线引脚A相连,信号驱动端对应连接接口的负信号引脚B与待辨识接口电路芯片的负信号线引脚B相连;
若为非平衡传输方式,信号驱动端对应连接接口的驱动信号引脚P与待辨识接口电路芯片的驱动信号线引脚M相连,信号接收端对应连接接口的接收信号引脚Q与待辨识接口电路芯片的接收信号线引脚N相连,信号驱动端与信号接收端对应连接接口的地线引脚GND1均与待辨识接口电路芯片的地线引脚GND2相连。
8.根据权利要求7所述的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,其特征在于:
步骤301中,信号传输方式为平衡传输时,所述寄生阻抗为待辨识接口电路接收端的一对正、负差分信号传输线缆与地之间的阻抗;
信号传输方式为非平衡传输时,所述寄生阻抗为接收信号传输线缆与地之间的阻抗。
9.根据权利要求8所述的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,其特征在于:
步骤302中,寄生阻抗并联的具体形式为:信号接收端任一根接收信号传输线缆与地之间由寄生电容进行耦合,耦合信号通过地回路进入信号驱动端且与耦合信号线缆直接相连的引脚,构成耦合回路。
10.根据权利要求1所述的接口电路信号回路与强电磁脉冲下耦合回路的辨识方法,其特征在于:
所述待辨识接口电路为RS-485通信接口、RS-422通信接口、RS-232通信接口、VGA接口、DVI接口、AD接口、或者以太网接口。
CN202211090727.4A 2022-09-07 2022-09-07 接口电路信号回路与强电磁脉冲下耦合回路的辨识方法 Pending CN115586421A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211090727.4A CN115586421A (zh) 2022-09-07 2022-09-07 接口电路信号回路与强电磁脉冲下耦合回路的辨识方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211090727.4A CN115586421A (zh) 2022-09-07 2022-09-07 接口电路信号回路与强电磁脉冲下耦合回路的辨识方法

Publications (1)

Publication Number Publication Date
CN115586421A true CN115586421A (zh) 2023-01-10

Family

ID=84772498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211090727.4A Pending CN115586421A (zh) 2022-09-07 2022-09-07 接口电路信号回路与强电磁脉冲下耦合回路的辨识方法

Country Status (1)

Country Link
CN (1) CN115586421A (zh)

Similar Documents

Publication Publication Date Title
CN101755389B (zh) 信号传输装置以及方法
EP0843413B1 (en) Squelch circuit and method
WO2021253800A1 (zh) 一种采用同轴线缆进行数据传输的fc-ae-1553网络系统
CN111682886B (zh) 一种采用同轴线缆进行数据传输的光纤航电网络系统
CN207053524U (zh) 一种实现车载以太网与传统以太网数据交互的装置
CN2847711Y (zh) 一种以太网物理层接口指标测试仪
US9664496B2 (en) Cable length determination using variable-width pulses
Mortazavi et al. Characterization and verification of gigabit ethernet-based bus systems in vehicles
US9436648B2 (en) Method for matching the signal transmission between two electronic devices, and arrangement having a computer system and a peripheral device
CN109684706B (zh) 一种改善pcb板上信号线间串扰测量的设计方法和系统
CN100568002C (zh) 一种以太网回波损耗的测量方法和系统
Mortazavi et al. EMC analysis of shielded twisted pair and shielded parallel pair transmission lines for automotive multi-Gig ethernet
US7603486B2 (en) Network management system providing logic signals over communication lines for detecting peripheral devices
CN101441606A (zh) 高速/高频差分信号传输中使用的电磁耦合器的无部件终端
CN115586421A (zh) 接口电路信号回路与强电磁脉冲下耦合回路的辨识方法
CN1174581C (zh) 实现以太网信号长距离传输的变压器
US6714558B1 (en) System for implementing network protocols between devices on a printed circuit board
CN111131087B (zh) 一种以太网物理层信号的传输系统及信号传输方法
CN1198424C (zh) 高速数据通信系统设计中双绞线插入损耗的模拟方法
CN104702470B (zh) 基于fpga的波特率在线检测方法
CN216700013U (zh) 金手指电路板及PCIe信号测试系统
CN204190784U (zh) 一种以太网信号测试接口转换电路
CA1338742C (en) Method and apparatus for testing twisted-pair interconnections of a high-speed local area network
CN1220336C (zh) 高速数据通信系统设计中双绞线回波损耗的模拟方法
Johansson Investigation of a high-speed interconnect

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination