CN111965529B - 芯片信号传输损耗的测试方法、测试装置及可读存储介质 - Google Patents
芯片信号传输损耗的测试方法、测试装置及可读存储介质 Download PDFInfo
- Publication number
- CN111965529B CN111965529B CN202010886662.9A CN202010886662A CN111965529B CN 111965529 B CN111965529 B CN 111965529B CN 202010886662 A CN202010886662 A CN 202010886662A CN 111965529 B CN111965529 B CN 111965529B
- Authority
- CN
- China
- Prior art keywords
- chip
- extension
- tested
- inches
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 84
- 230000008054 signal transmission Effects 0.000 title claims abstract description 53
- 238000010998 test method Methods 0.000 title claims description 7
- 230000005540 biological transmission Effects 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims description 33
- 238000010586 diagram Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 8
- 238000013461 design Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种芯片信号传输损耗的测试方法、测试装置及可读存储介质,先获取待测试芯片的传输通道的目标长度值,基于目标长度值确定用于构成传输通道的延长板组合,再利用延长板组合对待测试芯片的信号传输损耗进行测试。其中,延长板组合包括预设数目延长板。即在对待测试芯片的信号传输损耗进行测试时,对于不同目标长度值的传输通道,均采用同一标准的预设数目,以预设数目延长板组成的延长板组合来构成传输通道,统一不同目标长度值的传输通道中连接器对损耗造成的影响,从而减小了连接器对芯片信号传输损耗测试整体的影响,进而有利于迫近信号的极限损耗能力,获得更为准确的芯片信号传输损耗测试结果。
Description
技术领域
本发明涉及信号传输测试技术领域,特别是涉及一种芯片信号传输损耗的测试方法、测试装置及可读存储介质。
背景技术
在数字系统设计中,由于信号速率的不断提升,留给信号系统的裕量越来越少。要保证芯片正常工作,信号损耗满足设计要求是最基本设计规则。如果信号损耗超标,会直接导致信号链路降速或者出现误码现象。通常厂商和业界规范提供的损耗建议值由于厂商正式发布数据的保守性及规范需要考虑广泛兼容性的原因,提供的数据并不能真实反映极限损耗能力。只有通过测试及验证获取真实的损耗数据才能获取符合实际应用的实际损耗标准,在实际设计中实现高质量低成本的设计,否则极有可能导致设计失败或者高成本的过设计。所以在前期设计评估中了解芯片信号损耗极限能力就显示极为重要。
在对芯片信号传输损耗进行测试时,需要测试两芯片间不同长度的传输链路上的信号损耗。常规方式是设计1英寸(指延长板上信号线的长度,下同)、2英寸、5英寸四种不同长度的金手指延长板(以下简称“延长板”)来组成实现不同损耗的信号传输通道。一个延长板由PCB板卡、设于PCB板卡一端的一个连接器、设于PCB板卡另一端用于接入连接器的金手指以及连接器与金手指之间的信号线(根据待测试芯片需要,可能为8条同等规格的信号线或16条同等规格的信号线)组成。
然而,应用现有常规规格的延长板组成不同长度的传输通道时,用到的延长板的数量往往不同。由于信号速率的提升,连接器的影响在损耗设计中已经变得越来越重要。例如两个2英寸的延长板组合成4英寸的传输通道,往往两块延长板组合存在两个连接器会导致实际损耗(4英寸走线+2个连接器)比一个5英寸的PCB损耗(5英寸走线+1个连接器)更大,不考虑连接器的影响可能导致设计失败,最终任意长度的组合无法实现任意损耗通道。
同时,由于连接器的设计会导致阻抗不连续,进而造成损耗的不确定性,影响了传输通道损耗的线性度,从而影响芯片信号传输损耗测试结果的准确度。
发明内容
本发明的目的是提供一种芯片信号传输损耗的测试方法、测试装置及可读存储介质,用于减小连接器的影响,提高芯片信号传输损耗测试的准确性。
为解决上述技术问题,本发明提供一种芯片信号传输损耗的测试方法,包括:
获取待测试芯片的传输通道的目标长度值;
基于所述目标长度值确定用于构成所述传输通道的延长板组合;其中,所述延长板组合包括预设数目延长板;
利用所述延长板组合对所述待测试芯片的信号传输损耗进行测试。
可选的,所述预设数目具体为两个。
可选的,在所述基于所述目标长度值确定用于构成所述传输通道的延长板组合之前,还包括:
确定所述待测试芯片的传输通道的最大长度值和所述待测试芯片的测试组数;
基于所述最大长度值确定所述延长板的长度规格,以使所述预设数目延长板所构成的传输通道的长度值的数量不小于所述测试组数。
可选的,所述延长板的类型具体包括第一延长板和第二延长板;
所述第一延长板的连接器的摆放层面与所述第二延长板的连接器的摆放层面相反。
可选的,所述第一延长板的长度规格具体包括2英寸、4英寸、8英寸、10英寸、12英寸、14英寸、16英寸、18英寸和20英寸;
所述第二延长板的长度规格包括1英寸、1.5英寸和2英寸。
可选的,各所述延长板的信号线均设于PCB内层。
可选的,各所述延长板的连接器均采用贴片形式的连接器。
可选的,所述利用所述延长板组合对所述待测试芯片的信号传输损耗进行测试,具体包括:
利用所述延长板组合连接所述待测试芯片和示波器,基于所述示波器的信号眼图评估所述待测试芯片的信号极限传输损耗能力;
利用所述延长板组合连接第一网络分析仪和第二网络分析仪,利用所述第一网络分析仪和所述第二网络分析仪提取所述延长板组合所构成的传输通道的散射参数。
为解决上述技术问题,本发明还提供一种芯片信号传输损耗的测试装置,包括:
获取单元,用于获取待测试芯片的传输通道的目标长度值;
确定单元,用于基于所述目标长度值确定用于构成所述传输通道的延长板组合;其中,所述延长板组合包括预设数目延长板;
测试单元,用于利用所述延长板组合对所述待测试芯片的信号传输损耗进行测试。
为解决上述技术问题,本发明还提供一种可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现如上述任意一项所述芯片信号传输损耗的测试方法的步骤。
本发明所提供的芯片信号传输损耗的测试方法,先获取待测试芯片的传输通道的目标长度值,基于目标长度值确定用于构成传输通道的延长板组合,再利用延长板组合对待测试芯片的信号传输损耗进行测试。其中,延长板组合包括预设数目延长板。即在对待测试芯片的信号传输损耗进行测试时,对于不同目标长度值的传输通道,均采用同一标准的预设数目,以预设数目延长板组成的延长板组合来构成传输通道,统一不同目标长度值的传输通道中连接器对损耗造成的影响,从而减小了连接器对芯片信号传输损耗测试整体的影响,进而有利于迫近信号的极限损耗能力,获得更为准确的芯片信号传输损耗测试结果。
本发明还提供一种芯片信号传输损耗的测试装置及可读存储介质,具有上述有益效果,在此不再赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种芯片信号传输损耗的测试方法的流程图;
图2为本发明实施例提供的一种图1中步骤S103的具体实施方式的流程图;
图3为一种用于实现图2中步骤S201的装置示意图;
图4为一种用于实现图2中步骤S202的装置示意图;
图5为本发明实施例提供的一种芯片信号传输损耗的测试装置的结构示意图。
具体实施方式
本发明的核心是提供一种芯片信号传输损耗的测试方法、测试装置及可读存储介质,用于减小连接器的影响,提高芯片信号传输损耗测试的准确性。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例提供的一种芯片信号传输损耗的测试方法的流程图。
如图1所示,本发明实施例提供的芯片信号传输损耗的测试方法包括:
S101:获取待测试芯片的传输通道的目标长度值。
S102:基于目标长度值确定用于构成传输通道的延长板组合。其中,延长板组合包括预设数目延长板。
S103:利用该延长板组合对待测试芯片的信号传输损耗进行测试。
在具体实施中,对于一组待测试芯片的信号传输损耗测试(如对某一类待测试芯片进行一次批量测试),预先制定预设数目的值,以保证各次测试中所采用的连接器的数量相等或保持较小的偏差。如预设数目可以为两个,即保证每次组成传输通道时都只采用两个延长板实现。预设数目的值可以通过待测试芯片的传输通道的最大长度值和待测试芯片的测试组数确定。
可以理解的是,这需要在现有的常规延长板规格的基础上优化延长板的规格设计。具体地,测试人员给出所需延长板的长度规格(给出PCB设计文件),由厂家进行生产即可。为进一步降低连接器对损耗测试的影响,应设计各延长板的连接器均采用贴片(SMT)形式的连接器,带宽应满足PCIE5.0,保证插入损耗满足在8GHz信号下损耗小于0.5dB,减少延长板多级互联时连接器对组合传输通道信号损耗的影响。同时,由于内层走线损耗更小,工艺更稳定且更符合实际走线场景,为降低PCB工艺对损耗测试结果稳定性的影响及减小步进数值,优选设计各延长板的信号线均设于PCB内层。
在进行芯片信号传输损耗测试时,根据要测试的待测试芯片的传输通道的目标长度值确定用于构成传输通道的延长板组合,进而通过该延长板组合进行测试。例如,若预设数目为两个,目标长度值为40英寸,则可以采用两个20英寸的延长板为当前的延长板组合。
本发明实施例提供的芯片信号传输损耗的测试方法,先获取待测试芯片的传输通道的目标长度值,基于目标长度值确定用于构成传输通道的延长板组合,再利用延长板组合对待测试芯片的信号传输损耗进行测试。其中,延长板组合包括预设数目延长板。即在对待测试芯片的信号传输损耗进行测试时,对于不同目标长度值的传输通道,均采用同一标准的预设数目,以预设数目延长板组成的延长板组合来构成传输通道,统一不同目标长度值的传输通道中连接器对损耗造成的影响,从而减小了连接器对芯片信号传输损耗测试整体的影响,进而有利于迫近信号的极限损耗能力,获得更为准确的芯片信号传输损耗测试结果。
在上述实施例的基础上,在步骤S101:基于目标长度值确定用于构成传输通道的延长板组合之前,本发明实施例提供的芯片信号传输损耗的测试方法还可以包括:
确定待测试芯片的传输通道的最大长度值和待测试芯片的测试组数;
基于最大长度值确定延长板的长度规格,以使预设数目延长板所构成的传输通道的长度值的数量不小于测试组数。
为了便于测试进行,在芯片传输损耗测试前先准备好测试用的延长板。延长板的规格由待测试芯片的传输通道的最大长度值、预设数目的值和测试组数决定。其中,预设数目的值可以由最大长度值和测试组数确定。例如,若需要测试2英寸~20英寸、步进2英寸的传输通道,则预设数目的值可以为一个,对应2英寸、4英寸、8英寸、10英寸、12英寸、14英寸、16英寸、18英寸和20英寸的长度规格即可。
此外,为适应测试空间需求,如有的待测试芯片的接线空间较小,延长板的类型具体包括第一延长板和第二延长板;第一延长板的连接器的摆放层面与第二延长板的连接器的摆放层面相反。通过设置两种连接器摆放层面相反的延长板,将相邻的延长板设置为第一延长板和第二延长板,可以实现不同角度的拼接(如第二延长板的金手指可以垂直于第一延长板插入第一延长板的连接器)。
进一步的,本发明实施例提供一种优选的延长板规格设计方案,具体为,第一延长板的长度规格具体包括2英寸、4英寸、8英寸、10英寸、12英寸、14英寸、16英寸、18英寸和20英寸;第二延长板的长度规格包括1英寸、1.5英寸和2英寸。
其中,第一延长板作为基础延长板,每种规格可以预先准备一块,可以实现2英寸~20英寸、步进2英寸的传输通道,所有传输通道只需要一块延长板即可实现,传输通道链路相似,无源一致性好,无多板互联引入的不确定性。第二延长板作为补偿延长板,1英寸和2英寸的规格可以预先准备两块,1.5英寸的规格预先准备一块。可以将第一延长板的连接器都摆放在PCB的顶层(Top层),将第二延长板的连接器都摆在PCB的底层(Bottom层),避免结构干涉。
应用本发明实施例提供的延长板规格,在实际应用中,以8GHz信号为例,假设信号线损耗为0.7dB/inch,过孔损耗为0.2dB,连接器损耗为0.5dB,首先按照单个延长板的规格以0.2inch步进为例,可以实现每英寸损耗步进1.4dB的设计。
增加第二延长板进行补偿需要使用两块延长板。由于上述第二延长板的长度介于1~2英寸,利用第二延长板搭配第一延长板的方式,有利于缩小延长板的长度规格步进后的插入损耗值,在实验中的具体数据如表1所示:
表1本发明实施例提供的一种延长板组合实验数据
从表1可以看到,利用本发明实施例提供的延长板规格,对于精度要求不高的测试可以采用单个延长板的方案,对于精度要求较高的20英寸内最多只需要两块延长板,单位长度的损耗步进值不超过0.5dB。
图2为本发明实施例提供的一种图1中步骤S103的具体实施方式的流程图;图3为一种用于实现图2中步骤S201的装置示意图;图4为一种用于实现图2中步骤S202的装置示意图。
在上述实施例的基础上,在本发明实施例提供的芯片信号传输损耗的测试方法中,如图2所示,步骤S103:利用该延长板组合对待测试芯片的信号传输损耗进行测试,具体包括:
S201:利用延长板组合连接待测试芯片和示波器,基于示波器的信号眼图评估待测试芯片的信号极限传输损耗能力。
S202:利用延长板组合连接第一网络分析仪和第二网络分析仪,利用第一网络分析仪和第二网络分析仪提取延长板组合所构成的传输通道的散射参数。
在具体实施中,如图3所示,利用步骤S102中确定的延长板组合构成测试用的传输通道,将延长板组合中各延长板(Y1……Yn)依次串联后,接在待测试芯片的子卡和示波器之间,其中延长板与示波器之间具体采用PCIE治具连接,用于分别连接延长板的金手指和示波器的PCIE slot接口。示波器优选采用高带宽示波器,要求带宽大于等于48GHZ,并配备相应总线的测试软件。
如图4所示,将步骤S102中确定的延长板组合接入第一网络分析仪和第二网络分析仪之间,进行延长板损耗测试。步骤S202可以在步骤S201之后进行,在使用示波器测试得到信号极限传输损耗能力对应的传输通道后,利用第一网络分析仪和第二网络分析仪对该传输通道进行测试,提取通道的散射参数。步骤S202也可以在步骤S201之前进行,即利用第一网络分析仪和第二网络分析仪测试得到所有延长板组合构成的传输通道的散射参数后,再利用示波器进行眼图测试。第一网络分析仪和第二网络分析仪均需选择带宽大于等于50GHZ,并配置相应校准配件的高带宽网络分析仪。
上文详述了芯片信号传输损耗的测试方法对应的各个实施例,在此基础上,本发明还公开了与上述方法对应的芯片信号传输损耗的测试装置及可读存储介质。
图5为本发明实施例提供的一种芯片信号传输损耗的测试装置的结构示意图。
如图5所示,本发明实施例提供的芯片信号传输损耗的测试装置包括:
获取单元201,用于获取待测试芯片的传输通道的目标长度值;
确定单元202,用于基于目标长度值确定用于构成传输通道的延长板组合;其中,延长板组合包括预设数目延长板;
测试单元203,用于利用延长板组合对待测试芯片的信号传输损耗进行测试。
由于装置部分的实施例与方法部分的实施例相互对应,因此装置部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
需要说明的是,以上所描述的装置实施例仅仅是示意性的,例如,模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能模块可以集成在一个处理模块中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个可读存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,执行本发明各个实施例所述方法的全部或部分步骤。
为此,本发明实施例还提供一种可读存储介质,该可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如芯片信号传输损耗的测试方法的步骤。
该可读存储介质可以包括:U盘、移动硬盘、只读存储器ROM(Read-Only Memory)、随机存取存储器RAM(Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例中提供的可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的芯片信号传输损耗的测试方法的步骤,效果同上。
以上对本发明所提供的一种芯片信号传输损耗的测试方法、测试装置及可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置及可读存储介质而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (9)
1.一种芯片信号传输损耗的测试方法,其特征在于,包括:
获取待测试芯片的传输通道的目标长度值;
确定所述待测试芯片的传输通道的最大长度值和所述待测试芯片的测试组数;
基于所述最大长度值确定延长板的长度规格,以使预设数目延长板所构成的传输通道的长度值的数量不小于所述测试组数;
基于所述目标长度值确定用于构成所述传输通道的延长板组合;其中,所述延长板组合包括所述预设数目延长板;
利用所述延长板组合对所述待测试芯片的信号传输损耗进行测试;
其中,对于所述待测试芯片的传输通道的不同目标长度值,均采用同一标准的所述预设数目。
2.根据权利要求1所述的测试方法,其特征在于,所述预设数目具体为两个。
3.根据权利要求1所述的测试方法,其特征在于,所述延长板的类型具体包括第一延长板和第二延长板;
所述第一延长板的连接器的摆放层面与所述第二延长板的连接器的摆放层面相反。
4.根据权利要求3所述的测试方法,其特征在于,所述第一延长板的长度规格具体包括2英寸、4英寸、8英寸、10英寸、12英寸、14英寸、16英寸、18英寸和20英寸;
所述第二延长板的长度规格包括1英寸、1.5英寸和2英寸。
5.根据权利要求1所述的测试方法,其特征在于,各所述延长板的信号线均设于PCB内层。
6.根据权利要求1所述的测试方法,其特征在于,各所述延长板的连接器均采用贴片形式的连接器。
7.根据权利要求1所述的测试方法,其特征在于,所述利用所述延长板组合对所述待测试芯片的信号传输损耗进行测试,具体包括:
利用所述延长板组合连接所述待测试芯片和示波器,基于所述示波器的信号眼图评估所述待测试芯片的信号极限传输损耗能力;
利用所述延长板组合连接第一网络分析仪和第二网络分析仪,利用所述第一网络分析仪和所述第二网络分析仪提取所述延长板组合所构成的传输通道的散射参数。
8.一种芯片信号传输损耗的测试装置,其特征在于,包括:
获取单元,用于获取待测试芯片的传输通道的目标长度值;
确定所述待测试芯片的传输通道的最大长度值和所述待测试芯片的测试组数;
基于所述最大长度值确定延长板的长度规格,以使预设数目延长板所构成的传输通道的长度值的数量不小于所述测试组数;
确定单元,用于基于所述目标长度值确定用于构成所述传输通道的延长板组合;其中,所述延长板组合包括所述预设数目延长板;
测试单元,用于利用所述延长板组合对所述待测试芯片的信号传输损耗进行测试;
其中,对于所述待测试芯片的传输通道的不同目标长度值,均采用同一标准的所述预设数目。
9.一种可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至7任意一项所述芯片信号传输损耗的测试方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010886662.9A CN111965529B (zh) | 2020-08-28 | 2020-08-28 | 芯片信号传输损耗的测试方法、测试装置及可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010886662.9A CN111965529B (zh) | 2020-08-28 | 2020-08-28 | 芯片信号传输损耗的测试方法、测试装置及可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111965529A CN111965529A (zh) | 2020-11-20 |
CN111965529B true CN111965529B (zh) | 2022-12-23 |
Family
ID=73400623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010886662.9A Active CN111965529B (zh) | 2020-08-28 | 2020-08-28 | 芯片信号传输损耗的测试方法、测试装置及可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111965529B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113347067B (zh) * | 2021-08-04 | 2021-10-29 | 苏州浪潮智能科技有限公司 | 一种PCIe信号的带宽确定方法、装置及设备 |
CN115372740B (zh) * | 2022-08-19 | 2023-07-14 | 上海物骐微电子有限公司 | Rf芯片线损测试方法、系统、可读储存介质及电子设备 |
CN115081257B (zh) * | 2022-08-22 | 2022-11-11 | 中诚华隆计算机技术有限公司 | 一种用于电力能源的芯片损耗优化方法及系统 |
CN115292151B (zh) * | 2022-10-09 | 2022-12-20 | 中诚华隆计算机技术有限公司 | 一种基于芯片实现的低损耗资源调取方法及系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110750401A (zh) * | 2019-09-29 | 2020-02-04 | 苏州浪潮智能科技有限公司 | 一种芯片传输能力的测试方法 |
-
2020
- 2020-08-28 CN CN202010886662.9A patent/CN111965529B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110750401A (zh) * | 2019-09-29 | 2020-02-04 | 苏州浪潮智能科技有限公司 | 一种芯片传输能力的测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111965529A (zh) | 2020-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111965529B (zh) | 芯片信号传输损耗的测试方法、测试装置及可读存储介质 | |
CN102364478B (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
CN113014339B (zh) | PCIe外插卡接收通道的质量测试方法、装置及设备 | |
CN109462436B (zh) | 测试板、信号传输方法及测试系统 | |
CN103207366A (zh) | 测试系统及印刷电路板组件的测试方法 | |
US11929902B2 (en) | PCIe signal bandwidth determining method, apparatus and device | |
CN113064048A (zh) | 集成电路测试方法及设备 | |
US8229724B2 (en) | Signal transmission system evaluation apparatus and program, and signal transmission system design method | |
CN107077176B (zh) | 两部分电气连接器 | |
CN114706718B (zh) | 一种PCIe信号完整性验证方法、装置、设备及介质 | |
CN107483122B (zh) | 功率测试系统、功率补偿方法及装置 | |
US20210224453A1 (en) | Method for simulating signal integrity of hybrid model | |
CN112286744A (zh) | 一种中央处理器物理信号电气特性测试装置、系统及方法 | |
CN115129527A (zh) | 一种pci-e转接卡、方法、电子设备及存储介质 | |
US11995389B2 (en) | Connector structure, and skew calculation method and device | |
CN111199135B (zh) | 一种统计背板系统链路损耗的方法及系统 | |
EP3905048A1 (en) | Connector structure, and skew calculation method and device | |
CN214278926U (zh) | 一种中央处理器物理信号电气特性测试装置及系统 | |
CN112416690A (zh) | 用于测试的集成主板和测试装置 | |
US11789067B1 (en) | Physical layer parameter compliance in high speed communication networks | |
CN218728862U (zh) | 一种损耗扩展卡和链路损耗评估系统 | |
Yasuda et al. | A high-density multipin connector with newly developed miniature compliant press-in pin connection | |
CN110750401A (zh) | 一种芯片传输能力的测试方法 | |
US6892334B2 (en) | Method for determining deskew margins in parallel interface receivers | |
CN216623231U (zh) | 可变链路、cpu链路和高速接口连接模块及链路测试系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |