CN111199135B - 一种统计背板系统链路损耗的方法及系统 - Google Patents

一种统计背板系统链路损耗的方法及系统 Download PDF

Info

Publication number
CN111199135B
CN111199135B CN202010005360.6A CN202010005360A CN111199135B CN 111199135 B CN111199135 B CN 111199135B CN 202010005360 A CN202010005360 A CN 202010005360A CN 111199135 B CN111199135 B CN 111199135B
Authority
CN
China
Prior art keywords
loss
board
connector
backboard
backplane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010005360.6A
Other languages
English (en)
Other versions
CN111199135A (zh
Inventor
姜文
李军华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fiberhome Telecommunication Technologies Co Ltd
Original Assignee
Fiberhome Telecommunication Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fiberhome Telecommunication Technologies Co Ltd filed Critical Fiberhome Telecommunication Technologies Co Ltd
Priority to CN202010005360.6A priority Critical patent/CN111199135B/zh
Publication of CN111199135A publication Critical patent/CN111199135A/zh
Application granted granted Critical
Publication of CN111199135B publication Critical patent/CN111199135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

本发明公开了一种统计背板系统链路损耗的方法及系统，涉及电子通信技术领域，本发明读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向，匹配板卡连接器的坐标和背板连接器的坐标，得到板卡连接器和背板连接器的映射关系，以及背板连接器和板卡连接器的PIN脚映射关系；根据PIN脚映射关系计算背板系统链路损耗，分析链路损耗是否满足要求。本发明计算背板系统链路损耗时，结合板卡芯片损耗、板卡连接器损耗、板卡PCB板材损耗，实现精确、全面得出背板系统链路损耗。

Description

一种统计背板系统链路损耗的方法及系统
技术领域
本发明涉及电子通信技术领域，具体涉及一种统计背板系统链路损耗的方法及系统。
背景技术
随着通信技术的发展，通信设备系统速率不断提升，单个serdes通道速率由3.125Gbps、10Gbps向25Gbps、56Gbps甚至112Gbps发展。随着速率的提升，信号在PCB板上的传输损耗增大，即同样的链路长度，速率越高损耗越大。为了保证信号完整性，需要对系统链路损耗值进行统计，判断是否满足系统要求。因此在背板系统可行性分析和高速背板PCB设计中，统计系统链路损耗是必须的工作。
现有做法是通过网名定义的方式关联背板和板卡关系，设计不灵活，不能实现任意板卡关联；且统计背板系统链路损耗时，只能提取PCB走线的长度，无法得到芯片信号通道损耗、连接器通道损耗，不能快速、准确、全面统计链路损耗，已经不能满足目前大容量、超高速背板设计需求。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种统计背板系统链路损耗的方法及系统，实现精确、全面得出背板系统链路损耗。
为达到以上目的，本发明采取的技术方案是：一种统计背板系统链路损耗的方法，包括以下步骤：
定义背板原理图中的所有槽位信息，导入板卡PCB设计文件和背板原理图，读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向；
结合各槽位的板卡插入方向，匹配板卡连接器的坐标和背板连接器的坐标，得到板卡连接器和背板连接器的映射关系；
读取背板连接器PIN脚坐标和板卡连接器的PIN脚坐标，根据背板PCB布线连接关系，得到背板连接器和板卡连接器的PIN脚映射关系；
根据PIN脚映射关系计算背板系统链路损耗，分析链路损耗是否满足要求。
在上述技术方案的基础上，定义背板原理图中的所有槽位信息，具体包括以下步骤：
将同一个槽位的连接器放在同一个集合，并对该槽位编号。
在上述技术方案的基础上，读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向，具体包括以下步骤：
读取背板各槽位的连接器的坐标，计算同一槽位每个连接器坐标的相对值，判断板卡是横插，竖插、倒插或者其他方式，形成板卡插入方向参数。
在上述技术方案的基础上，根据PIN脚映射关系计算背板系统链路损耗，具体包括以下步骤：
根据PIN脚映射关系计算板卡A和板卡B之间的背板系统链路损耗时；
根据PIN脚延时和损耗因子，分别计算板卡A的芯片损耗、板卡A的PCB板材损耗、板卡A的连接器损耗、背板PCB板材损耗、板卡B的连接器损耗、板卡B的PCB板材损耗和板卡B的芯片损耗；
将计算出的上述损耗相加，计算出背板系统链路损耗。
在上述技术方案的基础上，计算出背板系统链路损耗的计算公式为：
背板系统链路损耗＝Loss(A芯片损耗)+Loss(A子卡PCB板材损耗)+Loss(A连接器损耗)+Loss(背板PCB板材损耗)+Loss(B连接器损耗)+Loss(B子卡PCB板材损耗)+Loss(B芯片损耗)
其中，Loss＝τ×L，τ为损耗参数，单位db/inch，L为当前物理通道长度，单位inch。
在上述技术方案的基础上，分析链路损耗是否满足要求，具体包括以下步骤：
筛选高速信号网络的链路损耗；
判断计算出的链路损耗是否超过损耗门限值，若是，标记出该链路损耗。
本发明还提供一种统计背板系统链路损耗的系统，包括：
导入模块，其用于：定义背板原理图中的所有槽位信息，导入板卡PCB设计文件和背板原理图；
匹配模块，其用于：读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向；结合各槽位的板卡插入方向，匹配板卡连接器的坐标和背板连接器的坐标，得到板卡连接器和背板连接器的映射关系；读取背板连接器PIN脚坐标和板卡连接器的PIN脚坐标，根据背板PCB布线连接关系，得到背板连接器和板卡连接器的PIN脚映射关系；
链路损耗计算模块，其用于：根据PIN脚映射关系计算背板系统链路损耗，分析链路损耗是否满足要求。
在上述技术方案的基础上，所述导入模块定义背板原理图中的所有槽位信息，具体包括以下步骤：
将同一个槽位的连接器放在同一个集合，并对该槽位编号。
在上述技术方案的基础上，所述匹配模块读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向，具体包括以下步骤：
读取背板各槽位的连接器的坐标，计算同一槽位每个连接器坐标的相对值，判断板卡是横插，竖插、倒插或者其他方式，形成板卡插入方向参数。
在上述技术方案的基础上，所述链路损耗计算模块根据PIN脚映射关系计算背板系统链路损耗，具体包括以下步骤：
根据PIN脚映射关系计算板卡A和板卡B之间的背板系统链路损耗时；
根据PIN脚延时和损耗因子，分别计算板卡A的芯片损耗、板卡A的PCB板材损耗、板卡A的连接器损耗、背板PCB板材损耗、板卡B的连接器损耗、板卡B的PCB板材损耗和板卡B的芯片损耗；
将计算出的上述损耗相加，计算出背板系统链路损耗。
在上述技术方案的基础上，所述链路损耗计算模块计算出背板系统链路损耗的计算公式为：
背板系统链路损耗＝Loss(A芯片损耗)+Loss(A子卡PCB板材损耗)+Loss(A连接器损耗)+Loss(背板PCB板材损耗)+Loss(B连接器损耗)+Loss(B子卡PCB板材损耗)+Loss(B芯片损耗)
其中，Loss＝τ×L，τ为损耗参数，单位db/inch，L为当前物理通道长度，单位inch。
在上述技术方案的基础上，所述链路损耗计算模块分析链路损耗是否满足要求，具体包括以下步骤：
筛选高速信号网络的链路损耗；
判断计算出的链路损耗是否超过损耗门限值，若是，标记出该链路损耗。
与现有技术相比，本发明的优点在于：
本发明读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向，匹配板卡连接器的坐标和背板连接器的坐标，得到板卡连接器和背板连接器的映射关系，以及背板连接器和板卡连接器的PIN脚映射关系；根据PIN脚映射关系计算背板系统链路损耗，分析链路损耗是否满足要求。本发明计算背板系统链路损耗时，结合板卡芯片损耗、板卡连接器损耗、板卡PCB板材损耗，实现精确、全面得出背板系统链路损耗。
附图说明
图1为本发明实施例的统计背板系统链路损耗的方法的流程示意图；
图2为本发明实施例的板卡A、板卡B、板卡N与背板的连接关系示意图；
图3本发明实施例的板卡B连接器排列示意图；
图4本发明实施例的板卡A连接器排列示意图；
图5本发明实施例的背板连接器示意图。
图中，1-背板示例连接器，2-背板示例连接器，3-背板中一个槽位，4-板卡B，5-板卡A，6-背板中另一个槽位，7-板卡B上的示例连接器或者连接器损耗，8-板卡B上的示例连接器或者连接器损耗，9-板卡A上的示例连接器或者连接器损耗，10-板卡A上的示例连接器或者连接器损耗，11-背板示例连接器，12-背板示例连接器，13-板卡B上的背板PCB板材损耗，14-板卡A上的背板PCB板材损耗，15-背板上的PCB板材损耗，16-芯片B或者芯片B损耗，17-芯片A或者芯片A损耗。
具体实施方式
以下结合附图对本发明的实施例作进一步详细说明。
本发明实施例提供一种统计背板系统链路损耗的方法，包括以下步骤：
定义背板原理图中的所有槽位信息，导入板卡PCB设计文件和背板原理图，读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向；
结合各槽位的板卡插入方向，匹配板卡连接器的坐标和背板连接器的坐标，得到板卡连接器和背板连接器的映射关系；
读取背板连接器PIN脚坐标和板卡连接器的PIN脚坐标，根据背板PCB布线连接关系，得到背板连接器和板卡连接器的PIN脚映射关系；
根据PIN脚映射关系计算背板系统链路损耗，分析链路损耗是否满足要求。
作为优选的实施方式，定义背板原理图中的所有槽位信息，具体包括以下步骤：
将同一个槽位的连接器放在同一个集合，并对该槽位编号。
作为优选的实施方式，读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向，具体包括以下步骤：
读取背板各槽位的连接器的坐标，计算同一槽位每个连接器坐标的相对值，判断板卡是横插，竖插、倒插或者其他方式，形成板卡插入方向参数。
作为优选的实施方式，根据PIN脚映射关系计算背板系统链路损耗，具体包括以下步骤：
根据PIN脚映射关系计算板卡A和板卡B之间的背板系统链路损耗：
根据PIN脚延时和损耗因子，分别计算板卡A的芯片损耗、板卡A的PCB板材损耗、板卡A的连接器损耗、背板PCB板材损耗、板卡B的连接器损耗、板卡B的PCB板材损耗和板卡B的芯片损耗；背板系统链路总的损耗是由每小段损耗相加之和得出，即背板系统链路损耗＝Loss(A芯片损耗)+Loss(A子卡PCB板材损耗)+Loss(A连接器损耗)+Loss(背板PCB板材损耗)+Loss(B连接器损耗)+Loss(B子卡PCB板材损耗)+Loss(B芯片损耗)。
其中，Loss＝τ×L，τ为损耗参数，单位db/inch，L为当前物理通道长度，单位inch。
Loss(A芯片损耗)＝τ×L，L为A芯片长度；
Loss(A子卡PCB板材损耗)＝τ×L，L为A子卡布线长度；
Loss(A连接器损耗)＝τ×L，L为A连接器长度；
Loss(背板PCB板材损耗)＝τ×L，L为背板布线长度；
Loss(B连接器损耗)＝τ×L，L为B连接器长度；
Loss(B子卡PCB板材损耗)＝τ×L，L为B子卡布线长度；
Loss(B芯片损耗)＝τ×L，L为B芯片长度。
在不同频率下τ值不同，与应用的信号频率相关。不同的介质τ值不同，与通道介质物理特性有关。损耗参数τ通过损耗参数表查表得出。
L不会改变，与布线设计有关。通过软件计算读取背板(子卡)布线长度参数、连接器长度参数、芯片长度参数，得出L的值。
如果不是长度，是PIN_DELAY(PS)，则转换成物理通道长度L后再带入公式计算。
将计算出的上述损耗相加，计算出背板系统链路损耗。
由上述公式可以看出，影响损耗的因素为τ和L，通过优化调整着两个参数可以降低系统损耗。
作为优选的实施方式，分析链路损耗是否满足要求，具体包括以下步骤：
筛选高速信号网络的链路损耗；
判断计算出的链路损耗是否超过损耗门限值，若是，标记出该链路损耗，例如标记为红色。
参见图1所示，本发明实施例的统计背板系统链路损耗的方法，具体包括以下步骤：
1、打开背板原理图设计软件，定义所有槽位信息。
2、将原理图导入PCB设计工具中。
3、打开背板设计文件，并打开二次开发软件，在界面窗口导入损耗参数表。
4、分别导入板卡A(5)、板卡B(4)的PCB设计文件或者数据，如图3和4所示；
5、点击二次开发软件开始运行程序，运行过程会有错误提示。
6、输出结果，并进行分析；
7、如何匹配背板多个槽位和不同板卡的关系：
8、在背板原理图中定义槽位信息：将同一个槽位的连接器放在同一个集合，并对这个槽位编号，如图5所示，例如(3)4个连接器为1个槽位，(6)7个连接器为1个槽位；
9、读取背板上同一槽位里所有连接器的坐标作为一个槽位坐标集合，例如连接器1，连接器2在背板的坐标。
10、通过算法判断板卡插入方向：计算同一槽位每个连接器坐标的相对值，判断板卡是横插，竖插、倒插或者其他方式，形成一个参数。
11、匹配板卡A(5)的连接器坐标和背板连接器的坐标，通过第9步和第10步匹配背板连接器和板卡A(5)。如果数据匹配错误将有错误提示，一般为连接器数量错误，连接器方向错误，坐标偏差等。
12、读取背板连接器和板卡A(5)连接器的PIN脚坐标。
13、根据第11步和第12步，匹配背板和板卡A(5)连接器PI N之间的关系P。
14、同理通过第11-13步，匹配背板和板卡B(4)连接器PIN之间的关系Q，或者板卡N的关系。
15、通过背板走线匹配PQ两点关系。使得板卡A到板卡B形成完整链路关系，也可以得到板卡N的完整链路关系。参见图2～图5，连接器的插入关系为：连接器7→连接器11，连接器8→连接器12，连接器9→连接器1，连接器10→连接器2。
16、P、Q、M点损耗提取，包括：芯片信号通道损耗、板卡布线损耗、板卡连接器的损耗。
17、根据第14步和第16步，计算整个链路损耗，例如，P点和Q点有关系，则这个通道链路损耗＝P点损耗+Q点损耗+背板布线损耗
18、对计算结果进行分析，只筛选高速信号网络损耗，屏蔽其他无关网络。对比损耗门限值，对损耗指标不满足标红。
19、输出报告包括：在信号各个频率下的所有链路上各个节点的损耗值、各个节点的长度、各个节点的损耗因子、信号网名、PIN脚名、PCB板材信息、连接器型号、损耗门限值等等。
20、通过背板信号网名关键字，对结果进行赛选，排序等操作。
本发明实施例还提供一种统计背板系统链路损耗的系统，包括：
导入模块，其用于：定义背板原理图中的所有槽位信息，导入板卡PCB设计文件和背板原理图；
匹配模块，其用于：读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向；结合各槽位的板卡插入方向，匹配板卡连接器的坐标和背板连接器的坐标，得到板卡连接器和背板连接器的映射关系；读取背板连接器PIN脚坐标和板卡连接器的PIN脚坐标，根据背板PCB布线连接关系，得到背板连接器和板卡连接器的PIN脚映射关系；
链路损耗计算模块，其用于：根据PIN脚映射关系计算背板系统链路损耗，分析链路损耗是否满足要求。
作为优选的实施方式，所述导入模块定义背板原理图中的所有槽位信息，具体包括以下步骤：
将同一个槽位的连接器放在同一个集合，并对该槽位编号。
作为优选的实施方式，所述匹配模块读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向，具体包括以下步骤：
读取背板各槽位的连接器的坐标，计算同一槽位每个连接器坐标的相对值，判断板卡是横插，竖插、倒插或者其他方式，形成板卡插入方向参数。
作为优选的实施方式，所述链路损耗计算模块根据PIN脚映射关系计算背板系统链路损耗，具体包括以下步骤：
根据PIN脚映射关系计算板卡A和板卡B之间的背板系统链路损耗时；
根据PIN脚延时和损耗因子，分别计算板卡A的芯片损耗、板卡A的PCB板材损耗、板卡A的连接器损耗、背板PCB板材损耗、板卡B的连接器损耗、板卡B的PCB板材损耗和板卡B的芯片损耗；
将计算出的上述损耗相加，计算出背板系统链路损耗。
作为优选的实施方式，所述链路损耗计算模块分析链路损耗是否满足要求，具体包括以下步骤：
筛选高速信号网络的链路损耗；
判断计算出的链路损耗是否超过损耗门限值，若是，标记出该链路损耗。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种统计背板系统链路损耗的方法，其特征在于，包括以下步骤：
定义背板原理图中的所有槽位信息，导入板卡PCB设计文件和背板原理图，读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向；
结合各槽位的板卡插入方向，匹配板卡连接器的坐标和背板连接器的坐标，得到板卡连接器和背板连接器的映射关系；
读取背板连接器PIN脚坐标和板卡连接器的PIN脚坐标，根据背板PCB布线连接关系，得到背板连接器和板卡连接器的PIN脚映射关系；
根据PIN脚映射关系计算背板系统链路损耗，分析链路损耗是否满足要求；
其中，所述根据PIN脚映射关系计算背板系统链路损耗，具体包括以下步骤：
根据PIN脚映射关系计算板卡A和板卡B之间的背板系统链路损耗时；
根据PIN脚延时和损耗因子，分别计算板卡A的芯片损耗、板卡A的PCB板材损耗、板卡A的连接器损耗、背板PCB板材损耗、板卡B的连接器损耗、板卡B的PCB板材损耗和板卡B的芯片损耗；
将计算出的上述损耗相加，计算出背板系统链路损耗。
2.如权利要求1所述的方法，其特征在于，定义背板原理图中的所有槽位信息，具体包括以下步骤：
将同一个槽位的连接器放在同一个集合，并对该槽位编号。
3.如权利要求1所述的方法，其特征在于，读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向，具体包括以下步骤：
读取背板各槽位的连接器的坐标，计算同一槽位每个连接器坐标的相对值，判断板卡是横插，竖插、倒插或者其他方式，形成板卡插入方向参数。
4.如权利要求1所述的方法，其特征在于，计算出背板系统链路损耗的计算公式为：
背板系统链路损耗＝Loss(A芯片损耗)+Loss(A子卡PCB板材损耗)+Loss(A连接器损耗)+Loss(背板PCB板材损耗)+Loss(B连接器损耗)+Loss(B子卡PCB板材损耗)+Loss(B芯片损耗)
其中，Loss＝τ×L，τ为损耗参数，单位db/inch，L为当前物理通道长度，单位inch。
5.如权利要求1所述的方法，其特征在于，分析链路损耗是否满足要求，具体包括以下步骤：
筛选高速信号网络的链路损耗；
判断计算出的链路损耗是否超过损耗门限值，若是，标记出该链路损耗。
6.一种统计背板系统链路损耗的系统，其特征在于，包括：
导入模块，其用于：定义背板原理图中的所有槽位信息，导入板卡PCB设计文件和背板原理图；
匹配模块，其用于：读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向；结合各槽位的板卡插入方向，匹配板卡连接器的坐标和背板连接器的坐标，得到板卡连接器和背板连接器的映射关系；读取背板连接器PIN脚坐标和板卡连接器的PIN脚坐标，根据背板PCB布线连接关系，得到背板连接器和板卡连接器的PIN脚映射关系；
链路损耗计算模块，其用于：根据PIN脚映射关系计算背板系统链路损耗，分析链路损耗是否满足要求；
所述链路损耗计算模块，还用于根据PIN脚映射关系计算板卡A和板卡B之间的背板系统链路损耗时；根据PIN脚延时和损耗因子，分别计算板卡A的芯片损耗、板卡A的PCB板材损耗、板卡A的连接器损耗、背板PCB板材损耗、板卡B的连接器损耗、板卡B的PCB板材损耗和板卡B的芯片损耗；将计算出的上述损耗相加，计算出背板系统链路损耗。
7.如权利要求6所述的系统，其特征在于，所述导入模块定义背板原理图中的所有槽位信息，具体包括以下步骤：
将同一个槽位的连接器放在同一个集合，并对该槽位编号。
8.如权利要求6所述的系统，其特征在于，所述匹配模块读取背板所有槽位的连接器的坐标，判断各槽位的板卡插入方向，具体包括以下步骤：
读取背板各槽位的连接器的坐标，计算同一槽位每个连接器坐标的相对值，判断板卡是横插，竖插、倒插或者其他方式，形成板卡插入方向参数。
9.如权利要求6所述的系统，其特征在于，所述链路损耗计算模块计算出背板系统链路损耗的计算公式为：
背板系统链路损耗＝Loss(A芯片损耗)+Loss(A子卡PCB板材损耗)+Loss(A连接器损耗)+Loss(背板PCB板材损耗)+Loss(B连接器损耗)+Loss(B子卡PCB板材损耗)+Loss(B芯片损耗)
其中，Loss＝τ×L，τ为损耗参数，单位db/inch，L为当前物理通道长度，单位inch。
10.如权利要求6所述的系统，其特征在于，所述链路损耗计算模块分析链路损耗是否满足要求，具体包括以下步骤：
筛选高速信号网络的链路损耗；
判断计算出的链路损耗是否超过损耗门限值，若是，标记出该链路损耗。
CN202010005360.6A 2020-01-03 2020-01-03 一种统计背板系统链路损耗的方法及系统 Active CN111199135B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010005360.6A CN111199135B (zh) 2020-01-03 2020-01-03 一种统计背板系统链路损耗的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010005360.6A CN111199135B (zh) 2020-01-03 2020-01-03 一种统计背板系统链路损耗的方法及系统

Publications (2)

Publication Number Publication Date
CN111199135A CN111199135A (zh) 2020-05-26
CN111199135B true CN111199135B (zh) 2022-04-29

Family

ID=70746615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010005360.6A Active CN111199135B (zh) 2020-01-03 2020-01-03 一种统计背板系统链路损耗的方法及系统

Country Status (1)

Country Link
CN (1) CN111199135B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111781992B (zh) * 2020-06-19 2022-03-08 苏州浪潮智能科技有限公司 一种服务器内多板卡的布局方法及服务器多板卡装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003640A (ko) * 1999-06-24 2001-01-15 윤종용 비동기전송모드 기반 이동 통신시스템의 셀 손실 방지회로 및방법
CN109753736A (zh) * 2019-01-09 2019-05-14 郑州云海信息技术有限公司 一种高速线系统的损耗评估方法及相关装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9148345B2 (en) * 2012-01-16 2015-09-29 Ciena Corporation Link management systems and methods for multi-stage, high-speed systems
US9344146B2 (en) * 2013-03-11 2016-05-17 Intel Corporation De-correlating training pattern sequences between lanes in high-speed multi-lane links and interconnects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003640A (ko) * 1999-06-24 2001-01-15 윤종용 비동기전송모드 기반 이동 통신시스템의 셀 손실 방지회로 및방법
CN109753736A (zh) * 2019-01-09 2019-05-14 郑州云海信息技术有限公司 一种高速线系统的损耗评估方法及相关装置

Also Published As

Publication number Publication date
CN111199135A (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
CN102364478B (zh) 一种高速信号通道过孔的仿真方法、装置及系统
CN111965529B (zh) 芯片信号传输损耗的测试方法、测试装置及可读存储介质
CN111199135B (zh) 一种统计背板系统链路损耗的方法及系统
CN111352760B (zh) 一种数据处理的方法以及相关装置
US8229724B2 (en) Signal transmission system evaluation apparatus and program, and signal transmission system design method
CN101527662B (zh) 高速通道的优化方法和装置
CN115544953A (zh) 一种pcb阻抗仿测优化的方法、装置、设备及可读介质
CN111339211B (zh) 网络问题分析的方法、装置、设备及介质
CN101727431A (zh) 总线阻抗自适应匹配的方法和设备
CN110532654B (zh) 一种印刷电路板pcb板上参数确定的方法和装置
CN108829937B (zh) 一种优化pcb高速信号过孔的方法
CN216623231U (zh) 可变链路、cpu链路和高速接口连接模块及链路测试系统
CN114745270B (zh) 网络规划方法、装置、设备和存储介质
US7263682B2 (en) System and method for calculating trace lengths of a PCB layout
CN111245530A (zh) 一种高速链路系统的测试装置及方法
US7284216B2 (en) System and method for verifying signal propagation delays of circuit traces of a PCB layout
CN112016264A (zh) 一种提高高速链路损耗评估精度的方法及系统
CN113704035B (zh) 一种时延检测方法、装置及相关设备
Wu et al. High Speed Muti-board Signal Integrity Simulation and Implementation
JP5239648B2 (ja) 信号伝送システム評価装置、信号伝送システム評価プログラム、信号伝送システム設計方法
CN107609224A (zh) 一种在链路仿真中引入电源干扰的方法
US7730251B2 (en) Support identification device
CN115906530A (zh) 一种高速差分信号优化方法及系统
Win et al. A frequency-domain high-speed bus signal integrity compliance model: Design methodology and implementation
CN213959192U (zh) 一种交换机端口连接器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant