JP3734642B2 - 入力トラップ回路及びイメージトラップ回路 - Google Patents

入力トラップ回路及びイメージトラップ回路 Download PDF

Info

Publication number
JP3734642B2
JP3734642B2 JP14504399A JP14504399A JP3734642B2 JP 3734642 B2 JP3734642 B2 JP 3734642B2 JP 14504399 A JP14504399 A JP 14504399A JP 14504399 A JP14504399 A JP 14504399A JP 3734642 B2 JP3734642 B2 JP 3734642B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
image
trap circuit
variable capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14504399A
Other languages
English (en)
Other versions
JP2000341091A (ja
Inventor
正 小菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP14504399A priority Critical patent/JP3734642B2/ja
Priority to US09/576,817 priority patent/US6472956B2/en
Priority to EP00111308A priority patent/EP1056204A1/en
Publication of JP2000341091A publication Critical patent/JP2000341091A/ja
Application granted granted Critical
Publication of JP3734642B2 publication Critical patent/JP3734642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00Continuous tuning
    • H03J3/02Details
    • H03J3/16Tuning without displacement of reactive element, e.g. by varying permeability
    • H03J3/18Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance
    • H03J3/185Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance with varactors, i.e. voltage variable reactive diodes

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、本発明は妨害波を除去するトラップ回路に関し、特にFMチューナ等の入力段においてイメージ妨害波を除去するイメージトラップ回路の技術分野に属する。
【0002】
【従来の技術】
従来から、FMチューナにおいては、所定の周波数の希望波に対応するイメージ妨害波による受信性能の劣化を防止するために、イメージ妨害波成分を減衰させるためのイメージトラップ回路を入力段に挿入してフロントエンドを構成することが一般的である。
【0003】
図7は、このような従来のイメージトラップ回路の例である。図7に示すイメージトラップ回路は、コイルL0、コンデンサC0、C1、C2、C3、抵抗R0、可変容量ダイオードD0、D1、トリマコンデンサCT0を含んで構成されている。そして、互いにカソードどうしが接続された可変容量ダイオードD0、D1は、その両端のアノード間にコイルL0が並列接続されている。可変容量ダイオードD0、D1の接続部J0には、抵抗R0を経て同調電圧VTが印加され、これを制御することにより可変容量ダイオードD0、D1の容量成分を変化させる。そして、コイルL0と、可変容量ダイオードD0、D1、トリマコンデンサCT0とにより定まる共振周波数に対応して設定されたイメージ周波数が設定される。アンテナからの受信信号は、イメージ周波数成分が十分に減衰されてから、後段の主同調回路に出力されるので、後段の回路でイメージ妨害に伴う性能劣化を防止することができる。
【0004】
ここで、イメージトラップ回路におけるトリマコンデンサCT0の役割は、各素子のばらつきに起因して、同調電圧VTに対するイメージ妨害特性が変動するのを抑えるものである。すなわち、トリマコンデンサCT0を製造工程などで微調整して、同調電圧VTとイメージ周波数の関係を一定に保ち、同調電圧VTの制御幅に対応してイメージ妨害特性を調整することができる。
【0005】
【発明が解決しようとする課題】
上記従来のイメージトラップ回路においては、理想的には希望波に対して影響を与えないことが望ましい。しかし、実際には希望波の周波数範囲において、特定の部分でピークを有する特性を示し、ピークを外れる領域では通過損失が少しづつ増大していく。このピークは上述の並列共振回路の特性に起因して生じるため、トリマコンデンサCT0を調整したとき、イメージ妨害周波数の減衰特性が変化するだけでなく、希望波の周波数範囲に生じるピークも変化してしまう。これにより、イメージトラップ回路における希望波に対するレベルが変動し、ひいてはFMチューナの受信感度のばらつきを招くという問題がある。
【0006】
そこで、本発明はこのような問題に鑑みなされたものであり、可変容量素子により入力段のトラップ回路の周波数特性を微調整する場合であっても、希望周波数に対するレベル変動を抑えて受信感度を良好に保ちつつ、イメージ妨害波などの不要周波数成分を安定に除去可能な入力トラップ回路及びイメージトラップ回路を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記課題を解決するために、請求項1に記載の入力トラップ回路は、入力信号に含まれる所定の周波数成分を除去して後段の回路に出力する入力トラップ回路において、一対の可変容量ダイオードを互いのカソードどうしを接続部として直列接続し、両端のアノード間にインダクタンスを並列接続した並列共振回路と、前記接続部に電圧を印加し、それぞれの可変容量ダイオードの逆電圧特性に基づいて容量値を変化させる電圧印加手段と、前記接続部とグランドの間に接続された可変容量素子とを備えることを特徴とする。
【0008】
この発明によれば、入力信号が入力トラップ回路に入力されると、一対の可変容量ダイオードとコイル等のインダクタンスからなる並列共振回路を通り、その共振周波数に対応する周波数成分が減衰して後段の回路に出力される。このとき、一対の可変容量ダイオードのカソードどうしが接続されている接続部に対し、電圧印加手段により所定の電圧が印加され、可変容量ダイオードの逆電圧特性に基づき容量値を変化させる。よって、所定の不要周波数を共振周波数に設定し、入力信号から不要周波数成分を容易に除去することができる。一方、接続部とグランド間に接続された可変容量素子により、除去すべき周波数の特性が調整される。その際、それ以外の周波数の特性は安定に保持される。従って、入力信号のレベル変動を招くことなく、入力トラップ回路の周波数特性を上述の不要周波数成分の除去に好適に調整することができる。
【0009】
上記課題を解決するために、請求項2に記載のイメージトラップ回路は、FMチューナ回路の入力段に挿入され、入力された受信信号に対応するイメージ周波数成分を除去して後段の回路に出力するイメージトラップ回路において、一対の可変容量ダイオードを互いのカソードどうしを接続部として直列接続し、両端のアノード間にインダクタンスを並列接続した並列共振回路と、前記接続部に電圧を印加し、それぞれの可変容量ダイオードの逆電圧特性に基づいて容量値を変化させる電圧印加手段と、前記接続部とグランドの間に接続された可変容量素子とを備え、前記イメージ周波数成分の帯域に対応して前記電圧印加手段の電圧可変範囲が設定されることを特徴とする。
【0010】
この発明によれば、受信信号がFMチューナ回路に入力されると、一対の可変容量ダイオードとコイル等のインダクタンスからなる並列共振回路を通り、その共振周波数に対応する周波数成分が減衰して後段の回路に出力される。このとき、一対の可変容量ダイオードのカソードどうしが接続されている接続部に対し、電圧印加手段により所定の電圧が印加され、可変容量ダイオードの逆電圧特性に基づき容量値を変化させる。よって、受信信号に対応するイメージ周波数を共振周波数に設定すれば、イメージ周波数成分を除去して、容易にイメージ妨害特性を向上させることができる。一方、接続部とグランド間に接続された可変容量素子により、イメージ周波数に対する特性が調整される。その際、希望波の周波数の特性は安定に保持される。従って、受信信号のレベル変動を招くことなく、受信感度を良好に保ちつつ、イメージトラップ回路のイメージ妨害特性を好適に調整することができる。
【0011】
上記課題を解決するために、請求項3に記載のイメージトラップ回路は、請求項2に記載のイメージトラップ回路において、前記FMチューナ回路に含まれるミキサ回路では、前記受信信号の周波数よりも高い局部発振周波数を用いてIF信号を生成することを特徴とする。
【0012】
この発明によれば、FMチューナ回路において、受信信号の周波数からIF信号の周波数だけ高い周波数を局部発振周波数として設定し、ミキサ回路において混合されてIF信号が生成される。そのため、局部発振周波数よりIF信号の周波数だけ高い周波数にイメージ妨害波を生じ、結果的に受信信号の周波数からIF信号の周波数の2倍だけ高い周波数がイメージ周波数となる。このような一般的なFM受信条件において、請求項2に記載の発明と同様に、良好な受信感度を保ちつつ、イメージ妨害特性を好適に調整することができる。
【0013】
【発明の実施の形態】
以下、本発明の好適な実施の形態を図面に基づいて説明する。本実施形態では、FMチューナ回路のフロントエンドに含まれるイメージトラップ回路に対して本発明を適用する場合について説明を行う。
【0014】
図1は、本実施形態に係るFMチューナ回路のフロントエンドの構成を示すブロック図である。図1に示すように、FMチューナ回路のフロントエンドは、本発明に係る入力トラップ回路としてのイメージトラップ回路10と、主同調回路11と、RFアンプ12と、ミキサ13と、局部発振器14を含んで構成されている。
【0015】
図1において、アンテナによって受信された受信信号はイメージトラップ回路10に入力される。この受信信号には、希望波とこれに対応する不要なイメージ妨害波が含まれるが、イメージトラップ回路10によって後述の作用に基づきイメージ妨害波のみが除去される。次いで、主同調回路11により希望波の周波数範囲に同調して選択度を高めた後、RFアンプ12で所定のゲインだけ増幅される。そして、増幅された受信信号は、ミキサ13において局部発振器14から出力される局部発振周波数と混合され、受信信号の周波数と局部発振周波数との差の周波数を有するIF信号が出力される。例えば、IF信号の周波数としては10.7MHzに設定される。
【0016】
図1に示すフロントエンドに対しては、同調電圧VTがそれぞれイメージトラップ回路10、主同調回路11、局部発振器14に印加されている。すなわち、FMチューナにおいて選局された受信周波数に対応して、イメージトラップ回路10及び主同調回路11の同調範囲を可変制御すると共に、イメージトラップ回路10に設けられた本発明に係る可変容量素子の調整によってトラップ周波数をイメージ周波数に一致させるように調整する。また、局部発振周波数が受信周波数からIF周波数だけ離れた周波数関係となるように局部発振器14を制御する。このように、同調電圧VTを制御することにより、フロントエンド全体の周波数特性を選局に対応して適宜に可変制御することができる。
【0017】
なお、イメージトラップ回路10のトラップ周波数に対する調整は、同調電圧VTではなく、本発明に係る可変容量素子としての後述のトリマコンデンサや可変容量ダイオードを用いて行う。例えば、可変容量ダイオードを用いる場合は、同調電圧VTとは別のトラップ周波数調整電圧を印加して調整してもよい。
【0018】
ここで、フロントエンドにおける周波数関係について説明する。なお、本実施形態に係るFMチューナでは、局部発振周波数に対し、希望波の周波数が下側(低周波数側)に設定するものとして説明する。すると、周波数関係として次の2式が成り立つ。
【0019】
Fosc−Fd=Fif
Fi−Fosc=Fif
ただし、上式において、
Fosc: 局部発振周波数
Fd: 希望波の周波数
Fi: イメージ周波数
Fif: IF信号の周波数
である。また、実際には希望波及びイメージ妨害波は、一定の周波数範囲に広がっており、これに対応して局部発振周波数を変化させる。よって、上式において周波数が固定とされるのは、IF信号の周波数Fifだけである。
【0020】
従って、例えばIF信号の周波数Fif=10.7MHzである場合は、希望波の周波数Fdよりも21.4MHzだけ高い周波数が、イメージ周波数Fiに対応することがわかる。本実施形態に係るイメージトラップ回路10は、このようなイメージ周波数Fiの周波数成分を除去し、希望波の周波数Fdの周波数成分を通過させるものである。
【0021】
図2は、上述のFMチューナ回路のフロントエンドにおいて、イメージトラップ回路10の回路構成を示すブロック図である。図2に示すイメージトラップ回路は、コイルL1、コンデンサC4、C5、C6、C7、抵抗R1、可変容量ダイオードD2、D3、本発明の可変容量素子としてのトリマコンデンサCT1を含んで構成されている。そして、図1の従来の構成と比べると、直列接続された可変容量ダイオードD0、D1の接続部J1とグランドの間にトリマコンデンサCT1が接続されている点において異なっている。
【0022】
図2に示すイメージトラップ回路10では、直列接続された可変容量ダイオードD2、D3はそれぞれ逆電圧―容量特性に基づく容量値を有し、両端のアノード間にコイルL1が並列に接続されて並列共振回路を構成している。よって、イメージトラップ回路10は、この並列共振回路の共振周波数に対応する入力成分を除去する入力トラップ回路として作用する。可変容量ダイオードD2、D3は互いにカソードどうしが接続部J1にて接続されると共に、それぞれのアノードとグランドの間にはコンデンサC5、C7が接続されている。
【0023】
また、接続部J1には、同調電圧VTが抵抗R1を経て印加されており、同調電圧VTの値に応じて可変容量ダイオードD2、D3の両端電圧を変えることにより、可変容量ダイオードD2、D3の容量値を可変制御できる。通常、可変容量ダイオードD2、D3の逆電圧が増大するほど、その容量値は小さくなっていく。その結果、同調電圧VTにより並列共振回路の共振周波数特性を変化させ、イメージトラップ回路10において除去すべき周波数を適宜に制御することができる。
【0024】
図2において、アンテナから受信された受信信号が入力されると、結合用のコンデンサC4を経て並列共振回路に達し、同調電圧VT及びトリマコンデンサCT1の容量で定まる共振周波数に対応する周波数成分が大きく減衰する。このとき、希望波に対応するイメージ周波数を上述の共振周波数に一致させるようにトリマコンデンサCT1を設定すると、イメージ周波数成分を大きく減衰させることができる。一方、希望波成分は減衰することなく、結合用のコンデンサC6を経て後段の主同調回路11に出力される。
【0025】
ここで、イメージトラップ回路10におけるトラップ周波数の可変幅はできるだけ一定となることが望ましいが、イメージトラップ回路10に含まれる各素子のばらつきに起因して周波数の対応関係にずれを生じる。そのため、従来の構成と同様、トリマコンデンサCT1を微調整して、イメージ妨害特性が適切に設定されるようにしている。
【0026】
このとき、本実施形態の場合は、トリマコンデンサCT1の調整に際して、上述のような回路構成に基づいて、イメージ周波数の付近の周波数特性は変化するが、希望周波数の付近における周波数特性を安定に保つという特性を有する。これにより、希望波の周波数成分のレベルを変動させることなく、FMチューナの受信感度の安定化を図ることができる。これは従来の構成とは異なる点であるが、より詳しくは後述する。
【0027】
次に、図3〜図6を参照して、本実施形態に係るイメージトラップ回路10の周波数特性を説明する。図3は、図2のイメージトラップ回路10の等価回路を示す図である。図4は、図3の等価回路を用いてシミュレーションを行って得られた周波数特性を示す図である。また、図5及び図6は、図7に示す従来のイメージトラップ回路の場合について、本実施形態に対する比較例として示す図である。図5は、図7のイメージトラップ回路の等価回路を示す図であり、図6は、図5の等価回路を用いてシミュレーションを行って得られた周波数特性を示す図である。
【0028】
図3に示すように、イメージトラップ回路10の等価回路は、コンデンサC10、C11、C12、C13、C14、C15、C16、コイルL10、抵抗R10、R11、及び信号源V10を含んでいる。このうち、信号源V10はアンテナにおけるFM受信信号に対応する周波数とレベルを有する高周波信号を出力し、抵抗R10は信号源抵抗を表している。抵抗R10は、一般にFMアンテナの等価抵抗である75Ωとする。更に、抵抗R11は負荷抵抗を表している。
【0029】
また、図3を図2と対比すると、コンデンサC10とC4、C11とC6、C14とC5、C16とC7、コイルL10とL1がそれぞれ対応関係にある。一方、コンデンサC12、C13は、所定の同調電圧VTが印加されたときの可変容量ダイオードD2、D3の容量値を表している。更に、コンデンサC15は、所定の調整が施されたトリマコンデンサCT1の容量値を表している。
【0030】
なお、従来の構成のイメージトラップ回路は、図5に示すように、コンデンサC20、C21、C22、C23、C24、コイルL20、抵抗R20、R21、及び信号源V20を含んでおり、図3の等価回路と比べると、コンデンサC22の構成が異なっている。このコンデンサC22は、図7にて直列接続された可変容量ダイオードD0、D1、及びトリマコンデンサCT0を一体的に表している。
【0031】
本実施形態に係る図3の等価回路に対し、信号源V10から負荷抵抗R11に達するまでの減衰量の周波数特性は、図4に示すように変化する。図4においては、トリマコンデンサCT1に対応するコンデンサC15を5段階の容量値で可変したときの減衰量の周波数特性を示している。また、信号周波数としては、50MHzから500MHzの範囲までをとり、希望周波数の分布範囲Dとイメージ周波数の分布範囲Iを示している。
【0032】
このとき、イメージ周波数の分布範囲Iにおいては、概ね80dB程度の減衰量となる下向きのピークが生じている。また、希望波周波数の分布範囲Dにおいては、減衰量が最小となるピークが生じている。そして、イメージ周波数の分布範囲Iにおける下向きのピークは、コンデンサC15の容量値を変えるのに伴い減衰のピークが周波数軸上を推移している。一方、希望周波数の分布範囲Dにおけるピークは、コンデンサC15の容量値を変えても、ピークの変動は少なくなっている。従って、トリマコンデンサCT1を調整した場合でも、希望波に対する減衰量は安定に保持される。
【0033】
これに対し、図5に示す従来のイメージトラップ回路に対応する等価回路の場合は、図6に示すように、コンデンサC22を5段階の容量値で可変したときの減衰量の周波数特性が得られる。図6の場合、イメージ周波数の分布範囲Iにおいては、図4の場合と同様、コンデンサC22の容量値を変えるのに伴い下向きのピークが推移する。しかし、希望周波数の分布範囲Dにおいても、コンデンサC22の容量値に応じてピークが推移している。この点は図4の場合と異なっている。従って、トリマコンデンサCT0を調整した場合、希望波の減衰量が不安定となり、後段の回路でFM信号の復調をするに際して、受信感度にばらつきを生じることとなる。
【0034】
以上説明したように、本実施形態によれば、アンテナからの受信信号に含まれる希望波成分を通過させ、これに対応するイメージ周波数成分を除去する役割を有するイメージトラップ回路10を設けるに際して、製造工程などでトリマコンデンサCT1を用いて各素子のばらつきに起因する周波数特性のずれを抑えることができる一方、希望波成分に対するレベルを安定に保ちつつ、イメージ妨害特性を適切に調整することが可能なイメージトラップ回路10を実現することができる。従って、このイメージトラップ回路10をFMチューナのフロントエンドに挿入すれば、イメージ妨害特性の調整に伴う受信感度の変動を防止することができる。
【0035】
なお、上述の実施形態においては、本発明の入力トラップ回路をFMチューナのフロントエンドに適用する場合を説明したが、これに限られず、不要な信号を除去する入力トラップ回路に対して広く本発明を適用することができる。
【0036】
また、上述の実施形態では、入力トラップ回路の可変容量素子としてトリマコンデンサを用いる場合を説明したが、これに限られず、容量を変化させることが可能ならば、他の素子を用いてもよい。例えば、可変容量ダイオードを用いてもよい。
【0037】
【発明の効果】
請求項1に記載の発明によれば、所定の周波数の不要成分を共振回路の周波数特性を制御して容易に除去でき、しかも可変容量素子により除去すべき周波数の特性を、通過成分のレベル変動を招くことなく、好適に調整することが可能な入力トラップ回路を提供することができる。
【0038】
請求項2に記載の発明によれば、FM受信信号に対応するイメージ周波数成分を共振回路の周波数特性を制御して容易に除去でき、しかも可変容量素子によりイメージ周波数の除去特性を、FM受信信号に対する受信性能を良好に保持しつつ、好適に調整することが可能なイメージトラップ回路を提供することができる。
【0039】
請求項3に記載の発明によれば、局部発振周波数に対し、下側にFM受信信号の周波数、上側にイメージ周波数が配置される一般的なFMチューナの周波数関係をとる場合にも、上述のように、イメージ周波数の除去特性を、FM受信信号に対する受信性能を良好に保持しつつ、好適に調整することが可能なイメージトラップ回路を提供することができる。
【図面の簡単な説明】
【図1】本実施形態に係るFMチューナ回路のフロントエンドの構成を示すブロック図である。
【図2】本実施形態に係るイメージトラップ回路の回路構成を示すブロック図である。
【図3】本実施形態に係るイメージトラップ回路の等価回路を示す図である。
【図4】図3の等価回路に対応する周波数特性を示す図である。
【図5】従来の構成のイメージトラップ回路の等価回路を示す図である。
【図6】図5の等価回路に対応する周波数特性を示す図である。
【図7】従来のイメージトラップ回路の回路構成を示すブロック図である。
【符号の説明】
10…イメージトラップ回路
11…主同調回路
12…RFアンプ
13…ミキサ
14…局部発振器
C0〜C7、C10〜17、C20〜C24…コンデンサ
L0、L1、L10、L20…コイル
R0、R1、R10、R11、R20、R21…抵抗
D0〜D3…可変容量ダイオード
CT0、CT1…トリマコンデンサ
J0、J1…接続部
VT…同調電圧
V10、V20…信号源

Claims (3)

  1. 入力信号に含まれる所定の周波数成分を除去して後段の回路に出力する入力トラップ回路において、
    一対の可変容量ダイオードを互いのカソードどうしを接続部として直列接続し、両端のアノード間にインダクタンスを並列接続した並列共振回路と、
    前記接続部に電圧を印加し、それぞれの可変容量ダイオードの逆電圧特性に基づいて容量値を変化させる電圧印加手段と、
    前記接続部とグランドの間に接続された可変容量素子と、
    を備えることを特徴とする入力トラップ回路。
  2. FMチューナ回路の入力段に挿入され、入力された受信信号に対応するイメージ周波数成分を除去して後段の回路に出力するイメージトラップ回路において、
    一対の可変容量ダイオードを互いのカソードどうしを接続部として直列接続し、両端のアノード間にインダクタンスを並列接続した並列共振回路と、
    前記接続部に電圧を印加し、それぞれの可変容量ダイオードの逆電圧特性に基づいて容量値を変化させる電圧印加手段と、
    前記接続部とグランドの間に接続された可変容量素子と、
    を備え、前記イメージ周波数成分の帯域に対応して前記電圧印加手段の電圧可変範囲が設定されることを特徴とするイメージトラップ回路。
  3. 前記FMチューナ回路に含まれるミキサ回路では、前記受信信号の周波数よりも高い局部発振周波数を用いてIF信号を生成することを特徴とする請求項2記載のイメージトラップ回路。
JP14504399A 1999-05-25 1999-05-25 入力トラップ回路及びイメージトラップ回路 Expired - Fee Related JP3734642B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14504399A JP3734642B2 (ja) 1999-05-25 1999-05-25 入力トラップ回路及びイメージトラップ回路
US09/576,817 US6472956B2 (en) 1999-05-25 2000-05-24 Tunable input trap circuit and image trap circuit
EP00111308A EP1056204A1 (en) 1999-05-25 2000-05-25 Tunable RF filter with image trap

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14504399A JP3734642B2 (ja) 1999-05-25 1999-05-25 入力トラップ回路及びイメージトラップ回路

Publications (2)

Publication Number Publication Date
JP2000341091A JP2000341091A (ja) 2000-12-08
JP3734642B2 true JP3734642B2 (ja) 2006-01-11

Family

ID=15376076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14504399A Expired - Fee Related JP3734642B2 (ja) 1999-05-25 1999-05-25 入力トラップ回路及びイメージトラップ回路

Country Status (3)

Country Link
US (1) US6472956B2 (ja)
EP (1) EP1056204A1 (ja)
JP (1) JP3734642B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801097B2 (en) * 2002-07-18 2004-10-05 Qualcomm Incorporated Wideband VCO resonant circuit method and apparatus
US20090115525A1 (en) * 2004-10-22 2009-05-07 University Of Florida Research Foundation, Inc. Frequency tunable low noise amplifier
EP1889359B1 (en) * 2005-06-08 2013-01-16 The Regents of the University of California Linear variable voltage diode capacitor and adaptive matching networks
US20060280239A1 (en) * 2005-06-09 2006-12-14 Joachim Moll Signal shaping circuit
JP2007110685A (ja) * 2005-09-16 2007-04-26 Oki Electric Ind Co Ltd 受信装置およびその妨害信号減衰方法
DE102005047135A1 (de) * 2005-09-30 2007-04-12 Infineon Technologies Ag Filteranordnung und Verfahren zum Filtern eines Signals
WO2015105812A2 (en) * 2014-01-07 2015-07-16 NuVolta Technologies Harmonic reduction apparatus for wireless power transfer systems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1919625B2 (de) * 1969-04-22 1977-01-20 Philips Patentverwaltung Gmbh, 2000 Hamburg Empfaenger-eingangsschaltung, insbesondere fuer mittelwelle
US5019910A (en) * 1987-01-29 1991-05-28 Norsat International Inc. Apparatus for adapting computer for satellite communications
DE3705932C1 (de) * 1987-02-25 1988-09-22 Telefunken Electronic Gmbh Verstaerker
GB2213004A (en) * 1987-11-27 1989-08-02 Philips Electronic Associated Bandpass filter circuit arrangement
US5065453A (en) * 1989-03-20 1991-11-12 General Electric Company Electrically-tunable bandpass filter
JPH0482409A (ja) * 1990-07-25 1992-03-16 Sanyo Electric Co Ltd 同調回路
JP3106513B2 (ja) * 1991-02-06 2000-11-06 松下電器産業株式会社 電子同調式チューナ
US5392011A (en) * 1992-11-20 1995-02-21 Motorola, Inc. Tunable filter having capacitively coupled tuning elements
EP0736971A1 (fr) * 1995-04-05 1996-10-09 Philips Electronique Grand Public Circuit réjecteur à fréquence de réjection réglable

Also Published As

Publication number Publication date
EP1056204A1 (en) 2000-11-29
JP2000341091A (ja) 2000-12-08
US6472956B2 (en) 2002-10-29
US20020130735A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
KR100433073B1 (ko) 무선주파수필터장치및이필터장치를이용하는동조장치
US20060281431A1 (en) Radio frequency tuner
US7761067B1 (en) Iterative filter circuit calibration
US7915967B2 (en) Frequency-tunable oscillator arrangement
JP3734642B2 (ja) 入力トラップ回路及びイメージトラップ回路
JPH0356019B2 (ja)
US3942120A (en) SWD FM receiver circuit
US5262741A (en) Attenuator for high-frequency signal
US5063358A (en) Ultra low noise crystal oscillator circuit
EP1931028B1 (en) Variable tuning circuit using variable capacitance diode and television tuner
US5978663A (en) Antenna tuning circuit
US6864924B2 (en) Television tuner input circuit having satisfactory selection properties at high band reception
US4646360A (en) Constant bandwidth RF filter with improved low frequency attenuation
KR20020042470A (ko) 텔레비젼튜너
JP3513408B2 (ja) チューナ回路
KR101547250B1 (ko) 튜너의 이미지트랩필터회로
JP3756626B2 (ja) テレビジョン信号受信チュ−ナ
JP3539601B2 (ja) Vhfチューナの入力同調回路
KR200150589Y1 (ko) 중간주파 트랩 및 임피던스 매칭회로
JPH06204802A (ja) 電子チューナ
JPH1117574A (ja) ダブルコンバ−ジョンチュ−ナ
JP4545811B2 (ja) テレビジョンチューナ
JP2004357174A (ja) 電子チューナの入力回路
JPH11127395A (ja) テレビジョンチューナ
JPS60127814A (ja) Uhfチユ−ナ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees