JPH0635546Y2 - 周波数制御回路 - Google Patents

Description

【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、広い周波数可変範囲を確保出来る周波数制御
回路に関するもので、特にPLL（フェーズ・ロックド・
ループ）回路のVCO（電圧制御発振器）に用いて好適な
周波数制御回路に関する。

（ロ）従来の技術 VCOの出力信号を分周して得られる信号と入力基準信号
との位相を比較し、その差に応じて前記VCOの発振周波
数を制御するPLL回路が知られている。しかして、前記V
COの発振周波数を制御する方法としては、特開昭59-575
15号公報に示される如く、可変リアクタンス回路を用い
るものが知られている。第２図は、前記公報に示される
周波数制御回路を示すもので、位相比較回路（１）から
得られる制御信号が第１電流源トランジスタ（２）に印
加されると、第１及び第２トランジスタ（３）及び
（４）から成る第１差動増幅部（５）が動作し、可変リ
アクタンス回路（６）は、負の等価リアクタンスを呈す
る。その為、振動素子（７）に負のリアクタンスが並列
接続されることになり、発振回路（８）の発振周波数は
高域に移行する。また、位相比較回路（１）から得られ
る制御信号が第２電流源トランジスタ（９）に印加され
ると、第３及び第４トランジスタ（10）及び（11）から
成る第２差動増幅部（12）が動作し、可変リアクタンス
回路（６）は、正の等価リアクタンスを呈する。その
為、振動素子（７）に正のリアクタンスが並列接続され
ることになり、発振回路（８）の発振周波数は低域に移
行する。従って、第２図の如く、正又は負の等価リアク
タンスを呈する可変リアクタンス回路（６）を振動素子
（７）に並列接続すれば、発振回路（８）の発振周波数
を高低両方向に変化させることが出来る。

（ハ）考案が解決しようとする問題点 しかしながら、第２図の回路を用いた発振周波数の制御
は、その制御範囲が狭く、PLL回路のキャプチャレンジ
が狭くなるという問題があった。第２図の可変リアクタ
ンス回路（６）の等価リアクタンスは±gmRCで与えら
れ、前記gmは位相比較回路（１）の出力信号に応じてそ
の大きさが変化する為、等価リアクタンスの制御が達成
される。

一方、可変リアクタンス回路（６）が正の等価リアクタ
ンスとして動作しているときの出力端から前記可変リア
クタンス回路（６）を見た等価アドミタンスＹは、 となり、実数部ω^２ｃ^２Ｒ（１＋gmR）／（１＋ω^２ｃ
^２Ｒ^２）は、gmの増大とともに大になる。

従って、発振周波数を高域に移行させる為に、可変リア
クタンス回路（６）のgmを大にすると、等価アドミタン
スの実数部も大になり、電圧と電流との位相関係が90度
よりも小になり、リアクタンス特性が失なわれる。その
結果、gmを増しても等価リアクタンスが変化しない領域
が生じ、発振回路（８）の発振周波数の制御範囲に限界
が生じる。

上述の如く、第２図の如き周波数制御回路は、周波数制
御範囲に限界がある為、キャプチャレンジを拡大するこ
とが困難であり、振動素子の精度を高めVCOのフリーラ
ン周波数を正確に規定しなければならなかった。また、
入力基準信号のレベルが小になると、ロック外れという
問題が生じる危険があるので、前記入力基準信号を十分
に増幅して位相比較回路（１）に印加しなければならな
かった。

（ニ）問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、正又は負の
可変リアクタンスを呈する第１及び第２可変リアクタン
ス回路を振動素子に並列接続し、前記第１及び第２可変
リアクタンス回路を同一の制御信号により制御した点を
特徴とする。

（ホ）作用 本考案に依れば、VCOの発振周波数を高域に移行させる
場合は、第１及び第２可変リアクタンス回路が共に正の
リアクタンスを呈する様に、前記第１及び第２可変リア
クタンス回路を制御すればよい。その場合、個々の可変
リアクタンス回路の正リアクタンスの２倍のリアクタン
スを得ることが出来るので、PLL回路のキャプチャレン
ジの拡大が計れる。また、VCOの発振周波数を低域に移
行させる場合は、同様に第１及び第２可変リアクタンス
回路が共に負のリアクタンスを呈する様に、前記第１及
び第２可変リアクタンス回路を制御すればよい。

（ヘ）実施例 第１図は、本考案の一実施例を示す回路図で、（13）は
エミッタが共通接続された第１及び第２トランジスタ
（14）及び（15）と、該第１及び第２トランジスタ（1
4）及び（15）の共通エミッタに接続された第１電流源
トランジスタ（16）と、エミッタが共通接続された第３
及び第４トランジスタ（17）及び（18）と、該第３及び
第４トランジスタ（17）及び（18）の共通エミッタに接
続された第２電流源トランジスタ（19）と、前記第１ト
ランジスタ（14）のベースと前記第４トランジスタ（1
8）のコレクタとの間に接続された第１コンデンサ（2
0）と、前記第１及び第４トランジスタ（14）及び（1
8）の共通ベースと前記第２及び第３トランジスタ（1
5）及び（17）の共通ベースとの間に接続された第１抵
抗（21）と、前記第１及び第３トランジスタ（14）及び
（17）の共通コレクタと前記第２及び第４トランジスタ
（15）及び（18）の共通コレクタとの間に接続された電
流ミラー回路（22）とから成り、前記第２及び第４トラ
ンジスタ（15）及び（18）の共通コレクタに正又は負の
可変リアクタンスを発生する第１可変リアクタンス回
路、（23）はエミッタが共通接続された第５及び第６ト
ランジスタ（24）及び（25）と、該第５及び第６トラン
ジスタ（24）及び（25）の共通エミッタに接続された第
３電流源トランジスタ（26）と、エミッタが共通接続さ
れた第７及び第８トランジスタ（27）及び（28）と、該
第７及び第８トランジスタ（27）及び（28）の共通エミ
ッタに接続された第４電流源トランジスタ（29）と、前
記第５トランジスタ（24）のベースと前記第８トランジ
スタ（28）のコレクタとの間に接続された第２コンデン
サ（30）と、前記第５及び第８トランジスタ（24）及び
（28）の共通ベースと前記第６及び第７トランジスタ
（25）及び（27）の共通ベースとの間に接続された第２
抵抗（31）と、前記第５及び第７トランジスタ（24）及
び（27）の共通コレクタと前記第６及び第８トランジス
タ（25）及び（28）の共通コレクタとの間に接続された
第２電流ミラー回路（32）とから成る第２可変インピー
ダンス回路、（33）は第2,第4,第６及び第８トランジス
タ（15），（18），（25）及び（28）の共通コレクタと
アース間に接続された水晶振動子等の振動素子、（34）
は該振動素子（33）を発振源とする発振回路、（35）は
前記第１乃至第４電流源トランジスタ（16）乃至（29）
に制御信号を供給する位相比較回路、及び（36）はベー
スが前記第２及び第４電流源トランジスタ（19）及び
（29）のベースと共通接続された第１制御トランジスタ
（37）と、第２及び第３制御トランジスタ（38）及び
（39）から成り前記第１制御トランジスタ（37）のコレ
クタ電流を反転する第３電流ミラー回路（40）と、ベー
スが前記第１及び第３電流源トランジスタ（16）及び
（26）と共通接続されコレクタが前記第３制御トランジ
スタ（39）のコレクタと共通接続された第４制御トラン
ジスタ（41）とから成り、前記発振回路（34）の動作電
流源（42）に流れる電流を制御する制御回路である。

次に動作を説明する。位相比較回路（35）の第１出力端
子に制御信号が発生すると、第１及び第３電流源トラン
ジスタ（16）及び（26）に前記制御信号のレベルに応じ
たコレクタ電流が流れ、第１及び第２トランジスタ（1
4）及び（15）と第５及び第６トランジスタ（24）及び
（25）とが動作を開始する。その為、第１及び第２可変
リアクタンス回路（13）及び（23）は、共に負のリアク
タンスを呈し、その大きさはそれぞれ−gmRC（ただし、
gmは差動増幅器の相互コンダクタンス、Ｒは第１及び第
２抵抗（21）および（31）の抵抗値、Ｃは第１及び第２
コンデンサ（20）および（30）の容量）となる。従っ
て、振動素子（33）に−2gmRCの等価リアクタンスが並
列接続されることになり、位相比較回路（35）の出力制
御信号に対し、等価リアクタンスの変化量を従来の２倍
にすることが出来る。

また、位相比較回路（35）の第２出力端子に制御信号が
発生すると、第２及び第４電流源トランジスタ（19）及
び（29）に前記制御信号のレベルに応じたコレクタ電流
が流れ、第３及び第４トランジスタ（17）及び（18）と
第７及び第８トランジスタ（27）及び（28）とが動作を
開始する。その為、第１及び第２可変リアクタンス回路
（13）及び（23）は、共に正のリアクタンスを呈し、そ
の大きさはそれぞれgmRCとなる。従って、振動素子（3
3）には、2gmRCの等価リアクタンスが並列接続されるこ
とになる。

従って、第１図の回路を用いれば、位相比較回路（35）
の出力制御信号に応じて発振回路（34）の発振周波数を
大幅に変更することが出来、PLL回路のキャプチャレン
ジの拡大を計ることが出来る。

ところで、第１及び第３電流源トランジスタ（16）及び
（26）が動作し、第１及び第２可変リアクタンス回路
（13）及び（23）が負の等価リアクタンスを呈する場
合、発振回路（34）から見たインピーダンス（Za）が大
になり、前記発振回路（34）の利得（gm・Za）が大にな
る。その為、発振レベルが大になり、スプリアス発振が
生じ易くなる。一方、第２及び第４電流源トランジスタ
（19）及び（29）が動作し、第１及び第２可変リアクタ
ンス回路（13）及び（23）が正の等価リアクタンスを呈
する場合、前記インピーダンス（Za）が小になり、発振
回路（34）の利得が小になるので、発振レベルが小にな
り、発振が停止する危険が生じる。

第１図の実施例の場合は、第１及び第３電流源トランジ
スタ（16）及び（26）が動作すると、制御回路（36）を
構成する第４制御トランジスタ（41）も動作する。その
時、制御回路（36）の第１乃至第３制御トランジスタ
（37）乃至（39）はオフしているので、前記第４制御ト
ランジスタ（41）は、発振回路（34）の動作電流源（4
2）に流れる電流を分流する様に働き、前記発振回路（3
4）の動作電流の減少、前記発振回路（34）の利得の低
下が計られ、スプリアス発振の防止を行なうことが出来
る。また、第２及び第４電流源トランジスタ（19）及び
（29）が動作すると、制御回路（36）を構成する第１乃
至第３制御トランジスタ（37）乃至（39）も動作し、発
振回路（34）の動作電流源（42）に流れる電流が増加
し、発振回路（34）の動作電流の増加、前記発振回路
（34）の利得の増大が計られ、発振停止を防止出来る。

第３図は、本考案の別の実施例を示す回路図で、位相比
較回路（35）の第１出力端子に得られる制御信号に応じ
て、第１可変リアクタンス回路（13）を負の等価リアク
タンスとして動作させるとともに、前記制御信号を第９
トランジスタ（43）のベースに印加した点を特徴とする
ものである。前記第９トランジスタ（43）のベースに制
御信号が印加されると、該第９トランジスタ（43）が導
通し、第10トランジスタ（44）も導通する。その時、前
記第10トランジスタ（44）は飽和領域で動作する為、第
３電流源トランジスタ（26）には、抵抗（45）の値に応
じて決まる大きさの定電流が供給され、第２可変リアク
タンス回路（23）は、負の固定リアクタンスとして動作
する。

ところで、第１図の第１及び第２可変リアクタンス回路
（13）及び（23）が正のリアクタンスを呈している場合
は、位相比較回路（35）からの制御信号が大になり、相
互コンダクタンスgmが大になるにつれて、等価アドミタ
ンスの実数部が大になる。その為、正のリアクタンスに
応じて決まるPLLの正側キャプチャレンジは制限され
る。一方、前記第１及び第２可変リアクタンス回路（1
3）及び（23）が負のリアクタンスを呈する場合は、前
記等価アドミタンスの実数部が大にならないので、PLL
の負側キャプチャレンジは制限を受けない。その為、前
記正側キャプチャレンジを適切に定めると、前記負側キ
ャプチャレンジが広がり過ぎ、前記負側キャプチャレン
ジを適切に定めると、前記正側キャプチャレンジが狭く
なってしまう。

第３図の場合は、第９及び第10トランジスタ（43）及び
（44）と、抵抗（45）とを配置して第２可変リアクタン
ス回路（23）の第３電流源トランジスタ（26）のベース
電流を定電流化している為、位相比較回路（35）の第１
出力端子に得られる制御信号に応じて、第１可変リアク
タンス回路（13）が負の可変リアクタンスを呈する様
に、また第２可変リアクタンス回路（23）が負の固定リ
アクタンスを呈する様に制御することが出来る。また、
位相比較回路（35）の第２出力端子に得られる制御信号
に応じて、第１及び第２可変リアクタンス回路（13）及
び（23）が正の可変リアクタンスを呈する様に制御する
ことが出来る。従って、第１及び第２可変リアクタンス
回路（13）及び（23）の正の可変リアクタンス値に応じ
てPLLの正側キャプチャレンジを設定し、第２可変リア
クタンス回路（23）の負の固定リアクタンス値を調整し
て、PLLの負側キャプチャレンジを前記正側キャプチャ
レンジと略等しく設定すれば、PLLの正及び負側キャプ
チャレンジを共に適切に設定することが出来る。

尚、キャプチャレンジは、VCOの電圧（電流）対周波数
変換利得に応じて決まるので、第３図の如き構成で適切
なキャプチャレンジを設定することは比較的容易であ
る。

（ト）考案の効果 以上述べた如く、本考案に依れば、VCOの周波数可変範
囲を広く設定することが出来る。特に、前記VCOをPLL回
路に用いれば、キャプチャレンジの拡大を計ることが出
来る。また、第１図の実施例の如く、発振回路の動作電
流を制御する制御回路を用いれば、位相比較回路の出力
制御信号に応じて前記発振回路の利得を制御することが
出来、スプリアス発振や発振停止を防止出来る。更に、
第３図の実施例の如く、第２可変リアクタンス回路の負
のリアクタンス回路のリアクタンスを所定値に固定すれ
ば、PLL回路を構成したとき正及び負側キャプチャレン
ジを略等しく設定出来る。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路図、第２図は従
来の周波数制御回路を示す回路図、及び第３図は本考案
の別の実施例を示す回路図である。 （13）……第１可変リアクタンス回路、（23）……第２
可変リアクタンス回路、（33）……振動素子、（34）…
…発振回路、（35）……位相比較回路、（36）……制御
回路。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】発振回路と、振動素子と、可変リアクタン
   ス回路とを備え、前記可変リアクタンス回路のリアクタ
   ンスを可変することにより前記発振回路の発振周波数を
   変化させる様にした周波数制御回路において、前記可変
   リアクタンス回路を、それぞれ正又は負のリアクタンス
   を呈する略同一構成の第１及び第２可変リアクタンス回
   路によって構成し、前記第１及び第２可変リアクタンス
   回路を前記振動素子に並列接続するとともに、前記第１
   及び第２可変リアクタンス回路を同一の制御信号で制御
   し、前記第１及び第２可変リアクタンス回路のリアクタ
   ンスを同時に正又は負に制御することを特徴とする周波
   数制御回路。