JPH0323689Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、PLL（位相同期）回路のVCO（電圧
制御発振器）に用いて好適な発振回路に関するも
ので、特に起動不良を防止し得る発振回路に関す
る。

(ロ) 従来の技術 第３図に示す如く、位相比較回路１、ローパス
フイルタ２、直流増幅回路３、VCO４及び分周
回路５から成るPLL回路が知られている。前記
PLL回路は入力端子６に印加される入力信号の
位相と前記分周回路５の出力信号の位相とを位相
比較回路１で比較し、該位相比較回路１の出力端
子に位相差に応じた誤差信号を得、該誤差信号を
ローパスフイルタ２及び直流増幅回路３を介して
VCO４に印加することにより、前記VCO４の発
振周波数を調整せんとするものである。しかし
て、前記VCO４としては、例えば特開昭59−
140703号公報に開示されている如き発振回路が用
いられる。前記発振回路は、発振部と固体共振子
と周波数制御部とから成り、PLL回路の直流増
幅回路から得られる誤差信号を前記周波数制御部
に印加することにより前記周波数制御部の等価容
量を変化させ、それに応じて発振周波数を変化さ
せる様に構成されている。そして前記発振回路
は、発振部の利得が１よりも十分大であること、
前記発振部の出力信号が前記発振部の入力端子に
正帰還されることという条件が満たされたとき、
安定な発振動作を行う様に成されている。

(ハ) 考案が解決しようとする問題点 しかしながら、VCOとして前記公報に記載さ
れた発振回路を用いると、電源投入時に周波数制
御部から発生するオフセツト電流が発振部に流入
し、該発振部を構成するトランジスタが飽和して
起動不良を生じるという欠点があつた。特に、前
記周波数制御部を正可変容量回路と負可変容量回
路とによつて構成すると、PLL回路の位相比較
回路から前記正可変容量回路を動作させるオフセ
ツト電流が発生したとき、起動不良となる確率が
高くなり問題となつていた。

(ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、周
波数制御部から発振部に流入しようとするオフセ
ツト電流を、前記発振部の出力端子に接続された
電流吸引回路により吸引する様にした点を特徴と
する。

(ホ) 作用 本考案に依れば、発振部にオフセツト電流が流
入しないので、前記発振部を構成するトランジス
タの飽和を防止出来、その結果発振回路を確実に
起動させることが出来る。

(ヘ) 実施例 第１図は、本考案の一実施例を示す回路図で、
７が利得が１よりも十分大なる差動増幅器８と該
差動増幅器８の出力端子と正の入力端子との間に
挿入された正帰還コンデンサ９とから成る発振
部、１０は該発振部７の出力端子に接続された固
体共振子、１１はPLL回路の位相比較回路の出
力信号に応じて等価容量が変化する可変容量回路
を含む周波数制御部、及び１２は前記発振部７の
出力端子に接続された電流吸引回路である。

電源投入時に、回路のアンバランス等により周
波数制御部１１からオフセツト電流が発生する
が、前記オフセツト電流は電流吸引回路１２で吸
引されるので、前記オフセツト電流が発振部７に
流入することは無い。その為、前記発振部７の差
動増幅器８を構成するトランジスタが前記オフセ
ツト電流により飽和するという様な状態が生ぜ
ず、前記差動増幅器８の利得が１よりも十分大、
前記差動増幅器８の出力端子から入力端子への正
帰還という発振条件が満たされ、発振回路が正常
な発振を行う。その為、初期状態においては出力
端子１３にフリーラン周波数の発振出力信号が得
られ、PLL回路の制御動作の開始に応じて前記
発振出力信号の周波数及び位相は、入力信号のそ
れと等しくなる。

第２図は、本考案の具体回路例を示すもので、
発振部７を差動増幅器８と正帰還コンデンサ９と
によつて構成するとともに、電流吸引回路１２を
抵抗１４によつて構成したものである。尚、前記
差動増幅器８は、エミツタが共通接続された第１
及び第２トランジスタ１５及び１６と、該第１及
び第２トランジスタ１５及び１６の共通のエミツ
タにコレクタが接続された定電流トランジスタ１
７と、前記第１及び第２トランジスタ１５及び１
６のコレクタ間に接続されたダイオード１８及び
第３トランジスタ１９から成る電流ミラー回路２
０と、前記第１、第２及び定電流トランジスタ１
５，１６及び１７のベースバイアスを行うバイア
ス源２１とによつて構成され、前記正帰還コンデ
デンサ９は前記第１トランジスタ１５のベースと
前記第２トランジスタ１６のコレクタとの間に挿
入され、電流ミラー回路２０を構成する第３トラ
ンジスタ１９のベースは前記第１トランジスタ１
５のコレクタに、前記第３トランジスタ１９のコ
レクタは前記第２トランジスタ１６のコレクタに
それぞれ接続されている。

第２図において、電源投入時に周波数制御部１
１からオフセツト電流が発生したとすると、抵抗
１４が存在しない場合にはバイアス源２１からの
バイアス電流に応じて第２トランジスタ１６が導
通し、前記オフセツト電流が前記第２トランジス
タ１６のコレクタに流入する。また、第１トラン
ジスタ１５も前記バイアス源２１のバイアス電流
に応じて導通し、そのコレクタ電流がダイオード
１８に流れるので、該ダイオード１８とともに電
流ミラー回路２０を構成する第３トランジスタ１
９のコレクタにも前記第１トランジスタ１５のコ
レクタ電流と等しい大きさのコレクタ電流が流れ
ようとする。しかしながら、第２トランジスタ１
６のコレクタには、高出力インピーダンスの周波
数制御部１１からオフセツト電流が流入している
ので、前記第３トランジスタ１９のコレクタ電流
が流れることが出来ず、前記第３トランジスタ１
９が飽和する。その為、発振条件が満たされず、
発振回路が起動しない。

ところが第２図に示す如く抵抗１４が接続され
ていると、周波数制御部１１から発生するオフセ
ツト電流が前記抵抗１４に流れる為、第１トラン
ジスタ１５のコレクタ電流に応じて流れる第３ト
ランジスタ１９のコレクタ電流が第２トランジス
タ１６のコレクタに流入し、発振条件が満たされ
る。その為、発振回路が起動し、出力端子２２に
発振出力信号が発生する。前記抵抗１４として
は、固体共振子１０の反共振抵抗と略等しい値の
ものを用いるのが適当である。尚、前記抵抗１４
はオフセツト電流の吸引という役割以外に、固体
共振子のＱダンプを行うダンピング抵抗としての
役割も有する。また、電流吸引回路としては第２
図の如き抵抗の他、定電流回路等を用いることも
可能である。

(ト) 考案の効果 以上述べた如く、本考案に依れば、周波数制御
部から発生するオフセツト電流を吸引して発振部
に流入しない様にしているので、確実に起動する
発振回路を提供出来る。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路図、第
２図はその具体回路例を示す回路図、及び第３図
はPLL回路を示す回路図である。 主な図番の説明、７……発振部、８……差動増
幅器、９……正帰還コンデンサ、１０……固体共
振子、１１……周波数制御部、１２……電流吸引
回路。

Claims (1)

【実用新案登録請求の範囲】
1. 差動接続された一対のトランジスタと、該一対
   のトランジスタの一方のトランジスタのコレクタ
   電流を反転して他方のトランジスタのコレクタに
   供給する電流ミラー回路と、前記他方のトランジ
   スタのコレクタに接続される出力端子とを含む発
   振部と、該発振部の出力端子に接続された固体共
   振子と、前記出力端子に接続された周波数制御部
   とから成る発振回路において、前記発振部の出力
   端子に電流吸引手段を接続し、前記周波数制御部
   から発生するオフセツト電流を前記電流吸引手段
   により吸引して起動不良を防止した発振回路。