JPH061872B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH061872B2 JPH061872B2 JP9280985A JP9280985A JPH061872B2 JP H061872 B2 JPH061872 B2 JP H061872B2 JP 9280985 A JP9280985 A JP 9280985A JP 9280985 A JP9280985 A JP 9280985A JP H061872 B2 JPH061872 B2 JP H061872B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- circuit
- tuning
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は演算増幅器を用いた増幅回路に関する。
本発明は、演算増幅器の出力端子及び反転入力端子間に
第１の抵抗器を接続し、反転入力端子及び接地間に、第
２の抵抗器及び直流電源を接続して成り、第２の抵抗器
の抵抗値及び直流電源の電圧を連動して可変することに
より、出力電圧−入力電圧特性の利得及びオフセット電
圧を連動して可変することができるようにしたものであ
る。
第１の抵抗器を接続し、反転入力端子及び接地間に、第
２の抵抗器及び直流電源を接続して成り、第２の抵抗器
の抵抗値及び直流電源の電圧を連動して可変することに
より、出力電圧−入力電圧特性の利得及びオフセット電
圧を連動して可変することができるようにしたものであ
る。
特になし。
本発明は出力電圧−入力電圧特性の利得及びオフセット
電圧を連動して可変することのできる増幅回路を提案し
ようとするものである。
電圧を連動して可変することのできる増幅回路を提案し
ようとするものである。
本発明による増幅回路は、演算増幅器（１）の出力端子
及び反転入力端子間に第１の抵抗器（２）を接続し、反
転入力端子及び接地間に、第２の抵抗器Ｒ１〜Ｒ４及び
直流電源Ｅ１〜Ｅ４を接続して成り、第２の抵抗器Ｒ１
〜Ｒ４の抵抗値及び直流電源Ｅ１〜Ｅ４の電圧を連動し
て可変するようにして成るものである。
及び反転入力端子間に第１の抵抗器（２）を接続し、反
転入力端子及び接地間に、第２の抵抗器Ｒ１〜Ｒ４及び
直流電源Ｅ１〜Ｅ４を接続して成り、第２の抵抗器Ｒ１
〜Ｒ４の抵抗値及び直流電源Ｅ１〜Ｅ４の電圧を連動し
て可変するようにして成るものである。
第２の抵抗器Ｒ１〜Ｒ４及び直流電源Ｅ１〜Ｅ４を連動
して可変することにより、出力電圧−入力電圧特性の利
得及びオフセット電圧を連動して可変することができ
る。
して可変することにより、出力電圧−入力電圧特性の利
得及びオフセット電圧を連動して可変することができ
る。
以下に第１図を参照して、本発明の一実施例を説明す
る。（１）は演算増幅器を示し、その出力端子及び反転
入力端子間に第１の抵抗器（２）が接続される。その反
転入力端子及び接地間に、オンオフスイッチＳ１〜
Ｓ４、第２の抵抗器Ｒ１〜Ｒ４及び直流電源Ｅ１〜Ｅ４
の各直列回路を並列接続する。
る。（１）は演算増幅器を示し、その出力端子及び反転
入力端子間に第１の抵抗器（２）が接続される。その反
転入力端子及び接地間に、オンオフスイッチＳ１〜
Ｓ４、第２の抵抗器Ｒ１〜Ｒ４及び直流電源Ｅ１〜Ｅ４
の各直列回路を並列接続する。
そして、スイッチＳ１〜Ｓ４の一つを選択的にオンする
ことにより、抵抗器の抵抗値及び直流電源の電圧によっ
て、演算増幅器（１）の出力端子の出力電圧及び非反転
入力端子の入力電圧の間の特性の利得及びオフセット電
圧を連動して切換える（可変する）。
ことにより、抵抗器の抵抗値及び直流電源の電圧によっ
て、演算増幅器（１）の出力端子の出力電圧及び非反転
入力端子の入力電圧の間の特性の利得及びオフセット電
圧を連動して切換える（可変する）。
第２図に直線ａ，ｂとして、例えばスイッチＳ１，Ｓ２
をオンにした場合の、出力電圧−入力電圧特性を示す。
抵抗器（２）の抵抗値をＲ０、抵抗器Ｒ１，Ｒ２の抵抗
値をＲ１，Ｒ２、直流電源Ｅ１，Ｅ２の電圧をＶα，Ｖ
βとすると、直線ａ，ｂの傾斜、即ち利得は夫々、 となり、縦軸（出力電圧）との交点の値（オフセット電
圧）は夫々、 となる。
をオンにした場合の、出力電圧−入力電圧特性を示す。
抵抗器（２）の抵抗値をＲ０、抵抗器Ｒ１，Ｒ２の抵抗
値をＲ１，Ｒ２、直流電源Ｅ１，Ｅ２の電圧をＶα，Ｖ
βとすると、直線ａ，ｂの傾斜、即ち利得は夫々、 となり、縦軸（出力電圧）との交点の値（オフセット電
圧）は夫々、 となる。
尚、抵抗器Ｒ１〜Ｒ４をＦＥＴ等の一個の可変抵抗素子
にて構成し、電源Ｅ１〜Ｅ４を一個の可変電源にて構成
することができ、このときはスイッチＳ１〜Ｓ４を使用
しない。
にて構成し、電源Ｅ１〜Ｅ４を一個の可変電源にて構成
することができ、このときはスイッチＳ１〜Ｓ４を使用
しない。
次に、第３図を参照して、本発明の他の実施例を説明す
る。本実施例では、２段の演算増幅器(1A)，(1B)を用
い、その各出力端子及び反転入力端子間に夫々第１の抵
抗器(2A)，(2B)を接続する。そして、例えば前段の演算
増幅器(1A)の反転入力端子間及び接地間にオンオフスイ
ッチＳ11〜Ｓ14及び第２の抵抗器Ｒ１〜Ｒ４の各直列回
路を接続し、後段の演算増幅器(1B)の反転入力端子及び
接地間に抵抗器(3B)、オンオフスイッチＳ21〜Ｓ24及び
直流電源Ｅ１〜Ｅ４の各直列回路を接続する。スイッチ
Ｓ11〜Ｓ14は夫々スイッチＳ21〜Ｓ24と連動して選択的
にオンとなる。尚、第３図の実施例は、第１図の実施例
に比べて構成が多少複雑になるが、動作は同じである。
る。本実施例では、２段の演算増幅器(1A)，(1B)を用
い、その各出力端子及び反転入力端子間に夫々第１の抵
抗器(2A)，(2B)を接続する。そして、例えば前段の演算
増幅器(1A)の反転入力端子間及び接地間にオンオフスイ
ッチＳ11〜Ｓ14及び第２の抵抗器Ｒ１〜Ｒ４の各直列回
路を接続し、後段の演算増幅器(1B)の反転入力端子及び
接地間に抵抗器(3B)、オンオフスイッチＳ21〜Ｓ24及び
直流電源Ｅ１〜Ｅ４の各直列回路を接続する。スイッチ
Ｓ11〜Ｓ14は夫々スイッチＳ21〜Ｓ24と連動して選択的
にオンとなる。尚、第３図の実施例は、第１図の実施例
に比べて構成が多少複雑になるが、動作は同じである。
以下に第４図を参照して、本発明の一応用例を説明す
る。第４図は電子同調式ＦＭラジオ受信機を示し、アン
テナ（１）よりの高周波受信信号は、高周波増幅回路Ｒ
Ａに供給される。この高周波増幅回路ＲＡは高周波増幅
器（３）と、その前段及び後段に設けられた高周波同調
回路（２），（４）とから構成されている。高周波同調
回路（２），（４）は夫々例えば複同調回路にて構成さ
れ、電磁結合されたコイルＬ１，Ｌ２と、これに夫々並
列接続されたコンデンサＣ及び一対の電圧制御型可変容
量素子（バラクタダイオード）ＶＣの直列回路とから構
成されている。高周波増幅回路ＲＡの出力は、周波数変
換回路（５）を構成する混合回路（６）に供給され、こ
れより得られた中間周波信号は中間周波増幅回路（８）
を介して周波数検波回路（９）に供給され、出力端子(1
0)に検波出力が得られる。（７）は周波数変換回路
（５）を構成する局部発振器であって、コイルＬと、こ
れに並列接続されたコンデンサＣ及び一対の電圧制御型
可変容量素子（バラクタダイオード）ＶＣの直列回路と
から成る共振回路(7A)を備えている。
る。第４図は電子同調式ＦＭラジオ受信機を示し、アン
テナ（１）よりの高周波受信信号は、高周波増幅回路Ｒ
Ａに供給される。この高周波増幅回路ＲＡは高周波増幅
器（３）と、その前段及び後段に設けられた高周波同調
回路（２），（４）とから構成されている。高周波同調
回路（２），（４）は夫々例えば複同調回路にて構成さ
れ、電磁結合されたコイルＬ１，Ｌ２と、これに夫々並
列接続されたコンデンサＣ及び一対の電圧制御型可変容
量素子（バラクタダイオード）ＶＣの直列回路とから構
成されている。高周波増幅回路ＲＡの出力は、周波数変
換回路（５）を構成する混合回路（６）に供給され、こ
れより得られた中間周波信号は中間周波増幅回路（８）
を介して周波数検波回路（９）に供給され、出力端子(1
0)に検波出力が得られる。（７）は周波数変換回路
（５）を構成する局部発振器であって、コイルＬと、こ
れに並列接続されたコンデンサＣ及び一対の電圧制御型
可変容量素子（バラクタダイオード）ＶＣの直列回路と
から成る共振回路(7A)を備えている。
(11)は第１の同調制御電圧発生回路としてのＰＬＬであ
って、基準発振器(12)、位相比較器(13)、プログラマブ
ル分周器(14)、ローパスフィルタ(15)を有している。局
部発振器（７）よりの局部発振信号が分周器(14)に供給
され1/Nにて分周され、この分周出力と基準発振器(12)
よりの基準発振信号とが位相比較器(13)に供給されて位
相比較され、その比較出力がローパスフィルタ(15)に供
給される。このローパスフィルタ(15)より得られた同調
制御電圧は、局部発振器（７）共振回路(7A)の各電圧制
御型可変容量素子ＶＣのカソードに供給される。
って、基準発振器(12)、位相比較器(13)、プログラマブ
ル分周器(14)、ローパスフィルタ(15)を有している。局
部発振器（７）よりの局部発振信号が分周器(14)に供給
され1/Nにて分周され、この分周出力と基準発振器(12)
よりの基準発振信号とが位相比較器(13)に供給されて位
相比較され、その比較出力がローパスフィルタ(15)に供
給される。このローパスフィルタ(15)より得られた同調
制御電圧は、局部発振器（７）共振回路(7A)の各電圧制
御型可変容量素子ＶＣのカソードに供給される。
(25)は同調制御電圧発生回路であり、以下にこれについ
て説明する。ＰＬＬ(11)よりの第１の同調制御電圧が、
バッファ増幅器(17)を介して抵抗器(18)及び(19)の直列
回路の両端に印加される。抵抗器(18)，(19)の接続中点
より得られた電圧が、演算増幅器(16)の非反転入力端子
に供給される。演算増幅器(16)の出力端子及び反転入力
端子間に抵抗器(20)が接続されている。
て説明する。ＰＬＬ(11)よりの第１の同調制御電圧が、
バッファ増幅器(17)を介して抵抗器(18)及び(19)の直列
回路の両端に印加される。抵抗器(18)，(19)の接続中点
より得られた電圧が、演算増幅器(16)の非反転入力端子
に供給される。演算増幅器(16)の出力端子及び反転入力
端子間に抵抗器(20)が接続されている。
周波数検波回路（９）の検波出力、即ちオーディオ信号
が演算増幅器(21)の非反転入力端子に供給される。演算
増幅器(21)の出力端子及び反転入力端子間には抵抗器(2
2)が接続される。そして、演算増幅器(21)の出力端子が
抵抗器(23)を通じて演算増幅器(16)の反転入力端子に接
続される。バッファ増幅器(17)の出力はウィンドコンパ
レータ(24)に供給されて例えば５個の基準電圧と比較さ
れ、その５個の基準電圧の間のいずれの領域に入ってい
るかによって、４種類の比較出力を発生する。演算増幅
器(21)の反転入力端子は、夫々オンオフスイッチＳ１〜
Ｓ４、抵抗器Ｒ１〜Ｒ４及び直流電源Ｅ１〜Ｅ４の直列
回路を夫々通じて接地される。
が演算増幅器(21)の非反転入力端子に供給される。演算
増幅器(21)の出力端子及び反転入力端子間には抵抗器(2
2)が接続される。そして、演算増幅器(21)の出力端子が
抵抗器(23)を通じて演算増幅器(16)の反転入力端子に接
続される。バッファ増幅器(17)の出力はウィンドコンパ
レータ(24)に供給されて例えば５個の基準電圧と比較さ
れ、その５個の基準電圧の間のいずれの領域に入ってい
るかによって、４種類の比較出力を発生する。演算増幅
器(21)の反転入力端子は、夫々オンオフスイッチＳ１〜
Ｓ４、抵抗器Ｒ１〜Ｒ４及び直流電源Ｅ１〜Ｅ４の直列
回路を夫々通じて接地される。
そして、演算増幅器(16)よりの同調制御電圧が高周波増
幅回路ＲＡの各高周波同調回路（２），（４）の各電圧
制御型可変容量素子ＶＣのカソードに供給される。
幅回路ＲＡの各高周波同調回路（２），（４）の各電圧
制御型可変容量素子ＶＣのカソードに供給される。
次に、この電子同調式ＦＭラジオ受信機の動作を説明す
る。ＰＬＬ(11)のプログラマブル分周器(14)の分周比を
可変することにより、選局を行うことができる。即ち、
プログラマブル分周器(14)の分周比が変化することによ
って、局部発振器（７）の局部発振周波数が変化すると
共に、高周波増幅回路ＲＡの各高周波同調回路（２），
（４）の帯域通過中心周波数が選局周波数、即ち高周波
受信信号の搬送波周波数に略一致するようにトラッキン
グがとられる。
る。ＰＬＬ(11)のプログラマブル分周器(14)の分周比を
可変することにより、選局を行うことができる。即ち、
プログラマブル分周器(14)の分周比が変化することによ
って、局部発振器（７）の局部発振周波数が変化すると
共に、高周波増幅回路ＲＡの各高周波同調回路（２），
（４）の帯域通過中心周波数が選局周波数、即ち高周波
受信信号の搬送波周波数に略一致するようにトラッキン
グがとられる。
ところで、電圧制御型可変容量素子（バラクタダイオー
ド）の容量及び制御電圧の関係は非直線で、これを用い
た同調回路の場合、同調周波数が高くなるにつれて、同
一周波数変位を得るための制御電圧偏位は大となる。即
ち、制御電圧は同調周波数の２〜３乗に比例する。そこ
で、この点を考慮して、演算増幅器(21)の利得を、次の
ように折れ線近似によって変更する。即ち、バッファ増
幅器(17)よりの同調制御電圧をウィンドコンパレータ(2
0)に供給して、例えば５個の基準電圧Ｖａ，Ｖｂ，Ｖ
ｃ，Ｖｄ，Ｖｅ（但しＶａ＜Ｖｂ＜Ｖｃ＜Ｖｄ＜Ｖｅ）
と比例する。そして、同調制御電圧がこれら基準電圧Ｖ
ａ〜Ｖｅの間の４つの領域のいずれにあるかによって、
スイッチＳ１〜Ｓ４を選択的にオンにして、演算増幅器
(21)の利得を抵抗器Ｒ１〜Ｒ４の抵抗値の如何によって
変更し、これによって検波回路（９）の検波出力電圧を
補正して、同調回路（２），（４）の同調周波数と制御
電圧との関係を、上述の特性に合わせるようにする。
ド）の容量及び制御電圧の関係は非直線で、これを用い
た同調回路の場合、同調周波数が高くなるにつれて、同
一周波数変位を得るための制御電圧偏位は大となる。即
ち、制御電圧は同調周波数の２〜３乗に比例する。そこ
で、この点を考慮して、演算増幅器(21)の利得を、次の
ように折れ線近似によって変更する。即ち、バッファ増
幅器(17)よりの同調制御電圧をウィンドコンパレータ(2
0)に供給して、例えば５個の基準電圧Ｖａ，Ｖｂ，Ｖ
ｃ，Ｖｄ，Ｖｅ（但しＶａ＜Ｖｂ＜Ｖｃ＜Ｖｄ＜Ｖｅ）
と比例する。そして、同調制御電圧がこれら基準電圧Ｖ
ａ〜Ｖｅの間の４つの領域のいずれにあるかによって、
スイッチＳ１〜Ｓ４を選択的にオンにして、演算増幅器
(21)の利得を抵抗器Ｒ１〜Ｒ４の抵抗値の如何によって
変更し、これによって検波回路（９）の検波出力電圧を
補正して、同調回路（２），（４）の同調周波数と制御
電圧との関係を、上述の特性に合わせるようにする。
更に、受信周波数帯域（例えば76MHz〜90MHz）内に於い
て、高周波同調回路（２），（４）の通過帯域中心周波
数（同調周波数）が選局周波数（高周波受信搬送波周波
数）に略一致するように、バッファ増幅器(17)よりの同
調制御電圧を、その電圧に応じて直流電源Ｅ１〜Ｅ４を
切換えて、演算増幅器(21)のオフセット電圧を変更する
ことによって、補正する。
て、高周波同調回路（２），（４）の通過帯域中心周波
数（同調周波数）が選局周波数（高周波受信搬送波周波
数）に略一致するように、バッファ増幅器(17)よりの同
調制御電圧を、その電圧に応じて直流電源Ｅ１〜Ｅ４を
切換えて、演算増幅器(21)のオフセット電圧を変更する
ことによって、補正する。
尚、演算増幅器(21)の非反転入力端子に供給される周波
数検波出力電圧をＶ４、演算増幅器(21)の出力電圧をＶ
３、バッファ増幅器(17)の出力電圧をＶ１、演算増幅器
(16)の出力電圧をＶ２とする。そして、Ｖ３＝０のと
き、Ｖ２＝Ｖ１となるように、演算増幅器(16)の利得を
制御する。
数検波出力電圧をＶ４、演算増幅器(21)の出力電圧をＶ
３、バッファ増幅器(17)の出力電圧をＶ１、演算増幅器
(16)の出力電圧をＶ２とする。そして、Ｖ３＝０のと
き、Ｖ２＝Ｖ１となるように、演算増幅器(16)の利得を
制御する。
そして、ＰＬＬ(11)よりの同調制御電圧を直接各高周波
同調回路（２），（４）の各電圧制御型可変容量素子Ｖ
Ｃに供給した場合に於ける、トラッキングエラーの周波
数特性が第７図の破線に示す如く、例えば下に凸の特性
を有するものとすると、各同調回路（２），（４）の各
電圧制御型可変容量素子ＶＣに供給する制御電圧は、こ
れの逆特性のものであればよいことになる。そこで、高
周波受信周波数範囲を周波数ｆａ〜ｆｅの間とし、その
間を４等分して両端を含めた基準周波数ｆａ，ｆｂ，ｆ
ｃ，ｆｄ，ｆｅを設定し、その各領域における略平均の
制御電圧Ｖα，Ｖβ，Ｖγ，Ｖδを上述の直流電源Ｅ１
〜Ｅ４で得る。即ち、第７図に実線で示す周波数特性を
有する電圧が演算増幅器(21)の出力側の電圧Ｖ３とな
る。
同調回路（２），（４）の各電圧制御型可変容量素子Ｖ
Ｃに供給した場合に於ける、トラッキングエラーの周波
数特性が第７図の破線に示す如く、例えば下に凸の特性
を有するものとすると、各同調回路（２），（４）の各
電圧制御型可変容量素子ＶＣに供給する制御電圧は、こ
れの逆特性のものであればよいことになる。そこで、高
周波受信周波数範囲を周波数ｆａ〜ｆｅの間とし、その
間を４等分して両端を含めた基準周波数ｆａ，ｆｂ，ｆ
ｃ，ｆｄ，ｆｅを設定し、その各領域における略平均の
制御電圧Ｖα，Ｖβ，Ｖγ，Ｖδを上述の直流電源Ｅ１
〜Ｅ４で得る。即ち、第７図に実線で示す周波数特性を
有する電圧が演算増幅器(21)の出力側の電圧Ｖ３とな
る。
又、抵抗器Ｒ１〜Ｒ４によって演算増幅器(21)の利得を
上述の各周波数ｆａ〜ｆｅ間の各領域において異ならし
めて、同調回路（２），（４）の各電圧制御型可変容量
素子ＶＣに供給する制御電圧の勾配を異ならしめ、第８
図に示すごとき周波数特性の同調制御電圧Ｖ２を演算増
幅器(16)の出力端子に得て、各同調回路（２），（４）
の各電圧制御型可変容量素子ＶＣの各カソードに供給す
る。
上述の各周波数ｆａ〜ｆｅ間の各領域において異ならし
めて、同調回路（２），（４）の各電圧制御型可変容量
素子ＶＣに供給する制御電圧の勾配を異ならしめ、第８
図に示すごとき周波数特性の同調制御電圧Ｖ２を演算増
幅器(16)の出力端子に得て、各同調回路（２），（４）
の各電圧制御型可変容量素子ＶＣの各カソードに供給す
る。
尚、各スイッチを省略し、各抵抗器の代りにＦＥＴ等の
１個の可変抵抗素子を用いると共に、各直流電源の代り
に１個の可変直流電源を用いて、演算増幅器(21)の利得
及びオフセットを夫々連続可変するようにすることもで
きる。
１個の可変抵抗素子を用いると共に、各直流電源の代り
に１個の可変直流電源を用いて、演算増幅器(21)の利得
及びオフセットを夫々連続可変するようにすることもで
きる。
かくして、第５図に示す如く、高周波増幅回路ＲＡに供
給される高周波受信信号の受信周波数ｆ０−Δｆに応じ
て、同調回路（２），（４）の通過帯域中心周波数（同
調周波数）がこの周波数ｆ０−Δｆと略一致するように
変化する。このため第６図Ａに示す如く、高周波受信周
波数に対する振幅特性は最大周波数変位を±Δｆとする
とき、ｆ０−Δｆ及びｆ０＋Δｆ間の範囲で略平坦とな
る。又、第６図Ｂに示す如く、高周波受信信号の位相特
性もｆ０−Δｆ及びｆ０＋Δｆ間の範囲で略平坦とな
り、これにより高周波受信信号の高周波増幅回路ＲＡに
於ける歪が大幅に減少する。
給される高周波受信信号の受信周波数ｆ０−Δｆに応じ
て、同調回路（２），（４）の通過帯域中心周波数（同
調周波数）がこの周波数ｆ０−Δｆと略一致するように
変化する。このため第６図Ａに示す如く、高周波受信周
波数に対する振幅特性は最大周波数変位を±Δｆとする
とき、ｆ０−Δｆ及びｆ０＋Δｆ間の範囲で略平坦とな
る。又、第６図Ｂに示す如く、高周波受信信号の位相特
性もｆ０−Δｆ及びｆ０＋Δｆ間の範囲で略平坦とな
り、これにより高周波受信信号の高周波増幅回路ＲＡに
於ける歪が大幅に減少する。
又、演算増幅器(21)のオフセット電圧を、上述のように
ＰＬＬ(11)よりの同調制御電圧の値に応じて変化させる
ので、高周波増幅回路ＲＡの高周波同調回路（２），
（４）は確実にトラッキングをとることができる。
ＰＬＬ(11)よりの同調制御電圧の値に応じて変化させる
ので、高周波増幅回路ＲＡの高周波同調回路（２），
（４）は確実にトラッキングをとることができる。
尚、第４図の応用例は、第１図の実施例を応用したもの
であるが、勿論第３図の実施例を応用することもでき
る。
であるが、勿論第３図の実施例を応用することもでき
る。
上述せる本発明によれば、出力電圧−入力電圧特性の
利得及びオフセット電圧を連動して可変することのでき
る増幅回路を得ることができる。
利得及びオフセット電圧を連動して可変することのでき
る増幅回路を得ることができる。
第１図は本発明の一実施例を示す回路図、第２図はその
出力電圧−入力電圧特性を示す特性曲線図、第３図は本
発明の他の実施例を示す回路図、第４図は本発明の一応
用例を示す回路図、第５図は高周波同調回路の周波数特
性と高周波受信信号の周波数関数を示す特性曲線図、第
６図は高周波同調回路における振幅周波数特性及び位相
周波数特性を示す特性曲線図、第７図は演算増幅器(21)
の出力電圧の周波数特性を示す特性曲線図、第８図は高
周波同調回路の各電圧制御型可変容量素子に供給される
同調制御電圧の周波数特性を示す特性曲線図である。 （１）；(1A)，(1B)は演算増幅器、（２）；(2A)，(2B)
は第１の抵抗器、Ｒ１〜Ｒ４は第２の抵抗器、Ｅ１〜Ｅ
４は直流電源、Ｓ１〜Ｓ４；Ｓ11〜Ｓ14，Ｓ21〜Ｓ24は
スイッチである。
出力電圧−入力電圧特性を示す特性曲線図、第３図は本
発明の他の実施例を示す回路図、第４図は本発明の一応
用例を示す回路図、第５図は高周波同調回路の周波数特
性と高周波受信信号の周波数関数を示す特性曲線図、第
６図は高周波同調回路における振幅周波数特性及び位相
周波数特性を示す特性曲線図、第７図は演算増幅器(21)
の出力電圧の周波数特性を示す特性曲線図、第８図は高
周波同調回路の各電圧制御型可変容量素子に供給される
同調制御電圧の周波数特性を示す特性曲線図である。 （１）；(1A)，(1B)は演算増幅器、（２）；(2A)，(2B)
は第１の抵抗器、Ｒ１〜Ｒ４は第２の抵抗器、Ｅ１〜Ｅ
４は直流電源、Ｓ１〜Ｓ４；Ｓ11〜Ｓ14，Ｓ21〜Ｓ24は
スイッチである。
Claims (1)
- 【請求項１】演算増幅器の出力端子及び反転入力端子間
に第１の抵抗器を接続し、上記反転入力端子及び接地間
に、第２の抵抗器及び直流電源を接続して成り、 上記第２の抵抗器の抵抗値及び上記直流電源の電圧を連
動して可変するようにして成る増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9280985A JPH061872B2 (ja) | 1985-04-30 | 1985-04-30 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9280985A JPH061872B2 (ja) | 1985-04-30 | 1985-04-30 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61251303A JPS61251303A (ja) | 1986-11-08 |
| JPH061872B2 true JPH061872B2 (ja) | 1994-01-05 |
Family
ID=14064734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9280985A Expired - Fee Related JPH061872B2 (ja) | 1985-04-30 | 1985-04-30 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061872B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219703A (ja) * | 1986-03-19 | 1987-09-28 | Fuji Facom Corp | 多機能アナログモジユ−ルの出力回路 |
| JPH0390128U (ja) * | 1989-12-27 | 1991-09-13 | ||
| IT1244166B (it) * | 1990-11-29 | 1994-07-08 | Elcon Instr Srl | Dispositivo circuitale per la calibrazione dei segnali nella strumentazione industriale. |
-
1985
- 1985-04-30 JP JP9280985A patent/JPH061872B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61251303A (ja) | 1986-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0550883B2 (ja) | ||
| JPH0697730B2 (ja) | 電子同調式ｆｍ受信機 | |
| US5243356A (en) | Antenna circuit and wrist radio instrument | |
| JPH06350337A (ja) | 発振器 | |
| EP0794610B1 (en) | Constant high Q voltage controlled oscillator and method for making same | |
| JP3469851B2 (ja) | 同調チューニング共振回路の同調チューニング電圧調整のための装置 | |
| JPH07235874A (ja) | 発振器、それを用いたシンセサイザチューナ回路及びａｍ同期検波回路 | |
| JPS63141416A (ja) | 同調装置 | |
| JPH0549121B2 (ja) | ||
| JPH061872B2 (ja) | 増幅回路 | |
| JP2608430B2 (ja) | 同調可能な発振器 | |
| US4638263A (en) | Voltage controlled oscillator including two variable gain feedback circuits | |
| KR960003169B1 (ko) | 발진기 장치 | |
| JPH0697731B2 (ja) | 電子同調式受信機 | |
| JPH0469442B2 (ja) | ||
| JP2000332602A (ja) | Ｐｌｌ回路 | |
| JP3492964B2 (ja) | 移相器及びそれを用いた復調器 | |
| JPH0125247B2 (ja) | ||
| JPH0427229Y2 (ja) | ||
| JP3438951B2 (ja) | Ｆｍラジオ受信機 | |
| JP4277154B2 (ja) | 電圧制御発振器およびシンセサイザ受信機 | |
| JPH0787345B2 (ja) | 局部発振装置 | |
| JPH09205383A (ja) | ラジオ受信機およびｆｍ受信機用局部発振周波数制御回路 | |
| JP2859309B2 (ja) | ディジタル選局受信機 | |
| JPH0565135U (ja) | シンセサイザチューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |