JP2000332602A

JP2000332602A - Ｐｌｌ回路

Info

Publication number: JP2000332602A
Application number: JP11140585A
Authority: JP
Inventors: Hiroyuki Yokonaga; 宏之横長; Makoto Sakakura; 真坂倉; Toshiaki Ando; 敏晃安藤; Kaoru Ishida; 石田　　薫
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-05-20
Filing date: 1999-05-20
Publication date: 2000-11-30

Abstract

(57)【要約】【課題】従来のＰＬＬ回路は、チャージポンプの出力
信号、電圧制御発振器の入力制御信号及び発振出力信号
はグランド電位に対する電圧情報で信号を受け渡す構成
であり、電源やグランドに重畳される外乱からの電位変
化に対し、電圧制御発振器の発振キャリアが強い影響を
受ける。【解決手段】位相比較器２からの位相の進み／遅れ情
報をもとに差動信号SCP1、SCP2を出力するチャージポン
プ３と、差動信号SCP1、SCP2をフィルタリングするバラ
ンス型ループフィルタ４と、ループフィルタ出力の差動
信号SLPF1、SLPF2を制御電圧とし動作する電圧制御発振
器５とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線通信機器にお
ける、ＰＬＬ回路に関し、チャージポンプ−ループフィ
ルタ間、ループフィルタ−電圧制御発振器間、電圧制御
発振器−分周器間の信号を差動で受渡すことで、外乱か
らの同相ノイズの影響をキャンセルすることを実現する
ＰＬＬ回路に関するものである。

【０００２】

【従来の技術】従来の技術について図を用いて説明す
る。図１２は、従来用いられてきた一般的なＰＬＬ回路
のブロック図を示している。上記図１２を参照して構成
の説明をする。

【０００３】従来のＰＬＬ回路は、基準信号fsを発生す
る基準信号発生装置１と、制御電圧SLPFにより発振信号
fvcoを出力する電圧制御発振器１１２と、電圧制御発振
器出力fvcoを入力信号とし、分周信号fcを出力する分周
器１１３と、前記基準信号fsと前記分周信号fcの位相の
進み／遅れ情報に対応する出力信号ΦR、ΦPを出力する
位相比較器２と、前記位相比較器２の出力信号ΦR、ΦP
をもとに、アナログ信号SCPを出力するチャージポンプ
回路１１０と、前記チャージポンプ出力信号SCPをフィ
ルタリングし、前記電圧制御発振器１１２に対し制御電
圧信号としてSLPFを出力するループフィルタ１１１とを
備えた構成である。

【０００４】

【発明が解決しようとする課題】しかしながら上記従来
のＰＬＬ回路の構成では、大電流動作をする送信側電力
増幅器による起ち上がり時のグランド、電源に対する変
動や、アンテナから輻射された電磁波により受ける電磁
界干渉など外乱からのノイズの影響を受け、電圧制御発
振器の発振キャリアが強い影響を受けるという課題があ
る。

【０００５】本発明は、従来のＰＬＬ回路のこのような
課題を考慮し、グランド、電源、アンテナから輻射され
た電磁波により受ける電磁界干渉など外乱からの影響を
抑えることを可能とするＰＬＬ回路を提供することを目
的とする。

【０００６】

【課題を解決するための手段】本発明は、所定の周波数
の基準信号を出力する基準信号発生手段と、その出力さ
れた基準信号ともう１つの信号との位相差情報を出力す
る位相比較器と、その出力された位相差情報に基づき電
荷のチャージ、ディスチャージを行い、差動電圧信号を
出力するチャージポンプ回路と、その出力された差動電
圧信号をフィルタリングするループフィルタと、そのル
ープフィルタから出力される差動電圧信号に応じて発振
周波数を制御し、差動電圧信号を発振出力する電圧制御
発振器と、その電圧制御発振器の差動出力信号を分周
し、位相比較器のもう１つの信号として出力する分周器
とを備えたＰＬＬ回路である。

【０００７】

【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。（第１の実施の形態）図１は、本発明にかかる第１の実
施の形態におけるＰＬＬ回路を示すブロック図である。
図１において、１は基準信号発生装置、２は位相比較
器、３はチャージポンプ回路、４はループフィルタ、５
は電圧制御発振器、６は分周器である。

【０００８】以上のような構成の本実施の形態における
ＰＬＬ回路は次のように動作する。図１において、電圧
制御発振器５は、ループフィルタ４の出力信号である S
LPF1、SLPF2 の電位差により発振周波数が制御され、出
力信号fvco1、fvco2を差動出力し、その出力差動電圧信
号は分周器６に入力される。こうして入力された差動電
圧信号に対して分周器６は、電圧信号fcに分周すること
で出力信号として、位相比較器２に入力する。位相比較
器２は、基準信号発生装置１による基準信号fsと分周器
６による出力分周信号fcの位相情報に対して、位相の進
み情報ΦＲ／遅れ情報ΦＰをチャージポンプ３に出力す
る。チャージポンプ３はこの位相の進み情報ΦＲ／遅れ
情報ΦＰをもとに、チャージポンプ出力端子の一方の端
子の電位に対して、他方の端子の電位が、常に高くなる
ような逆相の差動出力信号SCP1、SCP2を出力する。さら
に、ループフィルタ４は差動出力信号SCP1、SCP2をフィ
ルタリングし、ループフィルタ出力の差動信号SLPF1、S
LPF2を電圧制御発振器５の制御電圧とする。

【０００９】このように、図１のブロック図のような構
成をとることで、従来のＰＬＬ回路とは異なり、ＰＬＬ
回路として、すべての電圧信号経路を差動電圧信号で受
け渡すため、本ＰＬＬ回路が移動体通信端末等の無線部
分を構成する場合、大電流動作をする回路と本ＰＬＬ回
路とが、同一基板上に実装される場合においても、電力
増幅器の起ち上がり時におけるグランド、電源に対する
電圧変動や、アンテナから輻射された電磁波により受け
る電磁界干渉の影響は、伝達信号に対して同相で及ぼさ
れるため、差動信号で見た場合、その影響はキャンセル
される。

【００１０】つまり、外乱からの同相ノイズに対して、
本発明のＰＬＬ回路では、その影響をキャンセルするこ
とを可能とする。（第２の実施の形態）図２は、本発明にかかる第２の実
施の形態における電圧制御発振器を示す回路図である。
図２において、１７、１８はそれぞれ第１、第２の発振
用トランジスタ、３１、３２はそれぞれ第１、第２のバ
ッファアンプ用トランジスタ、８、９、１３、１４、１
５、１６、１９はそれぞれ第１、第２、第３、第４、第
５、第６、第７のコンデンサ、５５、５６、２５、２
６、３９はそれぞれ第１、第２、第３、第４、第５のバ
イパスコンデンサ、２９、３０、３７、３８はそれぞれ
第１、第２、第３、第４の結合コンデンサ、２１、２
２、３５、３６はそれぞれ第１、第２、第３、第４の高
周波チョーク、７はバラクタダイオード、５７、５８は
それぞれチョークコイルとしての第１、第２のバラクタ
ダイオードバイアスチョーク、１０は共振用インダク
タ、１１、１２、２３、２４、２７、２８、３３、３４
は、それぞれ第１、第２、第３、第４、第５、第６、第
７、第８のバイアス用抵抗、４０は、バイアス用直流電
圧源、４３、４４、４５、４６、４７、４８、４９、５
０、５１、５２はそれぞれ、第１、第２、第３、第４、
第５、第６、第７、第８、第９、第１０のグランド端
子、５３、５４は第１、第２の入力端子、４１、４２
は、第１、第２の出力端子である。

【００１１】以上のような構成の本実施の形態における
ＰＬＬ回路は次のように動作する。図２において、発振
用トランジスタ１７、１８は、発振周波数帯において十
分インピーダンスの低いコンデンサ１９を介して、各々
ベース端子が接続されている。コンデンサ１５、１６
は、コレクタ−エミッタ間容量素子として、それぞれ各
発振特性が最適となる素子値が選ばれ各々トランジスタ
１７、１８に接続されている。コンデンサ２０は、トラ
ンジスタ１７および１８のエミッタ間に接続されてお
り、同様に各発振特性が最適になる素子値を選ぶ。

【００１２】さらに共振用インダクタ１０の中点におい
ては、等価的にグランドとの短絡点となるため、コンデ
ンサ１３を介して、共振用インダクタ１０は、誘導性素
子として発振用トランジスタ１７のコレクタ−ベース間
に等価的に接続されており、同様にコンデンサ１４を介
して共振用インダクタ１０は、誘導性素子として発振器
用トランジスタ１８のコレクタ−ベース間に等価的に接
続されいる。

【００１３】また、バラクタダイオード７はバラクタダ
イオード結合コンデンサ８、９を介して、共振用インダ
クタ１０に接続されている。さらに、チューニング電圧
端子５３、５４からバラクタダイオードバイアスチョー
ク５７、５８を介し、それぞれバラクタダイオード７の
カソード、アノードに差動電圧を加えることにより、バ
ラクタダイオード７の容量値が変化し、発振周波数の可
変を行なうことができる。

【００１４】このように、図２の回路では、２つのベー
ス接地クラップ型発振回路が、１８０度の位相差を持ち
ながら発振動作を行ない、その出力は、発振用トランジ
スタ１７、１８のエミッタからそれぞれ結合コンデンサ
２９、３０を介してバッファアンプ用トランジスタ３
１、３２のベースに入力し、増幅信号をそれぞれコレク
タより結合コンデンサ３７、３８を介して、両者の差動
信号として、出力端子４１、４２間から取り出される。
このように、本実施の形態における電圧制御発振器は、
従来のＰＬＬ回路における電圧制御発振器と異なり、入
力制御電圧を差動信号で与え、出力信号を差動信号とし
て受渡すことを可能とし、外乱からの同相ノイズに対し
て、本発明のＰＬＬ回路では、影響をキャンセルするこ
とを可能とする。

【００１５】さらに、本実施の形態における電圧制御発
振器は、２つのベース接地クラップ型発振回路が、１８
０度の位相差を持ちながら発振動作を行なっているた
め、発振回路のＱ値は、半回路による値、つまり片側の
ベース接地クラップ型発振回路の値に等しくなる。

【００１６】バラクタダイオードに付加する直列抵抗成
分について、図３、さらには図４の様に書くことが可能
であり、この図３における直列抵抗６０の抵抗値RS1 と
図４における直列抵抗６２、６３の抵抗値RS2にはRS1＝
2×RS2という関係がある。

【００１７】図５に示した従来の電圧制御発振器につい
て、図２で付した番号と同一のものは、同一名称、同一
機能であり説明を省略する。図５に示される従来の電圧
制御発振器のバラクタダイオード７に付加する直列抵抗
成分が、本実施の形態における電圧制御発振器の半回路
におけるバラクタダイオードに付加する直列抵抗成分に
対して２倍の大きさの抵抗値を持つことになり、発振器
のＱ値としては、本実施の形態における電圧制御発振器
は従来の電圧制御発振器のＱ値よりも高くなり、発振特
性の向上を可能とする。（第３の実施の形態）図６は、本発明にかかる第３の実
施の形態における電圧制御発振器を示す回路図である。
図６において、１７、１８はそれぞれ第１、第２の発振
用トランジスタ、３１、３２はそれぞれ第１、第２のバ
ッファアンプ用トランジスタ、８、９、１３、１４、１
５、１６、２０はそれぞれ第１、第２、第３、第４、第
５、第６、第７のコンデンサ、５５、５６、２５、２
６、３９はそれぞれ第１、第２、第３、第４、第５のバ
イパスコンデンサ、２９、３０、３７、３８はそれぞれ
第１、第２、第３、第４のキャパシタとしての結合コン
デンサ、３５、３６はそれぞれ第１、第２の高周波チョ
ーク、７はバラクタダイオード、５７、５８はそれぞれ
チョークコイルとしての第１、第２のバラクタダイオー
ドバイアスチョーク、１０は共振用インダクタ、１１、
１２、２３、２４、２７、２８、３３、３４はそれぞれ
第１、第２、第３、第４、第５、第６、第７、第８のバ
イアス用抵抗、４０はバイアス用直流電圧源、４３、４
４、４５、４６、４７、４８、４９、５０、５１、５２
はそれぞれ第１、第２、第３、第４、第５、第６、第
７、第８、第９、第１０のグランド端子、５３、５４は
第１、第２のチューニング電圧入力端子、４１、４２は
第１、第２の出力端子である。

【００１８】以上のような構成の本第３の実施の形態に
おけるＰＬＬ回路は次のように動作する。

【００１９】図６において、発振用トランジスタ１７、
１８は、各発振特性が発振周波数帯において最適値とな
るコンデンサ２０を介して、各々エミッタ端子が接続さ
れている。また、コンデンサ１５、１６は、ベース−エ
ミッタ間容量素子として、それぞれ各発振特性が最適と
なる素子値が選ばれ、各々トランジスタ１７、１８に接
続されている。さらに共振用インダクタ１０の中点にお
いては、等価的にグランドとの短絡点となるため、コン
デンサ１３を介して、共振用インダクタ１０は、誘導性
素子として発振用トランジスタ１７のコレクタ−ベース
間に等価的に接続されており、同様にコンデンサ１４を
介して、共振用インダクタ１０は、誘導性素子として発
振用トランジスタ１８のコレクタ−ベース間に等価的に
接続されいる。

【００２０】また、バラクタダイオード７はバラクタダ
イオード結合コンデンサ８、９を介して、共振用インダ
クタ１０に接続されている。さらに、チューニング電圧
入力端子５３、５４からバラクタダイオードバイアスチ
ョーク５７、５８を介し、それぞれバラクタダイオード
７のカソード、アノードに差動電圧を加えることによ
り、バラクタダイオード７の容量値が変化し、発振周波
数の可変を行なうことができる。

【００２１】このように、図６の回路では、２つのコレ
クタ接地クラップ型発振回路が、１８０度の位相差を持
ちながら発振動作を行ない、その出力は、発振用トラン
ジスタ１７、１８のエミッタからそれぞれ結合コンデン
サ２９、３０を介してバッファアンプ用トランジスタ３
１、３２のベースに入力し、増幅信号をそれぞれコレク
タより結合コンデンサ３７、３８を介して、両者の差動
信号として、出力端子４１、４２間から取り出される。

【００２２】このように、本実施の形態における電圧制
御発振器は、従来のＰＬＬ回路における電圧制御発振器
と異なり、制御電圧を差動信号で与えることで入出力差
動信号での受渡しを可能とし、外乱からの同相ノイズに
対して、本発明のＰＬＬ回路では、影響をキャンセルす
ることを可能とする。

【００２３】さらに、２つのコレクタ接地クラップ型発
振回路を用いる構成で、１つのバラクタダイオードにて
電圧制御することで、１つのコレクタ接地クラップ型発
振回路当たりのバラクタダイオードは半分となり、バラ
クタダイオードに付加する直列抵抗成分を半分とするこ
とで、発振特性の向上を可能とすると共に、部品点数削
減を可能とし、小型化を可能とする。（第４の実施の形態）図７は、本発明にかかる第４の実
施の形態におけるループフィルタを示す回路図である。
図７において、７１、７３、７７、７２、７４、７８は
第１、第２、第３、第４、第５、第６の抵抗、７５、７
９、７６、８０は第１、第２、第３、第４のコンデン
サ、８５、８６、８７、８８は第１、第２、第３、第４
のグランド端子、８１、８２は第１、第２の入力端子、
８３、８４は、第１、第２の出力端子である。

【００２４】以上のような構成の本実施の形態における
ループフィルタは次のように動作する。

【００２５】図７において、抵抗７１の一方の端子に抵
抗７３、７７の一方の端子を接続し、抵抗７３の他方の
端子にコンデンサ７５を介して、グランド端子８５と接
続する。また、抵抗７７の他方の端子にコンデンサ７９
を介してグランド端子８７と接続する。抵抗７１の他方
の端子を第１の入力端子８１とし、抵抗７７の他方の端
子を第１の出力端子８３とする。同様にして、抵抗７２
の一方の端子に抵抗７４、７８の一方の端子を接続し、
抵抗７４の他方の端子にコンデンサ７６を介して、グラ
ンド端子８６と接続する。また、抵抗７８の他方の端子
にコンデンサ８０を介してグランド端子８８と接続す
る。抵抗７２の他方の端子を第２の入力端子８２とし、
抵抗７８の他方の端子を第２の出力端子８４とする。第
１、第２の入力端子８１、８２から、チャージポンプ出
力である位相差情報信号を入力し、第１、第２の出力端
子８３、８４から、電圧制御発振器に制御電圧を与え
る。

【００２６】このように、本実施の形態におけるループ
フィルタは、従来のループフィルタと異なり、従来のル
ープフィルタ回路を２つ接続することで、入力および出
力信号を差動電圧信号で受け渡すことを可能とし、外乱
からの同相ノイズに対して影響をキャンセルすることを
可能とする。（第５の実施の形態）図８は、本発明にかかる第５の実
施の形態におけるループフィルタを示す回路図である。
図８において、７１、７３、７７、７２、７４、７８は
第１、第２、第３、第４、第５、第６の抵抗、８９、９
０は第１、第２のコンデンサ、８１、８２は第１、第２
の入力端子、８３、８４は第１、第２の出力端子であ
る。

【００２７】以上のような構成の本実施の形態における
ループフィルタは次のように動作する。

【００２８】図８において、抵抗７１の一方の端子に抵
抗７３、７７の一方の端子に接続し、抵抗７２の一方の
端子に抵抗７４、７８の一方の端子を接続し、コンデン
サ８９を介して、抵抗７３、７４の他方の端子を接続す
る。さらに、抵抗７１、７３の接続部に抵抗７７の一方
の端子を接続し、抵抗７２、７４の接続部に抵抗７８の
一方の端子を接続し、抵抗７７、７８の他方の端子間を
コンデンサ９０を介して接続し、コンデンサ９０の両端
子を出力端子８３、８４とする。また、抵抗７１、７２
の他方の端子を入力端子８１、８２とする。

【００２９】第１、第２の入力端子８１、８２から、チ
ャージポンプ出力である位相差情報信号を入力し、第
１、第２の出力端子８３、８４から、電圧制御発振器に
制御電圧を与える。

【００３０】このように、本実施の形態におけるループ
フィルタは、従来のループフィルタと異なり、従来のル
ープフィルタ回路を２つ接続し、さらにグランド端子を
互いに接続することで、グランド端子を排除した構成
で、入力および出力信号を差動電圧信号で受け渡すこと
を可能とし、外乱からの同相ノイズに対して、影響をキ
ャンセルすることを可能とする。

【００３１】さらに、回路からグランド端子を排除する
ことにより、グランド電位の影響を無視することを可能
とするとともに、部品点数削減による回路の小型化を可
能とする。（第６の実施の形態）図９は、本発明にかかる第６の実
施の形態におけるチャージポンプを示す回路図である。
図９において、９１、９２、９３、９４は第１、第２、
第３、第４のトランジスタで、９５、９６は、第１、第
２のバイアス用抵抗、９７、９８は第１、第２の入力端
子、９９、１００は第１、第２の出力端子、１０１、１
０２は第１、第２のグランド端子、１０３はバイアス用
直流電源端子である。

【００３２】以上のような構成の本実施の形態における
チャージポンプは次のように動作する。

【００３３】トランジスタ９１のエミッタをトランジス
タ９２のコレクタに接続し、トランジスタ９２のエミッ
タをトランジスタ９３のコレクタに接続し、トランジス
タ９３のエミッタをトランジスタ９４のコレクタに接続
し、トランジスタ９４のエミッタをグランド端子１０１
に接続する。また、トランジスタ９１のコレクタとトラ
ンジスタ９３のコレクタ間にバイアス用抵抗９５を接続
し、トランジスタ９３のコレクタとグランド端子１０２
間にバイアス用抵抗９６を接続する。さらに、トランジ
スタ９１のベースとトランジスタ９４のベースを接続
し、そのトランジスタ９１のベース端子を入力端子９７
とし、トランジスタ９２のベースとトランジスタ９３の
ベースを接続し、そのトランジスタ９３のベース端子を
入力端子９８とする。また、トランジスタ９１のエミッ
タ端子を出力端子９９とし、トランジスタ９３のエミッ
タ端子を出力端子１００とする。

【００３４】第１の入力端子９７から、位相比較器によ
る位相の進みもしくは遅れ情報が入力され、第１、第４
のトランジスタ９１、９４が活性状態となり、それぞれ
トランジスタに電流を流す。すなわち第１の出力端子９
９には、正の電位変化を生じ、第２の出力端子１００に
は、負の電位変化を生じる。同様に、第２の入力端子９
８から、位相比較器による位相の進みもしくは遅れ情報
が入力された時、第２、第３のトランジスタ９２、９３
が活性状態となり、それぞれトランジスタに電流を流
す。すなわち第１の出力端子９９には、負の電位変化を
生じ、第２の出力端子１００には、正の電位変化を生じ
る。また、第１、第２の抵抗９５、９６の抵抗値を等し
くとることで、バイアス用直流電源端子１０３にかける
電圧の半分の値が、第３のトランジスタ９３のコレクタ
にかかり、第１の出力端子９９および第２の出力端子１
００に出力される信号は、互いに位相が逆相で、第１の
出力端子９９の電位より必ず第２の出力端子１００の電
位の方が小さくなり、図１０に示すような信号が出力さ
れる。

【００３５】図１０において、１０４は第１の出力端子
９９の出力信号、１０５は第２の出力端子１００の出力
信号を表している。

【００３６】このように、本実施の形態におけるチャー
ジポンプは、従来のＰＬＬ回路におけるチャージポンプ
と異なり、従来のチャージポンプを２つ縦続接続し、位
相比較器からの位相の進み／遅れ信号に対し、出力信号
を互いに位相が逆相の差動電圧信号で出力することで、
外乱からの同相ノイズに対する影響をキャンセルするこ
とを可能とする。

【００３７】なお、上記実施の形態では、バイポーラ型
のトランジスタを用いた構成としたが、バイポーラトラ
ンジスタを用いる代わりに、図１１に示すように、電界
効果トランジスタ１０６，１０７，１０８，１０９を用
い、それぞれ、トランジスタのベースを電界効果トラン
ジスタのゲート、トランジスタのコレクタを電界効果ト
ランジスタのドレイン、トランジスタのエミッタを電界
効果トランジスタのソースに置き換えることで、同様の
効果が得られる。

【００３８】

【発明の効果】以上述べたところから明らかなように本
発明は、入出力を差動信号で受け渡すことが可能なチャ
ージポンプ、ループフィルタ、電圧制御発振器によりＰ
ＬＬ回路を構成するので、従来のグランド電位に対する
電圧信号での情報の受け渡しに対して、差動信号にて受
け渡すことができ、グランドや電源の電位変化に伴うノ
イズや、アンテナの輻射電磁波による電磁界干渉に対す
る同相のノイズの影響をキャンセルすることを可能とす
るという長所を有する。

【図面の簡単な説明】

【図１】本発明にかかる第１の実施の形態におけるＰＬ
Ｌ回路のブロック図である。

【図２】本発明にかかる第２の実施の形態におけるＰＬ
Ｌ回路の電圧制御発振器の回路図である。

【図３】上記第２の実施の形態におけるバラクタダイオ
ードの等価回路図である。

【図４】上記第２の実施の形態におけるバラクタダイオ
ードの等価回路図である。

【図５】上記第２の実施の形態における電圧制御発振器
と比較するための従来のＰＬＬ回路における電圧制御発
振器の回路図である。

【図６】本発明にかかる第３の実施の形態におけるＰＬ
Ｌ回路の電圧制御発振器の回路図である。

【図７】本発明にかかる第４の実施の形態におけるＰＬ
Ｌ回路のループフィルタの回路図である。

【図８】本発明にかかる第５の実施の形態におけるＰＬ
Ｌ回路のループフィルタの回路図である。

【図９】本発明にかかる第６の実施の形態におけるＰＬ
Ｌ回路のチャージポンプの回路図である。

【図１０】上記第６の実施の形態におけるＰＬＬ回路の
チャージポンプの出力信号のグラフである。

【図１１】上記第６の実施の形態におけるＰＬＬ回路の
チャージポンプの回路図である。

【図１２】従来のチャージポンプ、ループフィルタ、電
圧制御発振器を用いたＰＬＬ回路のブロック図である。

【符号の説明】１基準信号発生装置２位相比較器３、１１０チャージポンプ４、１１１ループフィルタ５、１１２電圧制御発振器６、１１３分周器７バラクタダイオード１０共振用インダクタ１７、１８発振用トランジスタ３１、３２バッファアンプ用トランジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者安藤敏晃大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者石田薫大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5J106 AA04 BB01 CC01 CC21 CC41 CC52 DD32 JJ01 JJ04 JJ08 KK05 KK23 KK27 LL00 LL01 LL04

Claims

【特許請求の範囲】

【請求項１】所定の周波数の基準信号を出力する基準
信号発生手段と、その出力された基準信号ともう１つの
信号との位相差情報を出力する位相比較器と、その出力
された位相差情報に基づき電荷のチャージ、ディスチャ
ージを行い、差動電圧信号を出力するチャージポンプ回
路と、その出力された差動電圧信号をフィルタリングす
るループフィルタと、そのループフィルタから出力され
る差動電圧信号に応じて発振周波数を制御し、差動電圧
信号を発振出力する電圧制御発振器と、その電圧制御発
振器の差動出力信号を分周し、前記位相比較器の前記も
う１つの信号として出力する分周器とを備えたことを特
徴とするＰＬＬ回路。
【請求項２】前記電圧制御発振器に制御電圧として入
力される前記ループフィルタからの前記差動電圧信号
は、前記電圧制御発振器内のバラクタダイオードの両端
子に与えられることを特徴とする請求項１記載のＰＬＬ
回路。
【請求項３】前記電圧制御発振器は、共振回路を形成
する共振用インダクタと、その共振用インダクタの一方
の端子に接続された第１のコンデンサと、前記共振用イ
ンダクタの他方の端子に接続された第２のコンデンサ
と、前記第１、第２のコンデンサの他方の端子間に接続
されたバラクタダイオードと、そのバラクタダイオード
の一方の端子に一方の端子が接続された第１のチョーク
コイルと、前記バラクタダイオードの他方の端子に一方
の端子が接続された第２のチョークコイルとを有するも
のであって、前記第１のチョークコイルの他方の端子、
および前記第２のチョークコイルの他方の端子を前記制
御電圧の入力端子とすることを特徴とする請求項２記載
のＰＬＬ回路。
【請求項４】前記ループフィルタは、第１の抵抗と、
その第１の抵抗の一方の端子に一方の端子が接続された
第２の抵抗と、前記第１の抵抗の前記一方の端子に一方
の端子が接続された第３の抵抗と、前記第２の抵抗の他
方の端子とグランドとの間に接続された第１のコンデン
サと、前記第３の抵抗の他方の端子とグランドとの間に
接続された第２のコンデンサと、第４の抵抗と、その第
４の抵抗の一方の端子に一方の端子が接続された第５の
抵抗と、前記第４の抵抗の前記一方の端子に一方の端子
が接続された第６の抵抗と、前記第５の抵抗の他方の端
子とグランドとの間に接続された第３のコンデンサと、
前記第６の抵抗の他方の端子とグランドとの間に接続さ
れた第４のコンデンサとを有し、前記第１の抵抗の他方
の端子を第１の入力端子とし、前記第３の抵抗の前記他
方の端子を第１の出力端子とし、前記第４の抵抗の他方
の端子を第２の入力端子とし、前記第６の抵抗の前記他
方の端子を第２の出力端子とするものであって、前記差
動電圧信号が、前記第１及び第２の入力端子に入力さ
れ、前記第１及び第２の出力端子から出力されることを
特徴とする請求項１記載のＰＬＬ回路。
【請求項５】前記ループフィルタは、第１の抵抗と、
その第１の抵抗の一方の端子に一方の端子が接続された
第２の抵抗と、前記第１の抵抗の前記一方の端子に一方
の端子が接続された第３の抵抗と、第４の抵抗と、その
第４の抵抗の一方の端子に一方の端子が接続された第５
の抵抗と、前記第４の抵抗の前記一方の端子に一方の端
子が接続された第６の抵抗と、前記第２の抵抗の他方の
端子と前記第５の抵抗の他方の端子との間に接続された
第１のコンデンサと、前記第３の抵抗の他方の端子と前
記第６の抵抗の他方の端子との間に接続された第２のコ
ンデンサとを有し、前記第１の抵抗の他方の端子を第１
の入力端子とし、前記第３の抵抗の前記他方の端子を第
１の出力端子とし、前記第４の抵抗の他方の端子を第２
の入力端子とし、前記第６の抵抗の前記他方の端子を第
２の出力端子とするものであって、前記差動電圧信号
が、前記第１及び第２の入力端子に入力され、前記第１
及び第２の出力端子から出力されることを特徴とする請
求項１記載のＰＬＬ回路。
【請求項６】前記チャージポンプは、出力端子の一方
の端子の電位が他方の端子の電位より常に高くなる逆相
信号を出力するものであって、前記ループフィルタに対
して電荷のチャージ、ディスチャージを行うことを特徴
とする請求項１記載のＰＬＬ回路。
【請求項７】前記チャージポンプは、コレクタが直流
電圧端子に接続された第１のバイポーラトランジスタ
と、その第１のバイポーラトランジスタのエミッタにコ
レクタが接続された第２のバイポーラトランジスタと、
その第２のバイポーラトランジスタのエミッタにコレク
タが接続された第３のバイポーラトランジスタと、その
第３のバイポーラトランジスタのエミッタにコレクタが
接続され、エミッタがグランドに接続された第４のバイ
ポーラトランジスタと、前記第１のバイポーラトランジ
スタのコレクタと前記第３のバイポーラトランジスタの
コレクタとの間に接続された第１の抵抗と、前記第３の
バイポーラトランジスタのコレクタとグランドとの間に
接続された第２の抵抗とを有し、前記第２のバイポーラ
トランジスタのベースと前記第３のバイポーラトランジ
スタのベースとが接続され、前記第１のバイポーラトラ
ンジスタのベースと前記第４のバイポーラトランジスタ
のベースとが接続されたものであって、前記第１のバイ
ポーラトランジスタのベースを第１の入力端子とし、前
記第３のバイポーラトランジスタのベースを第２の入力
端子とし、前記第１のバイポーラトランジスタのエミッ
タを第１の出力端子とし、前記第３のバイポーラトラン
ジスタのエミッタを第２の出力端子とすることを特徴と
する請求項６記載のＰＬＬ回路。
【請求項８】前記各バイポーラトランジスタの代わり
に電界効果トランジスタを用いるものであって、それぞ
れコレクタをドレイン、エミッタをソース、ベースをゲ
ートとして接続することを特徴とする請求項７記載のＰ
ＬＬ回路。