JPH11507493A - 発振器 - Google Patents

Abstract

(57)【要約】 制御端子と、第１及び第２の出力端子で終端する主電流路とを有する（第１の）増幅器素子からなり、直列配置された圧電発振素子により上記（第１の）増幅器素子の第１の出力端子が上記（第１の）増幅器素子の制御端子へ帰還される回路網と、上記（第１の）増幅器素子の第１の出力端子に結合された（第１の）出力双極子と、上記（第１の）増幅器素子の第２の出力端子に結合された直流電流定義素子とを含む発振器が説明されている。本発明では、「ピアス発振器」で必要であった非常に大きなコンデンサの代わりに、１つの側で（第２の）出力端子で終端する主電流路を有する第２の増幅器素子が使用され、この第２の増幅器素子の（第２の）出力端子は第１の増幅器素子の第２の出力端子に結合されている。更なる実施例では本発明による「ピアス発振器」は、小さな電力消費、高周波安定性、非常に短い過渡期間及び非常に単純な構造を有する。

Description

【発明の詳細な説明】 発振器 本発明は、制御端子と、第１及び第２の出力端子で終端する主電流路とを有す る（第１の）増幅器素子と、 直列配置された圧電発振素子により（第１の）増幅器素子の第１の出力端子が （第１の）増幅器素子の制御端子へ帰還される回路網と、（第１の）増幅器素子 の第１の出力端子に結合された（第１の）出力双極子と、 （第１の）増幅器素子の第２の出力端子に接続されている直流電流定義素子と からなる発振器に関する。 １９９０年にCardiff 出版社によって発行されたGary A．Breedによる「Oscil lator Design Handbook」なる名称のモノグラフの５５乃至６０頁より、様々な 種類の水晶発振器が知られている。いわゆる「ピアス発振器」は、その最も単純 な実施例の中で、結晶体（水晶）を通じてコレクタ及びベースが相互に結合され たｎｐｎトランジスタを増幅器素子として有する。コレクタは更に、誘電子を通 じて正の電源電圧端子に接続され、「ピアス発振器」の出力となる。トランジス タのコレクタは同調可能な第１のコンデンサを通じて接地され、ベースは第２の コンデンサを通じて接地され、トランジスタのエミッタは非常に大きな容量を有 するエミッタレジスタの並列回路を通じて接地されている。ベースは更にドロッ ピング抵抗器を通じて正の電源電圧端子に接続される。変形では、コレクタにお ける誘電子の代わりに、誘電子及び同調しうるように配置されたコンデンサを有 する並列共振回路が使用されうる。この反共振回路は結晶体の発振周波数に同調 されうる。 「ピアス発振器」は「Oscillator Design Handbook」の中で説明された全ての 水晶発振器のうちで最も良い周波数安定性を有すると されているが、半導体本体上への小型化された一体化では、エミッタ回路の中、 即ちエミッタとアースとの間の非常に大きいコンデンサは半導体本体上で不釣り 合いに大きな空間を占めるため、非常に厄介である。このことは特に例えば無線 ページャー（ページャー）といった小型の軽量電子装置では構造上の妨げとなる 。 本発明は発振器を提供することを目的とし、更に特定的には上述の非常に大き なコンデンサが省かれた上述の設計を有するいわゆる「ピアス発振器」の提供を 目的とする。 この目的は本発明による発振器では、第１の増幅器素子の第２の出力端子と接 続されている（第２の）出力端子で終端する主電流路を有する第２の増幅器素子 によって達成される。 従来の「ピアス発振器」に対して、本発明による発振器の周波数のための接地 への短絡を形成する発振器の中の非常に大きなコンデンサは、第２の増幅器素子 の（第２の）出力端子のインピーダンスによって置き換えられる。このインピー ダンスは発振器の周波数に対し簡単な技術的な手段を用いて低抵抗値に設定可能 であり、それにより本発明による発振器装置では、第１の増幅器素子の第２の出 力端子において少なくとも実質的に高周波短絡が達成される。第２の出力端子に 接続され、発振器の周波数に対して高抵抗性である直流電流を定義する素子はこ の高周波短絡によってバイパスされる。従来の技術では、エミッタレジスタが直 流電流を定義する素子として挿入されたが、代わりに電源回路が使用されうる。 本発明による発振器では、第１の出力双極子、第１の増幅器素子及び直流電流定 義素子によって形成される直列結合は、直流電流定義素子を通じて電源電圧源に よって可能にされている。 増幅器素子は望ましくは全く同様に配置され、それにより増幅器素子の平衡な 配置（平衡増幅器）が達成される。そのような装置では、発振器の発振の結果と して流れ、従来の「ピアス発振器」の場合は電源電圧源を通じて流れる高周波電 流は、この電源電圧源に よって大きく遅延されうる。本発明による発振器の増幅器素子のこのプッシュプ ル式の配置では高周波電流は電源電圧源の中を流れないため、発振器が電源電圧 源を共有しうる他の回路の部分の発振のクロストークは避けられる。それにより そのような装置の雑音に対する抵抗は決定的に改善される。 従来の大きさでは、第２の増幅器素子の（第２の）出力端子において、高周波 電流に対して、非常に大きなコンデンサによって可能なインピーダンスよりもわ ずかに高いインピーダンスが獲得される。この増加されたインピーダンスは、従 来の技術による「ピアス発振器」と比較して発振器のループ利得を減少させるの で、それにより第２の増幅器素子が非常に大きなコンデンサの代わりに使用され る場合、遅延された発振率が生じえ、即ち電源電圧源から発振器へエネルギーを 与える時点と、発振器の過渡状態に達する時点との間の時間は延長されうる。発 振器のループ利得は品質、即ち（第１の）出力双極子の抵抗性の部分とリアクタ ンスの部分との間の比率、例えばトランジスタのコレクタに接続される従来の誘 電子の品質によって影響を受ける。しかしながら、この品質は減少されたループ 利得の補償のために常に任意に選択されうるわけではない。対照的に、ループ利 得の減少を補償するために直流電流定義素子の中を流れる直流電流を増加させる ことができる。しかしながら、この方法は電源電圧源及び発振器のかなりの部分 の負荷をより重くさせる。 上述の装置、更に特定的には無線ページャー（ページャー）、移動電話機など では、しかしながら高周波の安定性だけでなく、非常に短い過渡期間（電源電圧 源からのエネルギーの供給と、発振器の定常状態への到達との間の時間）及び小 さな電力消費を有する発振器が必要である。例えば、無線ページャーは電源電圧 源、更に特定的にはバッテリからの電流を節約するために、ある周期でスイッチ オン及びスイッチオフされる。スイッチオンのあと、ページャーは数ミリ秒の間 に受信が可能でなくてはならない。この時間は、本質 的には発振器の過渡的な挙動によって決定される。一方では電力消費はスイッチ オンされている時間の減少によって減少され、他方ではページャーの受信の能力 が改善される。更に発振器は、電源電圧源に可能な限り小さな範囲で負荷をかけ るよう、過渡期間の間だけでなく、次の動作の間にも小さな電力消費を有する。 例えばバッテリであるこの電源電圧源は、小型で軽量に設計されえ、それにより そのようなページャー（又は他のバッテリによって作動される電子装置）のかな りの大きさの減少と、重量の減少とが可能になる。 これらの電子装置で使用される発振器では、非常に短い過渡時間及び非常に小 さい電力消費を達成する努力がなされる。本発明の発振器の更なる実施例では、 これは第２の増幅器素子の制御端子が第１の増幅器素子の第１の出力端子に結合 されることによって達成される。 本発明のこの更なる実施例では、第２の増幅器素子の制御端子は発振器の（第 １の増幅器素子の第１の出力端子から第１の増幅器素子の制御端子までの）帰還 に含まれる。この帰還は、発振器のループ利得が増加され、直流電流定義素子の 中の直流電流が変化せず、従って発振の振幅もまた増加するような正の帰還とし て作用する。 第２の増幅器素子（第２の）出力端子のインピーダンスの影響は結果として、電 源電圧源及び発振器により重い負荷を課すことなく補償される。 ここで、１９８６年のSpinger Verlag第８巻の中のU.Tietze及びCh.Schenk に よる「Halbleiter-Schal tungstechnik」より、２つのｎｐｎトランジスタを有 するエミッタ結合発振器が知られている。１つのトランジスタのコレクタは他の トランジスタのベースに直接結合され、ＬＣブロッキング回路を通じて基準電位 へ導かれる。この回路は水晶を含まない。結晶安定性を有するエミッタ結合発振 器は、追加的な増幅器段及び水晶を通じて１つのトランジスタのコレクタを、Ｌ Ｃブロッキング回路もまた接続された他のトランジスタ のベースに結合させることを含意する。これらの装置のうちのどれも本発明によ る発振器に対応しないので、本発明による発振器の利点を有さない。 本発明による発振器の更なる実施例では、第２の増幅器素子の主電流路の他の 側が終端する第２の増幅器素子の第１の出力端子は、第２の出力双極子に結合さ れる。このように、この第２の増幅器素子の主電流路と第２の出力双極子とによ って形成される直列結合が存在する。有利には、直列結合は、第１の増幅器素子 の主電流路と、電源電圧端子及び直流電流定義素子の間の第１の出力双極子とに よって形成される直列結合と並列に配置されうる。「ピアス発振器」と比較する と、本発明による発振器によって発生する発振は第２の出力双極子からもまたタ ップされうる。 本発明による発振器の有利な更なる実施例は、出力双極子のインピーダンスが 共振特性を有することによって達成される。更に特定的には、出力双極子はブロ ッキング回路として配置されうる。出力双極子が同調される周波数を有する発振 は、出力双極子からタップされうる。 従来の技術による「ピアス発振器」では、出力双極子として使用されるブロッ キング回路は圧電発振素子の発振周波数に同調されることが考慮される。これは 、高周波の発振が追加的な回路を使用してのみ発生されえ、その発振は圧電発振 素子の発振周波数の倍数から得られる限り、「ピアス発振器」の高周波の使用に 対する応用の可能性を減少させる。圧電発振素子の発振周波数の倍数の発振を得 るよう、従来の技術の「ピアス発振器」は続いて周波数逓倍器を有する。結果と して得られる回路及び電力消費は、上記の軽量電子装置には望ましくない。 出力双極子がブロッキング回路として配置される本発明による発振器の上述の 更なる実施例では、しかしながら非常にわずかな回路で高周波の発振を発生する 可能性がある。このためには、第１の出 力双極子は、圧電発振の基準発振又は調波発振の周波数に同調され、第２の出力 双極子は第１の出力双極子の共振周波数の調波に同調される。圧電発振回路の基 準発振は、接続されない圧電発振素子の発振となる。 この実施例では、比例的に低い周波数の基準発振を有する圧電発振素子から非 常に高い周波数を有する発振を簡単に導くことが可能である。このために、発振 器ループ、即ち第１の増幅器素子の第１の出力端子から第１の増幅器素子の制御 端子までの帰還路に含まれる発振器の構成要素は、圧電発振素子の所望の発振周 波数に同調される。圧電発振素子自体に加え、第１の出力双極子と、圧電発振素 子を含む回路網とがこのループに属する。上述のように、特に第１の出力双極子 は、そのブロッキング回路としての機能で圧電発振素子の発振周波数に同調され え、これはさもなければ第１の増幅器素子の第１の出力端子は電源電圧源を通じ て短絡され、従って帰還は低下されるためである。第１の増幅器素子は望ましく はその伝達関数、即ち制御端子及び出力端子上の信号の間の関数の非線形領域ま での最大能力まで駆動されることが望ましい。これは調波発振、即ち接続されな い圧電発振素子の基準発振の調波の発生に有利に影響を与える。 第２の増幅器素子の主電流路及び第２の出力双極子を含む回路の分岐は、第１ の増幅器素子及び回路網を通じた帰還を有するループに結合されない。これによ り、第２の出力双極子は、発振器の動作上の挙動への影響を劣化させることなく 第１の出力双極子と同じ周波数及びその調波の両方に対して同調されうる。従っ て、適当な同調により、圧電発振素子の発振周波数の調波発振、従って第１の出 力双極子の調波発振は、第２の出力双極子からタップされうる。第２の出力双極 子は接続されていない状態ではまた、圧電発振素子の基準発振の周波数、又は発 振器の周波数、即ち発振器の動作上の挙動への影響を劣化させることなく第１の 出力双極子の共振周波数に 同調されえ、発振はまたこれらの周波数で第２の出力双極子からタップされうる 。 本発明による発振器の増幅素子によって形成されるプッシュプル式の装置は、 全く同じ分岐が主電流路及び出力双極子を通じて延びる場合に、圧電発振素子の 発振周波数の奇数調波、即ち発振器が作動している時に圧電発振素子が発振する 発振周波数の奇数調波を支配的に発生する。増幅器は非線形に最大能力で駆動さ れているため、偶数調波は構造又は寸法の非対称性によってのみ生ずる。他方、 そのような偶数調波が発生されるとき、本発明の更なる実施例によれば、直流電 流を定義する素子と並列にブリッジ素子が接続される。第２の出力双極子が同調 され、この場合偶数調波を表わす発振では、これは低抵抗性のブリッジ素子であ る。有利には、このブリッジ素子はコンデンサによって形成されるが、オーミッ クの抵抗、又はＲＣ素子として配置されうる。 本発明による発振器の上述の更なる実施例の変形では、ブリッジ素子は、増幅 器素子の第２の出力端子と、増幅器素子とは反対側にある出力双極子の極との間 に挿入されている。直流電流を定義する素子との直接の並列結合に対して、ブリ ッジ素子の中を流れる偶数調波の高周波電流も又電源電圧源から遠ざけられてい るという利点があり、高周波電流用の回路は、電源電圧源を挿入することなく、 ブリッジ素子を通じて増幅器素子及び出力双極子によって閉じられている。ブリ ッジ素子は電源電圧源の中の高周波電流の追加的なクロストークを生じさせるこ となく、より制限的でなく大きさが決められ、特により低い抵抗性の設計を有し うる。 本発明による発振器の中で第１の増幅器素子に対する帰還が実現される回路網 は２つの容量性の双極子からなり、第１の容量性の双極子は一方側で第１の増幅 器素子の制御端子に、第２の容量性の双極子は一方側で第１の増幅器素子の第１ の出力端子に接続され、第１及び第２の容量性の双極子は他方側で第１の増幅器 素子とは反対 側にある直流電流定義素子の極に接続されることが望ましい。本質的には既に「 ピアス発振器」の中に存在するこれらの容量性の双極子のうちの第２の容量性の 双極子は、同調可能に配置されていることが望ましい。第１の出力双極子は、同 調可能に配置された容量性の素子からなるものであっても良い。 出力双極子の共振周波数、従って発振器の発振周波数は、回路網の第２の容量 性の双極子、又は第１の出力双極子の中の容量性の素子を同調させることによっ て調節されうる。この調節又は発振器の周波数の「引込み（ｐｕｌｌｉｎｇ）」 は、回路網の第２の容量性の双極子又は第１の出力双極子の中の容量性の素子を 適当に形成することによって、設定信号を通じて電子的に影響を受けうる。 従来の技術による「ピアス発振器」と本発明による発振器との比較により、「 ピアス発振器」は圧電発振素子のインピーダンスが最小化されたときに最大の帰 還を与え、従って最大の発振振幅を与えることが分かる。逆に、圧電発振器素子 のインピーダンスがその最高値である場合、本発明による発振器の中の増幅器素 子の制御端子の間の最大の発振振幅が生じ、一方最小化されたときこのインピー ダンスは増幅器素子の制御端子を短絡させる。これは、圧電発振素子として水晶 が使用されるとき、「ピアス発振器」は発振回路の直列共振で発振し、一方本発 明による発振器は水晶の並列共振で発振することを意味する。１９８６年のSpin ger Verlag第８巻のセクション１５．２．１中のU.Tietze及びCh.Schenk による 「Halbleiter-Schaltungstechnik」より、水晶の発振周波数は、単純に直接共振 と並列共振との間にコンデンサを挿入することによって引込まれうることが知ら れている。並列共振は、特に強く水晶のハウジングコンデンサに依存し、従って 製造上の公差を受ける。 或いは、単純な高周波等価回路の中の本発明による発振器は、出力上に負の内 部抵抗と、負荷抵抗としてのリアクタンスとを有する増幅器の組合せとして考え られ、このリアクタンスは一般的には容 量性の負荷として配置される。等価回路の中のこの容量性の負荷の値は、発振器 ループの伝達関数の極の数及び位置によって定義される。容量性の負荷はこの等 価回路の遮断周波数が低下すると共に大きくなる。逆に、この等価回路の中の容 量性の負荷が増加されるとき、回路装置の発振周波数は減少される。 水晶の中の並列共振周波数は直列共振周波数よりも高い。従って、水晶からな る発振器が異なる容量性の負荷の結果として異なる周波数を仮定しうるならば、 これらの周波数は、一方では並列共振周波数及び直列共振周波数の間でのみ変化 し、他方では小さな容量性の負荷では、発振器は並列共振周波数、即ちより高い 周波数の近隣で発振する。この場合、即ち小さな容量性の負荷の場合、発振器の 周波数は水晶のハウジングコンデンサの公差に強く依存する。 そのような発振周波数の公差は、本発明による発振器のほとんどの応用におい て許容されない。例えば、無線ページャー、移動電話機などでの使用では、設定 されるべき周波数は正確に堅持されねばならない。このことは、非常に正確に作 られ、従って非常に高価な水晶が使用されること、又は製造の公差を補償するよ うある周波数の範囲において本発明による発振器を適合（基準化された発振器の 引込み）する可能性がなくてはならないことのいずれかを意味する。本発明によ る発振器では、この調整は回路網の第２の容量性の双極子及び／又は第１の出力 双極子の中の容量性の素子の同調によって影響を受けうることが望ましい。第２ の容量性の双極子又は容量性の素子は夫々、微調整用可変コンデンサとして使用 されうる。 しかしながら、水晶のハウジングコンデンサの上記の公差からより独立するよ う、本発明による発振器では、発振周波数を水晶の直列共振に可能な限り近く、 従って本発明による発振器が水晶の直列共振周波数に可能な限り近く調節される べき周波数の範囲（引込み範囲）選択することが望ましい。これは回路網の第１ の容量性の双極子の容量が増加されたときにのみ可能であるように見える。この 容量を増加させることにより、第１の増幅器素子の制御端子は、直流電流定義素 子の第１の増幅器素子とは反対側にある極に対してより強く短絡され、それによ り、増幅器素子のプッシュプル制御は増加され、従って発振器の発振の振幅もま た増加される。或いは、圧電発振素子と、第１の増幅器素子の制御端子及び第１ の出力端子の間のリンクとによって形成される帰還ループの内側の利得は従って 減少する。回路網の第１の容量性の双極子の容量が増加されるとき、第１の増幅 器素子の第１の出力端子から第２の増幅器素子の制御端子までの帰還によって定 義される発振が、圧電発振素子によって定義される発振よりも大きくなる点を超 過する。回路網の第１の容量性の双極子の容量は従って、随意には増加され得な い。 本発明による発振器において回路網の第１の容量性の双極子の容量を増加させ ずに水晶の直列共振の方向の引込み範囲を移動させるため、更に特定的には第１ の増幅器素子の第１の出力端子と第２の増幅器素子の制御端子との間の回路内の 上述の寄生発振を確実に除去するために、本発明による更なる実施例では、第１ の増幅器素子の第１の出力端子から第１の増幅器素子の制御端子までの帰還路の 中に、第１の出力双極子が同調される周波数よりも高い遮断周波数を有する低域 通過素子が挿入される。これによりこの低域通過素子の遮断周波数を選択するこ とにより、上記の寄生発振は確実に減衰されうる。 低域通過素子の挿入は、その高周波等価回路の中の本発明による発振器の負の 帰還ループの伝達関数が、追加的な極を有し、従って追加的な位相の転換を有す ることを提供する。結果として、高周波等価回路の中の容量性の負荷は、回路網 の第１の容量性の双極子の容量を増加させることなく増加されうる。本発明によ る発振器では、低域通過素子は、圧電発振素子を通って延びるループを、第１の 増幅器素子の第１の出力端子及び第２の増幅器素子の制御端子を通って延びるル ープから切り離す。 有利には、低域通過素子は、第１の増幅器素子の第１の出力端子と回路網との 間に挿入され、また第１の出力双極子と容量性の素子との間に挿入される抵抗性 の素子からなり、容量性の素子は第１の増幅器素子の第１の出力端子と、第１の 増幅器素子とは反対側にある直流電流定義素子との間に接続される。 図面は、本発明による発振器の典型的な実施例を示す。発振器は、第１の出力 端子２（コレクタ）と、第２の出力端子３（エミッタ）とにおいて主電流路とし て終端するコレクタエミッタ路と、制御端子４を形成するベースとを有する、第 １の増幅器素子１としてのｎｐｎトランジスタからなる。第１の増幅器素子１の 第１の出力端子２は、望ましくは水晶である直列配置された圧電発振素子５を含 む回路網を通じて制御端子４へ帰還する。図中の回路網は更に、圧電発振素子５ と直列結合された直列誘電子６と、本発明による例では半導体本体に別個の素子 又は一体化された形のいずれかとしての単純なコンデンサによって形成される２ つの容量性双極子７及び８とを含む。第１の容量性の双極子７は一方側で制御端 子４に接続され、第２の容量性の双極子８は一方側で第１の出力端子２に接続さ れる。他方側では、容量性の双極子７及び８は図面において電源電圧端子を形成 するアース９に接続される。 発振器に対してアース９と比べて正である電源電圧を供給する（第２の）電源 電圧端子１０は、第１の誘電子１１と容量性の素子１２とからなり、これらの素 子によりブロッキング回路として配置される第１の出力双極子の極に接続される 。このブロッキング回路は発振器、即ちそのために容量性の素子１２が任意に微 調整用可変コンデンサとして配置されうる圧電発振素子の周波数に同調される。 第１の出力双極子１１，１２の（第２の）電源電圧端子１０とは反対側にある極 は、第１の出力端子２に結合される。 本例では定電流源として配置される直流電流定義素子１３は、第１の増幅器素 子１の第２の出力端子３に接続される。直流電流定義 素子１３は第２の極でアース９に接続され、理想的には高周波電流に対する無負 荷インピーダンスである高いインピーダンスを表わす。 ｎｐｎトランジスタによって形成される第２の増幅器素子１４は、第２の増幅 器素子１４の第２の出力端子１５（エミッタ）によって第１の増幅器素子１の第 ２の出力端子３に接続される。第２の増幅器素子１４の制御端子１７（ベース） は、第１の増幅器素子１の第１の出力端子２に接続される。更に、第２の増幅器 素子１４の第１の出力端子１６と、第２の出力双極子との間にリンクが形成され 、この双極子は第２の誘電子１８と第２の容量性の素子１９とからなる。他の側 では、第２の出力双極子１８，１９は（第２の）電源電圧端子１０に接続される 。第２の出力双極子は、圧電発振素子５の発振周波数の調波でありうる発振器に よって発生される発振の周波数に同調されうるブロッキング回路を形成する。よ って、第２の増幅器素子１４の第１の出力端子１６と、第２の出力双極子１８， １９との間のノードは、発振器の出力２０として配置される。第１の出力双極子 の容量性の素子１２と同様に、第２の容量性の素子１９もまた、発振器の調節の ための微調整用可変コンデンサとして配置されうるが、図面においては、独立に は示されていない。 第２の増幅器素子１４、即ち図に示される典型的な実施例のｎｐｎトランジス タではまた、コレクタエミッタ路は第２の増幅器素子１４の主電流路を形成する 。 直流電流定義素子１３と並列に、第２の出力双極子１８，１９が同調される発 振に対して低い抵抗性の値を有するブリッジ素子２１が配置される。図示される 典型的な実施例では、ブリッジ素子２１はコンデンサによって形成される。直流 電流定義素子１３と、増幅器素子１，１４の第２の出力端子３，１５との間の接 続であるブリッジ素子２１は、アース９の代わりに（第２の）電源電圧端子１０ に接続されてもよい。これは図中、破線によって示される。両方の場合に、ブリ ッジ素子２１は、増幅器素子１及び１４と夫々出力 双極子１１，１２及び１８，１９とを通る高周波の電流の電流回路を閉じる。理 想的な対称性を有する増幅器素子１，１４の配置は、圧電発振素子の発振周波数 の偶数調波を発生しない。増幅器素子１，１４の２つの出力端子３，１５の間の ノードでは、動作の間に発振周波数の直流電圧が発生する。ブリッジ素子２１に よって形成される低抵抗性路は、増幅器素子１，１４が対称に配置されていても 偶数調波を加えることが可能であることを提供する。 圧電発振素子５と直列に接続された直列誘電子６は、圧電発振素子の発振周波 数が、発振素子が作動していない場合に比べて減少されるように、回路網５の中 の圧電発振素子５のインピーダンスを変化させる。図に示される発振器の変形で は、直列誘電子６は省かれうる。更に、発振周波数は、圧電発振素子のジオメト リを変化させることによっても減少されうる。 図示される典型的な実施例では、第１の出力双極子１１，１２に並列減衰抵抗 器２２が加えられ、この抵抗器は第１の出力双極子１１，１２によって形成され る共振回路を減衰させ、それにより回路の共振周波数は圧電発振素子の発振を超 えない。 第１の増幅器素子１の制御端子４に直流電流電力を供給するために ベース抵 抗器２３が使用される。 図示される発振器は更に、第１の増幅器素子１の第１の出力端子２と、第１の 増幅器素子１の制御端子４との間に挿入され、その遮断周波数が第１の出力双極 子が同調される周波数よりも高い低域通過素子からなる。図中、抵抗性の素子２ ４及び容量性の素子２５からなるこの低域通過素子は、このように上述の帰還路 に対する制限を形成するが、第１の増幅器素子１の第１の出力端子２から第２の 増幅器１４の制御端子１７間で延びる帰還路を有する増幅器素子１，１４と、圧 電発振素子５のハウジングコンデンサと、回路網の第１の容量性の双極子７と、 ブリッジ素子２１とを含むループの寄生発振を減衰する。更に、抵抗性の素子２ ４は、一方では第１の増幅器 素子１の第１の出力端子２と、他方では回路網５乃至８及び第１の出力双極子１ １，１２との間の接続の中に挿入される。容量性の素子２５は、第１の増幅器素 子１の第１の出力端子２と、直流電流定義素子１３の第１の増幅器素子１とは反 対側にある極、即ちアース９とに接続される。 本発明による発振器は簡単な構造を有し、殆んどの範囲で簡単に半導体本体に 一体化されえ、それによりこの半導体本体に加え、わずかな外部構成部品及び従 って集積回路のわずかなピンが必要とされるに過ぎない。本発明による発振器は 非常に低い電力消費レベルを有し、非常に低い電源電圧で作動されうる。電源電 圧が供給されると、非常に短い過渡期間の後に出力（図中、発振器出力２０）に 安定した発振が発生される。発振器とは同調されていない周波数でも、本質的に はこの非常に短い過渡期間は変化しない。開始モード、即ち電源電圧が供給され た後に発振器が作動されたとき、発振器はまず、第１の増幅器素子の第１の出力 端子から第２の増幅器素子の制御端子までのクロスカップルド増幅器素子（負の 抵抗を形成する）と、第１の出力双極子のＬＣ回路とを通じて発振を開始する。 この発振はクロスカップリングによって加速され、これにより第１の出力端子の インピーダンスが増加し、従って「ピアス発振器」と比較して発振器のループ利 得を増加させる。第１の出力端子の値（適切であれば並列減衰抵抗を含む）は非 常に低く、圧電発振素子のない発振器は弱く発振する。第１の出力双極子は、圧 電発振素子の発振周波数に少なくとも大きく対応する周波数に同調され、第１の 出力双極子の低い値によって、出力双極子の発振周波数は圧電発振素子によって 簡単に決定されうることになる。開始の位相では、第１の出力双極子の発振は圧 電発振素子を励起し、それにより発振器ループは閉じられ、その後圧電発振素子 は周波数の定義を行い、即ち支配的に発振を開始する。 増幅器素子の主電流路の中の高周波の電流は、圧電発振素子の発 振周波数及びその調波を有する。これらの周波数から、第２の出力双極子を通じ て任意の周波数がフィルタリングされえ、また第２の出力双極子は発振器ループ に結合されていないため、圧電発振素子自体の基準発振又は発振周波数は夫々フ ィルタリングされうる。その発振の挙動はそれによっては影響を受けない。更に 、高周波の電流は増幅器素子及び出力双極子又は随意にブリッジ素子の中のみを 流れる。一方、回路網を通じてわずかな高周波の電流のみが電源電圧端子に伝え られる。

Claims (1)

1. 【特許請求の範囲】 １． 制御端子と、第１及び第２の出力端子で終端する主電流路とを有する（第 １の）増幅器素子と、 直列配置された圧電発振素子により該（第１の）増幅器素子の第１の出力端子 が該（第１の）増幅器素子の制御端子へ帰還される回路網と、該（第１の）増幅 器素子の第１の出力端子に結合された（第１の）出力双極子と、 該（第１の）増幅器素子の第２の出力端子に結合された直流電流定義素子とか らなる発振器であって、 該第１の増幅器素子の第２の出力端子と接続されている（第２の）出力端子で 終端する主電流路を有する第２の増幅器素子を含むことを特徴とする発振器。 ２． 該第２の増幅器素子の制御端子は該第１の増幅器素子の第１の出力端子に 接続されていることを特徴とする請求項１記載の発振器。 ３． 該第２の増幅器素子の主電流路の他の側が終端する該第２の増幅器素子の 第１の出力端子は、第２の出力双極子に接続されていることを特徴とする請求項 １又は２記載の発振器。 ４． 出力双極子のインピーダンスは共振特性を有することを特徴とする請求項 ３記載の発振器。 ５． 出力双極子はブロッキング回路として配置されることを特徴とする請求項 ４記載の発振器。 ６． 第１の出力双極子は圧電発振素子の基本発振又は調波発振の 周波数に同調され、第２の出力双極子は第１の出力双極子の共振周波数の調波発 振に同調されることを特徴とする請求項５記載の発振器。 ７． 該直流電流定義素子と並列に配置された高周波ブリッジ素子を有し、該ブ リッジ素子は第２の出力双極子が同調される発振のための低抵抗性の素子である ことを特徴とする請求項６記載の発振器。 ８． ブリッジ素子は、増幅器素子の第２の出力端子と、該増幅器素子とは反対 側にある出力双極子の極との間に挿入されていることを特徴とする請求項７記載 の発振器。 ９． 回路網は２つの容量性の双極子からなり、第１の容量性の双極子は一方側 で該第１の増幅器素子の制御端子に、第２の容量性の双極子は一方側で該第１の 増幅器素子の第１の出力端子に接続され、該第１及び第２の容量性の双極子は他 方側で該第１の増幅器素子とは反対側にある直流電流定義素子の極に接続されて いることを特徴とする請求項１乃至８のうちいずれか１項記載の発振器。 １０． 回路網の該第２の容量性の双極子は同調可能に配置され、該第１の出力 双極子は同調可能に配置された容量性の素子からなることを特徴とする請求項４ ，５，６，９のうちいずれか１項記載の発振器。 １１． 該第１の出力双極子が同調される周波数よりも高い遮断周波数を有する 低域通過素子が、該第１の増幅器素子の第１の出力端子から該第１の増幅器素子 の制御端子までの帰還路の中に挿入されていることを特徴とする請求項６記載の 発振器。 １２． 該低域通過素子は、該第１の増幅器素子の第１の出力端子と回路網との 間、及び該第１の出力双極子と容量性の素子との間のリンクの中に挿入される抵 抗性の素子からなり、 該容量性の素子は、該第１の増幅器素子の第１の出力端子と、該第１の増幅器 素子とは反対側にある直流電流定義素子の極との間に接続されることを特徴とす る請求項１１記載の発振器。