KR100462086B1 - 발진기 - Google Patents
발진기 Download PDFInfo
- Publication number
- KR100462086B1 KR100462086B1 KR1019970708376A KR19970708376A KR100462086B1 KR 100462086 B1 KR100462086 B1 KR 100462086B1 KR 1019970708376 A KR1019970708376 A KR 1019970708376A KR 19970708376 A KR19970708376 A KR 19970708376A KR 100462086 B1 KR100462086 B1 KR 100462086B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- dipole
- oscillator
- amplifying
- output terminal
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 107
- 230000003321 amplification Effects 0.000 claims abstract description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 18
- 230000000903 blocking effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims 10
- 239000003990 capacitor Substances 0.000 abstract description 20
- 230000001052 transient effect Effects 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 21
- 239000010453 quartz Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000007704 transition Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
제어 단자 및 제1 및 제2출력 단자에서 끝나는 주 전류 경로를 갖는 (제1) 증폭 소자를 포함하는 발진기로서, 상기 발진기는 상기 (제1) 증폭 소자의 상기 제1 출력 단자가 직렬 배열된 압전 발진 소자에 의해 상기 (제1) 증폭 소자의 상기 제어 단자로 피드백되는 네트워크와, 상기 (제1) 증폭 소자의 상기 제1 출력 단자에 결합된 (제1) 출력 다이폴, 및 상기 (제1) 증폭 소자의 상기 제2 출력 단자에 결합된 DC 전류 제한 소자를 포함하는 발진기가 기재되어 있다. 이 발명으로 이 "피어스 발진기(Pierce oscillator)"에 필요한 매우 큰 커패시터는 한 쪽의 (제2) 출력 단자에서 끝나는 주 전류 경로를 갖는 제2 증폭소자로 대체되며, 이러한 제2 증폭 소자의 (제2) 출력 단자는 제1 증폭 소자의제2 출력 단자에 결합된다. 다른 실시예에서, 본 발명에 따른 이 "피어스 발진기"는 작은 전력 소모, 고주파수 안정성, 매우 짧은 과도 주기 및 매우 간단한 구조를 갖는다.
Description
본 발명은 제어 단자 및 제1 및 제2 출력 단자에서 끝나는 주 전류 경로를 갖는 (제1) 증폭 소자를 포함하는 발진기에 관한 것으로서, 상기 발진기는 상기 (제1) 증폭 소자의 상기 제1 출력 단자가 직렬 배열된 압전 발진 소자에 의해 상기 (제1) 증폭 소자의 상기 제어 단자로 피드백(feedback)되는 네트워크(network)와, 상기 (제1) 증폭 소자의 상기 제1 출력 단자에 결합된 (제1) 출력 다이폴(dipole), 및 상기 (제1) 증폭 소자의 상기 제2 출력 단자에 결합된 DC전류 제한 소자를 포함한다.
카디프 출판사(Cardiff Publishing Company)에서 1990년 발행된 Gary A. Breed의 "발진기 설계 핸드북" 전공 논문의 특히 55 내지 60 페이지에, 다양한 형태의 크리스탈 발진기(crystal oscilator)가 기술되어 있다. 소위 "피어스 발진기(Pierce oscillator)"는 그의 가장 단순한 실시예에서 증폭 소자로서 npn 트랜지스터를 가지며, 그의 콜렉터와 베이스는 크리스탈(석영 크리스탈)을 통해 서로 결합되어 있다. 콜렉터는 또한 인덕터를 통해 포지티브 전원 전압 단자에 접속되고 "피어스 발진기"의 출력을 나타낸다. 그에 더하여, 트랜지스터의 콜렉터는 동조할 수 있는 제1 커패시터를 통하여 접지에, 베이스는 제2 커패시터를 통하여 접지에, 그리고 트랜지스터의 에미터는 매우 큰 커패시턴스(capacitance)를 갖는 에미터 저항기의 병렬 회로를 통하여 접지에 접속된다. 베이스는 강하 저항기(dropping resistor)를 통해 포지티브 전원 전압 단자에 더 접속된다. 변형예로서, 인덕터 및 동조 가능하게 배치된 커패시터를 갖는 병렬 공진회로는 콜렉터에서 인덕터를 대신할 수 있다. 이러한 반공진 회로(antiresonant circuit)는 크리스탈의 발진 주파수에 동조될 수 있다.
이러한 "피어스 발진기"는 "발진기 설계 핸드북"에서 다루고 있는 모든 크리스탈 발진기들 중에서 최고의 주파수 안정성을 갖는 것으로 표명되어 있는 것이 사실이지만, 이것은 반도체 동체 상에서 균형 맞지 않게 큰 공간을 차지하기 때문에, 반도체 동체 상에 소형화하여 집적시킬 경우, 에미터 회로, 즉, 에미터와 접지 사이에 매우 큰 커패시터가 생겨 골치 아픈 문제가 되고 있다. 이 때문에 특히, 예컨대, 무선 페이저들(radio phaser)(페이저들)과 같은 소형, 경량의 전자 장치들의 구성에 큰 장애를 나타내고 있다.
도 1은 본 발명에 따른 발진기의 실시예를 도시한 도면.
본 발명의 목적은 앞에서 설명한 바와 같이 매우 큰 커패시터가 제거될 수 있는 방식으로 발진기, 특히, 앞서 기재한 소위, "피어스 발진기"를 제공하기 위한 것이다.
이러한 목적은 본 발명에 따른 발진기에서 (제2) 출력 단자에서 끝나는 주전류 경로를 갖는 제2 증폭 소자에 의해 달성되며, 이러한 제2 증폭 소자의 (제2)출력 단자는 제1 증폭 소자의 제2출력 단자에 결합된다.
현재의 "피어스 발진기"의 기술 상태와 비교하여, 본 발명에 따른 발진기에서의 매우 큰 커패시터는 그 발진기의 주파수를 접지시키도록 단락 회로를 형성하기 위한 것으로, 제2 증폭 소자의 (제2) 출력 단자의 임피던스로 대체된다. 이러한 임피던스는 발진기 주파수에 대한 간단한 기술적 조치로 낮은 저항 값으로 설정될 수 있으므로, 본 발명에 따른 발진기 장치에 의하면, 제1 증폭 소자의 제2 출력 단자 상에서 적어도 실질적으로 고주파수 단락 회로가 달성된다. 이러한 고 주파수 단락 회로는 DC 전류를 제한하는 소자를 바이패스시키고, 그 소자는 제2 출력 단자에 접속되고, 발진기의 주파수에 대해 높은 저항을 갖는다. 현재의 기술 상태에서는, 에미터 저항기가 DC 전류를 제한하는 소자로서 삽입되지만 또한 전류원 회로도 사용될 수 있다. 본 발명에 따른 발진기에서는, 제1출력 다이폴, 제1 증폭 소자 및 DC 전류 제한 소자에 의해 형성된 직렬 조합이 그 DC 전류 제한 소자를 통해 전압 공급원으로부터 가능하게 된다.
바람직하게는, 증폭 소자들을 동일하게 배치하여, 증폭 소자들의 평형 배치(평형 증폭기(balanced amplifier)를 달성할 수 있다. 그러한 구성으로, 현재의 "피어스 발진기"의 기술적 수준의 경우 전원 전압 공급원을 통해 흐르는, 발진기의 발진 결과로서 흐르는 고주파수 전류들은, 이러한 전원 전압 공급원에 의해 크게 지연될 수 있다. 본 발명에 따른 발진기의 증폭 소자들의 이러한 푸쉬-풀 배치에서, 고주파수 전류들이 전원 전압 공급원을 통해서 더 이상 흐르지 않기 때문에, 발진기와 함께 공통의 전원 전압 공급원을 가질 수 있는 다른 회로 부분들에서 발진의 누화(crosstalk)를 피할 수 있다. 그에 의해 그러한 배치들의 저항 대 잡음이 결정적으로 개선된다.
통상의 크기로, 매우 큰 커패시터로 가능한 것보다 고주파수 전류들에 대해 약간 더 높은 임피던스가 제2 증폭 소자의 (제2) 출력 단자 상에서 얻어진다. 이 증가된 임피던스는 현재의 기술적 수준에 따른 "피어스 발진기"에 비해 발진기의 루프 이득을 감소시키므로, 매우 큰 커패시터가 제2 증폭 소자로 대치될 때, 지연된 발진비가 발생할 수 있으며, 즉, 전원 전압 공급원으로부터 발진기로 에너지를 인가하는 시간과 발진기가 천이 상태에 도달하는 시간 사이의 주기가 연장될 수도 있다. 발진기의 루프 이득은 또한 품질, 즉, (제1) 출력 다이폴의 리액턴스 부분과 저항 부분간의 비에 의해 영향을 받으며, 사실상, 예컨대, 트랜지스터의 콜렉터에 접속된 현재의 기술적 수준의 인덕터의 품질에 의해 영향을 받는다. 그러나 감소된 루프 이득을 보상하기 위해 이러한 품질을 항상 임의로 선택할 수 있는 것이 아니다. 이와 대조적으로, 루프 이득의 감소를 보상하기 위해 DC 전류제한 소자를 통해 흐르는 DC 전류를 증가시키는 옵션(option)이 있다. 그러나 이러한 조치는 전원 전압 공급원 및 발진기의 상당 부분에 보다 과중하게 부하를 거는 원인이 된다.
그러나, 앞서 기재된 전자 장치들, 특히 무선 페이저들(페이저들), 이동전화들 등의 경우, 발진기들은 고주파수 안정성뿐만 아니라 매우 짧은 천이 기간(전원 전압 공급원으로부터의 에너지의 인가시간과 발진기의 정상 상태 조건의 도달시간간의 시간기간) 및 작은 전력 소모도 가져야할 필요가 있다. 예를 들어, 무선 페이저는 전원 전압 공급원, 특히 배터리로부터 전류를 절약하기 위해, 임의의 주기로 스위칭 온(on) 및 스위칭 오프(off)된다. 스위칭 온 후, 무선 페이저는 수 밀리 초 내에 수신할 준비가 되어야 한다. 이 시간기간은 본질적으로 발진기의 천이 동작에 의해 결정된다. 한편, 전력 소모는 스위칭 온 시간의 감소에 의해 감소되고, 다른 한편, 페이저의 수신 능력이 향상된다. 그 외에도, 발진기는 최소 가능 범위로 전원 전압 공급원을 로딩하기 위해, 천이 기간 동안뿐만 아니라 그 다음 동작 동안에도 전력 소모가 작아야한다. 그 다음, 이러한 전원 전압 공급원, 예를 들어 배터리는 소형 경량으로 설계할 수도 있으므로, 그러한 무선 페이저(또는 다른 배터리 동작형 전자 장치들)의 크기와 중량을 상당히 감소시키는 것이 가능하다.
이들 전자 장치들에 대해 사용되는 발진기의 경우, 매우 짧은 천이 기간과 매우 작은 전력 소모를 실현시키기 위해 노력 중에 있다. 본 발명에 따른 발진기의 다른 실시예에 의하면, 이것은 제2 증폭 소자의 제어 단자가 제1 증폭 소자의 제1 출력 단자에 결합되는 것에 의해 달성된다.
본 발명의 또 다른 실시예에서, 제2 증폭 소자의 제어 단자는 발진기의 피드백(제1 증폭 소자의 제1출력 단자에서 제1 증폭 소자의 제어 단자로)에 포함된다. 이 피드백은 포지티브 피드백으로서 작동하여, 발진기의 루프 이득이 증가하게 되고, DC 전류 제한 소자의 DC 전류가 변하지 않게 되므로, 발진의 진폭이 증가하게 된다. 결과적으로, 전원 전압 공급원과 발진기에 보다 과중한 부하를 야기하지 않으면서 제2 증폭 소자의 (제2) 출력 단자의 임피던스 효과를 보상한다.
이 점에 있어서, 1986년, Vol. Spinger Verlag 제 8권에 U. Tietze 및 Ch. Schenk에 의한 "HalbleiterSchaltungstechnik"로부터 두 개의 npn 트랜지스터들을 갖는 에미터 결합 발진기들이 공지되어 있음을 알 수 있다. 그 트랜지스터들 중 하나의 콜렉터는 다른 트랜지스터의 베이스에 직접적으로 결합되고, LC 블록킹 회로를 통해 기준 전위에 이른다. 이 회로는 석영 크리스탈을 포함하지 않는다. 크리스탈 안정화를 갖는 에미터 결합 발진기는 부가적인 증폭기 단 및 석영 크리스탈을 통해 하나의 트랜지스터의 콜렉터를 LC 블록킹 회로도 접속되어 있는 다른 트랜지스터의 베이스에 결합시키는 것을 포함한다. 이러한 배치들의 어떤 것도 본 발명의 발진기와 대응하지 않으며, 그러므로, 그 이점들을 가지고 있지 않다.
본 발명에 따른 발진기의 또 다른 실시예에서, 제2 증폭 소자의 주 전류 경로의 다른 측이 끝나는 제2 증폭 소자의 제1 출력 단자는 제2출력 다이폴에 결합된다. 이러한 방식으로, 이 제2 증폭 소자의 주 전류 경로와 제2 출력 다이폴에 의해 형성된 직렬 조합이 존재한다. 유리하게, 직렬 조합은 제1 증폭 소자의 주 전류 경로 및 전원 전압 공급 단자와 DC 전류 제한 소자간의 제1 출력 다이폴에 의해 형성된 직렬 조합과 병렬로 배치될 수도 있다. "피어스 발진기"와 비교하면, 본 발명에 따른 발진기에 의해 생성되는 발진은 이어서 제2 출력 다이폴로부터 또한 탭핑될(tapped) 수도 있다.
본 발명에 따른 발진기의 유리한 또 다른 실시예가 출력 다이폴들의 임피던스들이 공진 특성을 갖는 점에서 달성될 수도 있다. 특히, 출력 다이폴들은 블록킹 회로로서 배치될 수도 있다. 그 다음, 출력 다이폴들이 동조되는 주파수들을 갖는 발진들은 이어서 출력 다이폴들로부터 탭핑될 수도 있다.
현재의 기술적 수준에 따른 "피어스 발진기"에 의하면, 출력 다이폴로서 사용될 블록킹 회로가 압전 발진 소자의 발진 주파수에 동조되야 함을 고려해야 한다. 이 때문에 압전 발진 소자의 발진 주파수의 배수들(multiples)로부터 얻어질 수 있는, 고주파수 발진들을 단지 부가적인 회로로서만 생성될 수 있는 한, 고 주파수 사용을 위한 "피어스 발진기"의 응용 가능성이 감소된다. 압전 발진 소자의 발진 주파수의 배수를 갖는 발진을 얻기 위해서, 현재의 기술적 수준의 "피어스 발진기"는 주파수 체배기(frequency multiplier)가 부가되어야 한다. 그 결과로 되는 회로와 전력 소모는 상기 경량의 전자 장치들에 대해 바람직하지 못하다.
그러나, 출력 다이폴들이 블록킹 회로들로서 배치된 본 발명에 따른 이전의 다른 실시예는 극히 적은 회로로 고주파수 발진들을 발생시킬 가능성이 있다. 이 목적을 위해서, 제1 출력 다이폴은 압전 발진의 고조파 발진 또는 제1 고조파 발진의 주파수에 동조되며, 제2 출력 다이폴은 제1 출력 다이폴의 공진 주파수의 고조파에 동조된다. 이어서, 압전 발진 회로의 제1 고조파 발진은 비접속된 압전 발진 소자의 발진이다.
이 실시예에 의하면, 비례적으로 낮은 주파수의 제1 고조파 발진을 갖는 압전 발진 소자로부터 아주 높은 고주파수를 갖는 발진을 간단한 방식으로 유도하는 것이 가능하다. 이 목적을 위해서, 발진기 루프, 즉, 제1 증폭 소자의 제1 출력 단자에서 그의 제어 단자로의 피드백 경로 내에 포함된 발진기의 구성 요소들은 압전 발진 소자의 소망하는 발진 주파수에 동조된다. 압전 발진 소자 자체 이외에도, 제1 출력 다이폴 및 압전 발진 소자를 포함하는 네크워크가 그에 속한다. 특히, 그의 기능에 있어서 블록킹 회로로서 이미 알게 된 바와 같은, 제1 출력 다이폴은 압전 발진 소자의 발진 주파수에 동조될 수 있는데, 그 이유는 그렇지 않을 경우, 제1 증폭 소자의 제1 출력 단자의 발진이 전원 전압 공급원을 통해 단락 회로로 되고 그러므로 피드백이 퇴화(degrade)하기 때문이다. 이어서, 제1 증폭소자는 바람직하게도 그의 전달 함수(transmission function), 즉, 제어 단자의 신호와 출력 단자의 신호간의 함수의 비선형 영역까지, 전용량으로 바람직하게 구동될 수도 있다. 이것은 고조파 발진들, 즉, 비접속된 압전 발진 소자의 제1 고조파 발진들의 생성에 양호하게 영향을 미친다.
제2 증폭 소자의 주전류 경로 및 제2 출력 다이폴을 포함하는 회로 브랜치(circuit branch)는 제1 증폭 소자 및 네트워크를 통한 피드백을 갖는 루프로부터 분리된다. 이것은 제2 출력 다이폴이 발진기의 동작 행위에 대한 효과를 저하시키지 않으면서 제1 출력 다이폴과 동일한 주파수 및 그의 고조파 모두에 동조될 수도 있게 한다. 그러므로, 적절한 동조로서, 압전 발진소자의 발진 주파수의 고조파 발진과 그 결과에 의한 제1 출력 다이폴의 고조파 발진이 제2출력 다이폴로부터 탭핑될 수 있다. 제2 출력 다이폴은 또한 발진기의 동작 행위에 대한 효과를 저하시키지 않으면서, 비접속된 상태로 압전 발진 소자의 제1 고조파 발진 주파수 또는 발진기의 주파수, 즉, 제1 출력 다이폴의 공진 주파수에 동조될 수 있기 때문에, 이들 주파수를 갖는 제2출력 다이폴로부터 발진이 탭핑될 수 있다.
본 발명에 따른 발진기의 증폭 소자들로 형성된 푸쉬풀 배치는 주 전류 경로들 및 출력 다이폴들을 통해 이어지는 동일한 브랜치들의 경우에 압전 발진 소자의 발진 주파수의 기수 고조파들(odd harmonics), 즉, 발진기가 동작 중일 때 압전 발진 소자가 발진하는 발진 주파수의 기수 고조파들을 주로 생성한다. 증폭 소자들이 비선형 방식으로 전체 용량으로 구동되기 때문에, 오직 구조 또는 크기면에서 불균형한 결과로서만 우수 고주파(even harmonics)가 발생할 것이다. 다른 한편으로는, 그러한 우수 고조파가 생성될 경우, 본 발명의 다른 실시예에 의하면, 브릿징 소자가 DC 전류를 제한하는 소자에 병렬로 접속된다. 제2 출력 다이폴이 동조되고 이 경우 우수 고조파를 나타내는 발진의 경우, 이것은 낮은 저항성 브릿징 소자이다. 유리하게도, 이러한 브릿징 소자는 커패시터에 의해 형성되나, 또한 저항성 레지스턴스 또는 RC 소자로서 배치될 수도 있다.
본 발명에 따른 발진기의 상기 다른 실시예의 변형에서는 브릿징 소자가 증폭 소자들의 제2 출력 단자들과 증폭 소자들로부터 떨어져 상면하고 있는 (facing away) 출력 다이폴의 극들 사이에 삽입된다. DC 전류를 제한하는 소자와의 직접 병렬 조합과 비교할 때, 브릿징 소자를 통해 흐르는 우수 고조파의 고주파수 전류는 또한 전원 전압 공급원으로부터 멀리 떨어져 있다는 이점이 있으며, 즉, 이들 전류들에 대한 회로는 전원 전압 공급원 개입없이 브릿징 소자를 통해 증폭 소자들 및 출력 다이폴들 의해 닫혀지는 이점이 있다. 그 브릿징 소자들은 크기를 보다 자유롭게 할 수 있으며, 특히 전원 전압 공급원에서 고주파수 전류들의 부가적인 누화를 초래하지 않고, 보다 낮은 저항 설계를 가질 수 있다.
제1 증폭 소자의 피드백이 본 발명에 따른 발진기에서 실현되는 네트워크는 바람직하게도 2개의 용량성 다이폴들을 포함하는데, 그의 제1 다이폴은 제어 단자의 일 측에 접속되고, 제2 다이폴은 제1 증폭 소자의 제1 출력 단자의 일 측에 접속되고, 제1 증폭 소자로부터 떨어져 상면하고 있는 DC 제한 소자 극의 다른측에 접속된다. 바람직하게는 근본적으로 "피어스 발진기"에 이미 존재하는 이들 용량성 다이폴들의 제2 용량성 다이폴은 동조 가능하게 배치된다. 선택적으로, 제1 출력 다이폴이 동조 가능하게 배치되는 용량성 소자를 포함할 수도 있다.
출력 다이폴의 공진 주파수 및 이에 따른 발진기의 발진 주파수는 제1 출력 다이폴 내의 용량성 소자 또는 네트워크의 제2 용량성 다이폴을 동조시킴으로써 조정될 수 있다. 이러한 조정 또는 발진기 주파수의 "풀링(pulling)"은 제1 출력 다이폴 내의 용량성 소자 또는 네트워크의 제2용량성 다이폴을 적절하게 형성함으로써 설정 신호를 통해 전자적으로 달성될 수 있다.
현재의 기술적 수준에 따른 "피어스 발진기"와 본 발명에 따른 발진기를 비교해 보면, "피어스 발진기"는 압전 발진 소자의 임피던스가 최소로 된 때 최대 피드백을 제공하고, 그에 따라 최대 발진 진폭을 제공함을 보여준다. 역으로, 본 발명에 따른 발진기 내의 증폭 소자들의 제어 단자들간에 가장 큰 발진 진폭은 압전 발진 소자의 임피던스가 가장 높은 값을 취할 때 발생하는 반면, 이러한 임피던스가 최소 값이 될 때에는 증폭 소자의 제어 단자들을 단락(short-circuit)시킨다. 이것은 석영 크리스탈이 압전 발진 소자로서 사용될 때, "피어스 발진기"는 발진 회로의 직렬 공진으로 발진하는 반면, 본 발명에 따른 발진기는 석영 크리스탈의 병렬 공진으로 발진함을 의미한다. 1986년, 제 8 Vol., U. Tietze 및 Ch. Schenk의 "Halbleiter- Schaltungstechnik"의 15.2.1절에, 직렬 공진과 병렬 공진 사이에 단순히 커패시터를 삽입함으로써 석영 크리스탈의 발진 주파수가 유도될 수 있음이 공지되어 있다. 이어서 이 병렬 공진은 석영 크리스탈의 하우징 커패시터에 특히 강하게 의존하므로 제조 공차(tolerance)가 따르게 된다.
대안으로, 간단한 고주파수 등가 회로에서 본 발명에 따른 발진기는 출력에 네가티브 내부 저항 및 부하 저항으로서 리액턴스를 갖는 증폭기의 조합으로 간주될 수 있는 반면, 이 리액턴스는 일반적으로 용량성 부하로서 배치된다. 등가 회로에서 이 용량성 부하의 값은 발진기 루프의 전달 함수의 극점들의 개수와 위치에 의해서 결정된다. 이어서 용량성 부하는 이러한 등가 회로가 더 낮아질 경우 차단주파수만큼 더 커질 것이다. 반대로, 회로 배치의 발진 주파수는 이러한 등가 회로에서 용량성 부하가 증가될 경우, 감소된다.
석영 크리스탈의 병렬 공진 주파수는 직렬 공진 주파수보다 높다. 그러므로, 석영 크리스탈을 포함하는 발진기가 다른 용량성 부하들의 결과로서 다른 주파수들을 취할 수 있을 때, 이들 주파수들은 한편으로는 직렬 공진 주파수와 병렬 공진 주파수 사이에서만 변하게 될 것이며, 다른 한편으로는 작은 용량성 부하로서, 발진기는 병렬 공진 주파수, 즉, 보다 고주파수 부근에서 발진하게 될 것이다. 이 경우, 즉, 작은 용량성 부하의 경우, 발진기의 주파수는 석영 크리스탈의 하우징 커패시터의 공차들에 강하게 의존한다.
그러한 발진 주파수의 공차는 본 발명에 따른 발진기의 대부분의 응용에서는 수용될 수 없다. 예를 들면, 무선 페이저, 이동 전화 등에서 사용하는 경우, 설정될 발진 주파수가 정밀하게 고수되어야 한다. 이것은, 매우 정밀하게 제조되어야 하므로 매우 값비싼 석영 크리스탈이 사용되어야 하고, 또는 제조 공차들(기준 발진기 풀링)을 보상하기 위해 임의의 주파수 범위 내에서 본 발명에 따른 발진기를 구성할 가능성이 있어야 한다는 것을 의미한다. 바람직하게도, 본 발명에 따른 발진기에 의하면, 이러한 조정은 네크워크의 제2 용량성 다이폴의 동조 및/또는 제1 출력 다이폴 내의 용량성 소자의 동조에 의해서 달성될 수 있다. 제2 용량성 다이폴 또는 용량성 소자는 각각 트리밍 커패시터(trimming capacitor)로서 사용될 수도 있다.
그러나, 석영 크리스탈의 하우징 커패시터의 상기한 공차와 보다 무관하게 되도록 하기 위해서, 본 발명에 따른 발진기에서는 석영 크리스탈의 직렬 공진에 가능한한 가장 근접한 발진 주파수를 선택하고 또한 그에 따라 석영 크리스탈의 직렬 공진 주파수에 가능한한 가장 근접하게 본 발명에 따른 발진기가 조정(폴링 범위)될 수 있는 주파수 범위를 선택하는 것이 요망된다. 이것은 네트워크의 제1 용량성 다이폴의 커패시턴스가 증가될 때만 가능한 것으로 나타난다. 이 커패시턴스를 증가시킴으로써, 제1 증폭 소자의 제어 단자는 제1 증폭 소자로부터 떨어져 상면하고 있는 DC 제한 소자의 극에 대해 보다 강하게 단락되는 것이 사실이므로, 증폭 소자의 푸쉬풀 제어가 증가하고 이에 따라 발진기의 발진 진폭이 증가된다. 또 다른 대안으로, 압전 발진 소자, 및 제1증폭 소자의 제1출력 단자와 제어 단자간의 링크에 의해서 형성된 피드백 루프 내의 이득이 그에 따라 감소된다. 네트워크의 제1 용량성 다이폴의 커패시턴스가 증가될 경우, 제1 증폭 소자의 제1 출력 단자에서 제2 증폭 소자의 제어 단자로 이어지는 피드백에 의해서 결정된 발진이 압전 발진 소자에 의해서 결정된 발진을 초과하는 지점을 넘어선다. 따라서 네트워크의 제1 용량성 다이폴에서의 커패시턴스는 의도한 대로 증가될 수 없다.
본 발명에 따른 발진기로 네트워크의 제1 용량성 다이폴의 커패시턴스를 증가시키지 않고 석영 크리스탈의 직렬 공진 방향으로 풀링 범위를 시프트시키기 위해서, 특히, 제1 증폭 소자의 제1 출력 단자와 제2 증폭 소자의 제어 단자 사이의 회로에서 앞서 기재된 기생 발진(parasitic oscillation)을 확실하게 배제하기 위해서, 본 발명의 다른 실시예에서는 제1 출력 다이폴이 동조되는 주파수보다 높은 차단 주파수를 갖는 로우패스 소자가 제1 증폭 소자의 제1 출력 단자에서부터 그의 제어 단자로의 피드백 경로에 삽입된다. 따라서, 이러한 로우패스 소자의 차단 주파수를 선택함으로써, 상기 기생 발진이 신뢰성 있게 감쇠될 수 있다.
로우패스 소자를 삽입하면 본 발명에 따른 발진기의 네가티브 피드백 루프의 전달 함수가 그의 고주파수 등가 회로에서 부가적인 극을 갖게 되고, 그에 따른 부가적인 위상 전환(phase turn)을 갖게 된다. 결국, 고주파수 등가 회로에서 용량성 부하는 네트워크의 제1 용량성 다이폴의 커패시턴스를 증가시키지 않고도 증가될 수 있다. 본 발명에 따른 발진기에서, 로우패스 소자는 제1 증폭 소자의 제1 출력 단자 및 제2 증폭 소자 통한 루프로부터 압전 발진 소자를 통해 이어지는 루프를 차단한다.
유리하게도, 로우패스 소자는 제1 증폭 소자의 제1 출력 단자와 네트워크 사이의 링크에, 그리고 또한 제1 출력 다이폴과 용량성 소자 사이의 링크에 삽입되는 저항성 소자를 포함하며, 여기서, 용량성 소자는 제1 증폭 소자의 제1 출력 단자와 제1 증폭 소자에서 떨어져 상면하고 있는 DC 제한 소자의 극 사이에 접속된다.
도면은 본 발명에 따른 발진기의 예시적인 실시예를 도시한다. 이것은 제1 증폭 소자(1)로서 npn 트랜지스터를 포함하며, 그의 콜렉터 에미터 경로는 주 전류 경로로서 제1 출력 단자(2)(콜렉터)와 제2 출력 단자(3)(에미터)에서 끝나고, 베이스는 제어 단자(4)를 형성한다. 제1 증폭 소자(1)의 제1 출력 단자(2)는 바람직하게 석영 크리스탈인 직렬 배치된 압전 발진 소자(5)를 포함하는 네트워크를 통해 제어 단자(4)로 피드백된다. 도면에서 네트워크는 압전 발진 소자(5)와 직렬로 결합된 직렬 인덕터(6), 및 개별 소자로서 또는 반도체 동체 상에 집적된 형태로서 단순한 커패시터들에 의해 형성된 본 발명에 따른 실시예에서 2개의 용량성 다이폴들(7, 8)을 더 포함한다. 제1 용량성 다이폴(7)의 일 측은 제어 단자(4)에 접속되며, 제2 용량성 다이폴(8)의 일 측은 제1 출력 단자(2)에 접속된다. 용량성 다이폴들(7, 8)의 다른 측은 도면에서 전원 전압 공급 단자를 형성하는 접지 (9)에 접속된다.
발진기에 접지(9)에 비해 포지티브인 전원 전압이 공급되는 (제2) 전원 전압 공급 단자(10)는, 제1 인덕터(11) 및 용량성 소자(12)를 포함하는 제1출력 다이폴의 한 극(pole)에 접속되고 , 이들 소자들이 블록킹 회로로서 배치된다. 이 블록킹 회로는 발진기, 즉, 목적상, 용량성 소자(12)를 선택적으로 트리밍(trimming) 커패시터로서 배치할 수도 있는 압전 발진 소자의 주파수에 동조된다. 제1 출력 다이폴(11, 12)의 (제2) 전원 전압 단자(10)로부터 떨어져서 상면하고 있는 극은 제1 출력 단자(2)에 결합된다.
정전류원으로서 배치된 본 실시예의 DC 제한 소자(13)는 제1 증폭 소자(1)의 제2 출력 단자(3)에 접속된다. DC 제한 소자(13)는 제2 극이 접지(9)에 접속되어, 고임피던스를, 이상적으로는 고주파수 전류들에 대해 무부하(no-load) 임피던스를 나타낸다.
npn 트랜지스터에 의해 형성된 제2 증폭 소자(14)는 제1 증폭기 소자(1)의 제2 출력 단자(3)에 제2 출력 단자(15)(에미터)가 접속된다. 제2 증폭 소자(14)의 제어 단자(17)(베이스)는 제1 증폭 소자(1)의 제1 출력 단자(2)에 접속된다. 더욱이, 제2 증폭 소자(14)의 제1 출력 단자(16)와 제2 출력 다이폴 사이에 링크가 만들어지며, 그 다이폴은 제2 인덕터(18)와 제2 용량성 소자(19)를 포함한다. 다른 한편, 제2 출력 다이폴(18, 19)은 (제2) 전원 전압 공급 단자(10)에 접속된다. 제2 출력 다이폴은 발진기에 의해서 생성되는 발진 주파수에 동조되는 블록킹 회로를 형성하며, 이 주파수는 압전 발진 소자(5)의 발진 주파수의 고조파가 될 수 있다. 따라서, 제2 증폭 소자(14)의 제1 출력 단자(16) 및 제2 출력 다이폴(18, 19) 사이의 노드는 발진기 출력(20)으로서 배치된다. 제1 출력 다이폴의 용량성 소자(12)와 같이, 제2용량성 소자(19)도 발진기 조정을 위해 트리밍 커패시터로서 배치될 수도 있는데, 그러나 도면에는 별도로 도시하지 않았다.
또한 제2 증폭 소자(14), 즉, 도면에 도시된 실시예에서 npn 트랜지스터에서, 콜렉터 에미터 경로는 제2 증폭 소자(14)의 주 전류 경로를 형성하고 있다.
제2 출력 다이폴(18, 19)이 동조되는 발진용 저저항값을 갖는 브릿징 소자(21)는 DC 제한 소자(13)와 병렬로 배치된다. 도면에 도시한 실시예에서, 브릿지 소자(21)는 커패시터에 의해 형성된다. 선택적으로, DC 제한 소자(13)와 증폭 소자들(1, 14)의 제2 출력 단자들(3, 15)간의 접속의 브릿징 소자(21)는 접지(9) 대신에 (제2) 전원 전압 단자(10)에 또한 접속될 수 있다. 이것은 도면에서 점선으로 도시된다. 두 가지 경우에서, 브릿징 소자(21)는 증폭 소자(1, 14) 및 출력 다이폴들(11, 12; 18, 19) 각각을 통해 고주파수 전류들에 대하여 전류 회로를 닫는다. 이상적인 대칭을 갖는 증폭 소자(1, 14)의 배치는 압전 발진 소자의 발진 주파수의 우수(even) 고조파들을 생성하지 않는다. 증폭 소자들(1, 14)의 2개의 출력 단자들(3, 15) 사이의 노드에 발진 주파수의 DC 전압이 동작 중에 나타난다. 브릿징 소자(21)에 의해 형성된 저저항 경로는 증폭 소자들(1, 14)이 대칭으로 배치된 때라도 우수 고조파를 부가하는 것이 가능함을 제공한다.
압전 발진 소자(5)에 직렬로 접속된 직렬 인덕터(6)는 발진 소자가 동작하고 있지 않은 경우와 비교하여 압전 발진 소자의 발진 주파수가 감소되는 방식으로 네트워크에서 압전 발진 소자(5)의 임피던스를 변화시킨다. 도면에 도시된 발진기의 변형으로, 직렬 인덕터(6)는 생략될 수도 있다. 더욱이, 발진 주파수는 또한 압전 발진 소자의 기하 구조(geometry)를 변화시킴으로써 감소될 수 있다.
병렬 감쇠 저항기(22)는 도면에 도시된 실시예에서 제1 출력 다이폴(11, 12)에 부가되며, 이 저항기(22)는 제1 출력 다이폴(11, 12)에 의해서 형성된 공진 회로를 감쇠시키므로, 회로 공진 주파수가 압전 발진 소자의 발진을 지배하지 못한다.
베이스 저항기(23)는 제1 증폭 소자(1)의 제어 단자(4)에 DC 파워를 공급하기 위해 사용된다.
도면에 도시된 발진기는 제1 증폭 소자(1)의 제1 출력 단자(2)에서 제어 단자(4)로의 피드백 경로에 삽입되는 로우패스 소자를 더 포함하고, 그의 차단 주파수는 제1 출력 다이폴이 동조되는 주파수보다 높다. 그러므로 도면에서, 저항성 소자(24) 및 용량성 소자(25)에 의해 형성된 로우패스 소자는 언급한 피드백 경로에 대한 제약을 형성하지만, 제1 증폭 소자(1)의 제1 출력 단자(2)에서 제2 증폭기(14)의 제어 단자(17)로의 피드백 경로를 갖는 증폭 소자들(1, 14)과, 압전 발진 소자(5)의 하우징 커패시터와, 네트워크의 제1 용량성 다이폴(7) 및 브릿징 소자(21)를 포함하는 루프의 기생 발진을 감쇠시킨다. 그 외에도, 한편의 제1 증폭 소자(1)의 제1 출력 단자(2)와 다른 한편의 네트워크(표시 번호 5 내지 8의 소자들) 및 제1 출력 다이폴(11, 12) 사이의 접속에는 저항성 소자(24)가 삽입된다. 제1 증폭 소자(1)의 제1 출력 단자(2) 및 DC 제한 소자(13)의 제1 증폭 소자(1)로부터 떨어져 상면하고 있는 극, 즉, 접지(9)에는 용량성 소자(25)가 접속된다.
본 발명에 따른 발진기는 간단한 구조를 갖고 있어 큰 범위까지 반도체 동체에 간단하게 집적될 수 있으므로, 이 반도체 동체에는 단지 몇 개의 외부 소자와 그에 따른 집적회로의 소수 핀만을 부가하면 된다. 본 발명에 따른 발진기는 매우 작은 전력 소모 수준을 가지므로 매우 낮은 전원 전압에서 동작될 수 있다. 전원 전압이 인가되면, 매우 짧은 천이 기간 후에 안정된 발진을 출력하게 될 것이다(도면에서 발진기 출력(20)). 발진기 주파수가 잘못 동조된 경우라 할지라도, 이와 같은 짧은 천이 기간은 근본적으로 변경되지 않는다. 시작 모드에서, 즉, 전원 전압이 인가된 후에 발진기가 동작되었을 경우에, 발진기는 먼저, 제1 증폭 소자의 제1 출력 단자에서 제2 중폭 소자의 제어 단자로 교차 결합된 증폭 소자(네가티브 저항을 형성하는) 및 제1 출력 다이폴의 LC 회로를 통해 발진하기 시작한다. 이 발진은 교차 결합된 것에 의해 가속화되는데, 이것은 제1 증폭 소자의 제1 출력 단자에 임피던스 증가로 이끌어 이에 따라 "피어스 발진기"와 비교해 발진기의 루프 이득이 증가하게 된다. 제1 출력 다이폴 값(적용할 수 있다면, 병렬 감쇠 저항을 포함하는)은 너무 낮아 압전 발진 소자가 없는 발진기는 약하게 발진할 것이다. 제1 출력 다이폴은 압전 발진 소자의 발진 주파수에 적어도 크게 상응하는 주파수에 동조되며; 제1 출력 다이폴의 낮은 값은 출력 다이폴 발진 주파수가 압전 발진 소자에 의해 쉽게 결정될 수 있다는 사실을 유도할 수 있다. 시작 부분에서, 제1 출력 다이폴의 발진은 압전 발진 소자를 여기시켜 이에 따라 발진기 루프가 닫히고, 이후 압전 발진 소자는 주파수의 제한을 완수, 즉, 주된 형태로 발진을 시작한다.
증폭 소자의 주 전류 경로에서 고주파수 전류는 압전 발진 소자의 발진 주파수 및 고조파를 갖는다. 제2 출력 다이폴은 발진기 루프로부터 결합 해제되어 있으므로, 이들 주파수로부터, 임의의 주파수가 또한 압전 발진 소자 자신의 제1 고조파 발진 또는 발진 주파수 각각을 제2 출력 다이폴를 통해 선택적으로 필터링할 수 있다. 이에 의해 그 발진 작용은 영향받지 않는다. 더구나, 고주파수 전류들은 증폭 소자들 및 출력 다이폴들 또는 선택적으로 브릿징 소자에서만 흐른다. 다른 한편, 단지 약간의 고주파수 전류들이 네트워크를 통해 전원 전압 공급 단자들로 전달된다.
Claims (12)
- 제어 단자 및 제1 및 제2 출력 단자에서 끝나는 주 전류 경로를 갖는 (제1) 증폭 소자를 포함하는 발진기로서, 직렬 배열된 압전 발진 소자에 의해 상기 (제1) 증폭 소자의 상기 제1 출력 단자가 상기 (제1) 증폭 소자의 상기 제어 단자로 피드백되는 네트워크와, 상기 (제1) 증폭 소자의 상기 제1 출력 단자에 결합된 (제1) 출력 다이폴, 및 상기 (제1) 증폭 소자의 상기 제2 출력 단자에 결합된 DC 전류 제한 소자를 포함하는, 상기 발진기에 있어서,(제2) 출력 단자에서 끝나는 주 전류 경로를 갖는 제2 증폭 소자로서, 상기 제2 증폭 소자의 (제2) 출력 단자는 상기 제1 증폭 소자의 상기 제2 출력 단자에 결합되는, 발진기.
- 제1 항에 있어서,상기 제2 증폭 소자의 제어 단자가 상기 제1 증폭 소자의 상기 제1 출력 단자에 결합되는, 발진기.
- 제1 항 또는 제2 항에 있어서,상기 제2 증폭 소자의 상기 주 전류 경로의 다른 측이 끝나는 상기 제2 증폭 소자의 제1 출력 단자는 제2 출력 다이폴에 결합되는, 발진기.
- 제 3 항에 있어서,상기 출력 다이폴들의 임피던스들은 공진 특성을 갖는, 발진기.
- 제 4 항에 있어서,상기 출력 다이폴들은 블록킹 회로로서 배치되는, 발진기.
- 제 5 항에 있어서,상기 제1 출력 다이폴은 상기 압전 발진 소자의 고조파 발진 또는 제1 고조파 발진 주파수에 동조되고, 상기 제2 출력 다이폴은 상기 제1 출력 다이폴의 상기 공진 주파수의 고조파 발진에 동조되는, 발진기.
- 제 6 항에 있어서,고주파수 브릿징 소자가 상기 DC 제한 소자와 병렬로 배치되며, 상기 브릿징 소자는 상기 제2 출력 다이폴이 동조되는 발진을 위한 저저항 소자인, 발진기.
- 제 7 항에 있어서,상기 브릿징 소자는 상기 증폭 소자들의 제2출력 단자들과 상기 증폭 소자들로부터 떨어져 상면하고 있는 상기 출력 다이폴 극들 사이에 삽입되는, 발진기.
- 제1 항 또는 제2 항에 있어서,상기 네트워크는 제1 및 제2의 용량성 다이폴들을 포함하며, 상기 제1의 용량성 다이폴의 일 측은 상기 제어 단자에 결합되고, 상기 제2의 용량성 다이폴의 일 측은 상기 제1 증폭 소자의 제1 출력 단자에 결합되고, 이들의 다른 측은 상기 DC 제한 소자의 상기 제1 증폭 소자로부터 떨어져 상면하고 있는 극에 접속되는, 발진기.
- 제 9 항에 있어서,상기 네트워크의 제2 용량성 다이폴은 동조 가능하게 배치되고, 상기 제1 출력 다이폴은 동조 가능하게 배치된 용량성 소자를 포함하는, 발진기.
- 제 6 항에 있어서,상기 제1 출력 다이폴이 동조되는 주파수보다 더 높은 차단 주파수를 갖는 로우패스 소자는 상기 제1 증폭 소자의 상기 제1 출력 단자로부터 그의 제어 단자까지의 상기 피드백 경로에 삽입되는, 발진기.
- 제11 항에 있어서,상기 로우패스 소자는 상기 제1 증폭 소자의 상기 제1 출력 단자와 상기 네트워크 간, 그리고 또한 상기 제1 출력 다이폴과 용량성 소자간의 링크에 삽입되는 저항성 소자를 포함하며, 상기 용량성 소자는 상기 제1 증폭 소자의 상기 제1 출력 단자와 상기 제1 증폭 소자로부터 떨어져 상면하고 있는 상기 DC 제한 소자의 극 사이에 접속되는, 발진기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19611610A DE19611610A1 (de) | 1996-03-23 | 1996-03-23 | Oszillaotr |
| DE19611610.4 | 1996-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990021901A KR19990021901A (ko) | 1999-03-25 |
| KR100462086B1 true KR100462086B1 (ko) | 2005-05-24 |
Family
ID=7789259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970708376A KR100462086B1 (ko) | 1996-03-23 | 1997-03-20 | 발진기 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5912594A (ko) |
| EP (1) | EP0827641B1 (ko) |
| JP (1) | JP4182178B2 (ko) |
| KR (1) | KR100462086B1 (ko) |
| CN (1) | CN1084961C (ko) |
| DE (2) | DE19611610A1 (ko) |
| WO (1) | WO1997036369A2 (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69801307T2 (de) * | 1998-03-31 | 2002-04-25 | Lucent Technologies Inc | Verbesserungen an oder hinsichtlich integrierter Schaltungen für spannungsgesteuerte Oszillatoren |
| GB0030694D0 (en) | 2000-12-15 | 2001-01-31 | Nokia Mobile Phones Ltd | An electronic circuit supplied with power via current generator means |
| US7098753B1 (en) | 2003-06-13 | 2006-08-29 | Silicon Clocks, Inc. | Oscillator with variable reference |
| US7324561B1 (en) | 2003-06-13 | 2008-01-29 | Silicon Clocks Inc. | Systems and methods for generating an output oscillation signal with low jitter |
| JP5015229B2 (ja) * | 2009-12-24 | 2012-08-29 | 日本電波工業株式会社 | 水晶発振器 |
| US8569937B1 (en) | 2010-07-13 | 2013-10-29 | Hrl Laboratories, Llc | Piezoelectric resonator with capacitive sense and/or force rebalance electrodes to control an amplitude of vibration |
| US8305154B1 (en) * | 2010-07-13 | 2012-11-06 | Hrl Laboratories, Llc | Parametrically driven quartz UHF oscillator |
| US8933759B1 (en) | 2012-07-13 | 2015-01-13 | Hrl Laboratories, Llc | Dynamic damping in a quartz oscillator |
| CN104065342A (zh) * | 2013-03-20 | 2014-09-24 | 成都世旗电子科技有限公司 | 一种并联型晶体振荡器 |
| CN104733460A (zh) * | 2013-12-23 | 2015-06-24 | 上海华虹宏力半导体制造有限公司 | 低n型埋源漏电阻的光罩式只读存储器的结构及制造方法 |
| US10536115B2 (en) | 2017-06-30 | 2020-01-14 | Silicon Laboratories Inc. | Crystal driver circuit with external oscillation signal amplitude control |
| US10574185B2 (en) | 2017-06-30 | 2020-02-25 | Silicon Laboratories Inc. | Crystal driver circuit with core amplifier having unbalanced tune capacitors |
| US10454420B2 (en) | 2017-06-30 | 2019-10-22 | Silicon Laboratories Inc. | Crystal driver circuit configurable for daisy chaining |
| US20190007005A1 (en) * | 2017-06-30 | 2019-01-03 | Silicon Laboratories Inc. | Crystal amplifier with resistive degeneration |
| US10367462B2 (en) | 2017-06-30 | 2019-07-30 | Silicon Laboratories Inc. | Crystal amplifier with additional high gain amplifier core to optimize startup operation |
| US10601369B2 (en) | 2018-07-11 | 2020-03-24 | Silicon Laboratories Inc. | Crystal oscillator startup time optimization |
| US10491157B1 (en) | 2018-07-11 | 2019-11-26 | Silicon Laboratories Inc. | Crystal oscillator adaptive startup energy minimization |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2946018A (en) * | 1958-09-24 | 1960-07-19 | Gen Precision Inc | Crystal-controlled transistor oscillator |
| US3378790A (en) * | 1966-11-07 | 1968-04-16 | Fairchild Camera Instr Co | Readily integrable color oscillator circuit |
| US4864256A (en) * | 1988-09-09 | 1989-09-05 | Spectrum Control, Inc. | Oscillator with reduced harmonics |
| DE3839658A1 (de) * | 1988-11-24 | 1990-05-31 | Philips Patentverwaltung | Quarzoszillator |
| GB9027738D0 (en) * | 1990-12-20 | 1991-02-13 | Stc Plc | Crystal oscillator |
| US5113153A (en) * | 1991-05-20 | 1992-05-12 | International Business Machines Corporation | High-frequency monolithic oscillator structure for third-overtone crystals |
| US5166645A (en) * | 1992-01-15 | 1992-11-24 | Quartzdyne, Inc. | Differential mixer oscillator |
| US5220791A (en) * | 1992-06-01 | 1993-06-22 | Antonio Bulzomi | Heat resistant work shoe |
| JP2626432B2 (ja) * | 1992-12-07 | 1997-07-02 | 日本電気株式会社 | 発振回路 |
-
1996
- 1996-03-23 DE DE19611610A patent/DE19611610A1/de not_active Withdrawn
-
1997
- 1997-03-20 DE DE69730085T patent/DE69730085T2/de not_active Expired - Lifetime
- 1997-03-20 US US08/952,158 patent/US5912594A/en not_active Expired - Lifetime
- 1997-03-20 JP JP53418597A patent/JP4182178B2/ja not_active Expired - Fee Related
- 1997-03-20 WO PCT/IB1997/000274 patent/WO1997036369A2/en active IP Right Grant
- 1997-03-20 KR KR1019970708376A patent/KR100462086B1/ko not_active IP Right Cessation
- 1997-03-20 CN CN97190523A patent/CN1084961C/zh not_active Expired - Fee Related
- 1997-03-20 EP EP97906312A patent/EP0827641B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11507493A (ja) | 1999-06-29 |
| KR19990021901A (ko) | 1999-03-25 |
| WO1997036369A3 (en) | 1997-11-20 |
| DE19611610A1 (de) | 1997-09-25 |
| DE69730085D1 (de) | 2004-09-09 |
| CN1193423A (zh) | 1998-09-16 |
| WO1997036369A2 (en) | 1997-10-02 |
| US5912594A (en) | 1999-06-15 |
| EP0827641B1 (en) | 2004-08-04 |
| JP4182178B2 (ja) | 2008-11-19 |
| DE69730085T2 (de) | 2005-07-14 |
| CN1084961C (zh) | 2002-05-15 |
| EP0827641A2 (en) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100462086B1 (ko) | 발진기 | |
| US10454419B2 (en) | Hybrid resonator based voltage controlled oscillator (VCO) | |
| US4661785A (en) | Balanced feedback oscillators | |
| US11228280B1 (en) | Microelectromechanical system resonator-based oscillator | |
| US6380816B1 (en) | Oscillator and voltage controlled oscillator | |
| EP0893878B1 (en) | High frequency oscillating circuit | |
| US6472945B1 (en) | Operational amplifier oscillator | |
| KR100731975B1 (ko) | 주파수 체배를 위한 커패시터 공통단자를 이용한 발진기코어 | |
| EP1777808A1 (en) | High frequency Colpitts oscillation circuit | |
| JPH09294018A (ja) | 高周波二帯域発振回路 | |
| US6169460B1 (en) | Oscillator mode suppression circuit | |
| US6690244B2 (en) | Low phase-noise integrated voltage controlled oscillator | |
| US20010043125A1 (en) | Oscillator | |
| EP1111771A2 (en) | A multi-band type voltage controlled oscillator | |
| JP3961238B2 (ja) | 周波数切替水晶発振器 | |
| JP2001024436A (ja) | 電圧制御発振回路 | |
| JP3875498B2 (ja) | 高周波数の水晶発振器 | |
| JP4178874B2 (ja) | 発振器およびそれを用いた電子装置 | |
| US20080309422A1 (en) | Oscillator | |
| EP1081846B1 (en) | Voltage controled oscillator | |
| JP2002171130A (ja) | 電圧制御発振回路 | |
| JP2003060434A (ja) | 発振器およびそれを用いた電子装置 | |
| JPH04330808A (ja) | Ｓａｗ共振子を用いた高周波発振器 | |
| JP2003037439A (ja) | 高周波圧電発振器 | |
| JP2003017936A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |