JPH03183204A - Pll復調回路 - Google Patents

Pll復調回路

Info

Publication number
JPH03183204A
JPH03183204A JP1322234A JP32223489A JPH03183204A JP H03183204 A JPH03183204 A JP H03183204A JP 1322234 A JP1322234 A JP 1322234A JP 32223489 A JP32223489 A JP 32223489A JP H03183204 A JPH03183204 A JP H03183204A
Authority
JP
Japan
Prior art keywords
phase
signal
voltage controlled
controlled oscillator
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1322234A
Other languages
English (en)
Inventor
Hidekazu Tomita
冨田 英一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP1322234A priority Critical patent/JPH03183204A/ja
Publication of JPH03183204A publication Critical patent/JPH03183204A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野−1 この発明は、特に衛星放送受信機等に用いて好適なPL
L(位相同期ループ)復調回路に関する。
「従来の技術」 FM波の復調回路として、第5図に示すような、位相比
較器i、増幅器2および電圧制御発振器3からなるP 
L L復調回路が知られている。第5図の構成において
、位相比較器!から、FM波Sfと電圧制御発振器3の
発振出力crとの位相差に応じてレベルの変化する位相
誤差信号Erが出力される。この位相誤差信号Erは増
幅器2によって増幅されて電圧制御発振器3に入力され
る。この結果、電圧制御発振器3の発振出力crの周波
数および位相は、F’M波Srと周波数および位相と一
致するように変化する。このようにして、増幅器2から
FM波Srにおける周波数変動に応じてレベルが変動す
る信号が出力され、検波出力Sとして取り出される。
「発明が解決しようとする課題」 ところで、上述した従来のP L L復調回路において
、温度の変化により、増幅器2のオフセット電圧が漂動
することがある。そして、漂動が発生すると、それに伴
って、PLL復調回路の検波中心周波数が変化し、以下
の問題が発生した。
■通常、受信周波数帯域内のあらゆる周波数のFM波に
捕捉可能なようにPLL復調回路の検波中心周波数が決
められている。しかし、検波中心周波数が変化すると、
検波中心周波数の高域側あるいは低域側の一方の捕捉範
囲が狭くなり、他方が広くなる。このため、捕捉範囲の
狭くなった叫の帯域のFM波を受信する場合にP L 
L復調回路が同期外れし易くなる。
■検波中心周波数がずれることにより、PLL復調回路
が捕捉範囲の中央付近からずれた直線性の良くない動作
点で動作することとなるので、復調波形の歪が悪化する
この発明は上述した事情に鑑みてなされたものであり、
温度変化に対して検波中心周波数が安定したP L L
復調回路を提供することを目的とする。
「課題を解決するための手段」 第1の発明によるPLL復調回路は、周波数変調された
入力信号と比較信号との位相誤差を検出し、該位相誤差
に応じて各相の振幅か互いに逆方向に変化する2相の位
相誤差信号を出力する位相誤差検出手段と、 前記2相の位相誤差信号の各相のレベル差に応じて発振
周波数が制御され、該発振出力を前記比較信号として出
力する電圧制御発振器とを備え、前記2相の位相誤差信
号の少なくとも一方を復温信号として出力することを特
徴としている。
また、第2の発明によるPLL復調回路は、前記電圧制
御発振器が可変容量ダイオードによって構成される共振
回路を有し、前記2相の位相誤差信号の各相を該可変容
量ダイオードのカソードおよびアノードに各々入力する
ことを特徴としている。
「作用」 上記第1および第2の発明によれば、電圧制御発振器の
発振出力の位相および周波数が入力信号の位相および周
波数に追従し、位相誤差信号が復調出力として取り出さ
れる。ここで、電圧制御発振4の発振周波数は、各位相
誤差信号のレベル差に応じて制御されるので、各位相誤
差信号のレベルが温度変化によって漂動した場合におい
ても、発振周波数がその影響を受けない。
「実施例」 以下、図面を参照し、この発明の一実施例を説明ずろ。
第1図はこの発明の一実施例によるPLL復調回路の基
本構成を示す回路図である。位相比較器laは、入力F
M波Sf′と電圧制御発振器3aの発振出力Cfの位相
誤差を検出し、位相誤差に応じて各相の振幅が互いに逆
方向に変化する2相の平衡した位相誤差信号Haおよび
Hbを出力する。
増幅器2aは位相誤差信号HaおよびHbを増幅し、信
号HcおよびHdを出力する。増幅器2aとしては、例
えば第2図に示す一般的に良く知られた差動増幅器を用
いる。通常、トランジスタ4および5は、オフセットお
よび歪を少なくするため、特性の良く揃ったものを用い
る。なお、6は定電流源として設けられたトラン、ジス
タであり、エミッタが接地され、コレクタにトランジス
タ4および5の各エミッタが接続され、ベースには基準
電圧V refが与えられる。トランジスタ4および5
のベースには、位相誤差信号信号HaおよびHbが各々
人力されて差動増幅され、トランジスタ4および5のコ
レクタから増幅出力HeおよびH’dが各々取り出され
る。
電圧制御発振器3aは、増幅器2aから出力される信号
HcおよびHdのレベル差に応じて発振周波数か制御さ
れる。電圧制御発振器3aとしては、例えば第3図に示
すものを用いる。発振部は発振用トランジスタ11およ
びコンデンサ12〜I3によって構成されている。なお
、トランジスタllのバイアス回路は図示が省略されて
いる。トランジスタIIのベースは、コンデンサ!5を
介し、可変容量ダイオード16のカソードおよびコイル
17の一端に接続されている。ここで、可変容量ダイオ
ードI6のアノードはコンデンサ18を介して接地され
る。また、コイル17の他端は可変容量ダイオード19
のアノードに接続され、可変容量ダイオードI9のカソ
ードはコンデンサ20を介して接地される。増幅器2a
の出力信号Hcは、コイル21を介して可変容量ダイオ
ード16のアノードとコンデンサ18の共通接続点に人
力され、出力信号)[dは、コイル22を介して可変容
量ダイオードI9のカソードとコンデンサ20の共通接
続点に人力される。このような構成によれば、信号Hc
と信号Hdのレベル差に応じて、可変容量ダイオード1
6および19の各々の容量が変化し、発振周波数が変化
する。そして、トランジスタ監lのエミッタから発振出
力Cfが取り出され、位相比較器(aに供給される。
また、電圧制御発振器3aは、第4図に示すように、ト
ランジスタ11のベースに、コンデンサ15を介し、コ
イル31、可変容量ダイオード32およびコンデンサ3
3からなる直列共振回路を接続した構成のものを用いて
もよい。可変容量ダイオード32のアノードには信号1
−(cが、カソードにはコイル22を介し、信号T−I
dが入力されろ。
この+Rfaにおいてら、信号Haと信号Hdのレベル
差に応じて可変容量ダイオード32の容量が変化し、発
振周波数が制御される。
さて、温度変化があった場合、増幅器2aの出力信号1
−1 cおよび!−1dの直流レベルに漂動が生ずる。
しかし、各漂動は同一方向であり、かつ、略同じ大きさ
であるから、その差は0である。このため、電圧制御発
振器3aの発振周波数が漂動によって影響を受けること
がない。従って、検波中心周波数か温度変化に起因した
漂動の影響を受けることなく、安定した動作が得られる
。また、検波中心周波数の温度変化に対する安定性が良
いため、温度変化に伴った歪特性の悪化が防止される。
「発明の効果」 以上説明したように、この発明によるPLL復調回路は
、温度変化によって各部の特性が漂動した場合において
も検波中心周波数が変動せず、受信周波数帯域全域にお
いて安定した動作が得られるというM点がある。また、
検波中心周波数が安定しているので、復調時の歪の発生
が防止されるという利点がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるPLL復調回路の構
成図、第2図は同実施例における増幅器2aの構成例を
示す回路図、第3図および第4図は同実施例における電
圧制御発FR器3aの構成例を示す回路図、第5図は従
来のPLL回路の構成例を示すブロック図である。 1a・・・・・・位相比較器、2a・・・・・・増幅器
、3a・・・・・・電圧制御発振器、発振用トランジス
タ、+ 6.17゜32・・・・・可変容量ダイオード

Claims (2)

    【特許請求の範囲】
  1. (1)周波数変調された入力信号と比較信号との位相誤
    差を検出し、該位相誤差に応じて各相の振幅が互いに逆
    方向に変化する2相の位相誤差信号を出力する位相誤差
    検出手段と、 前記2相の位相誤差信号の各相のレベル差に応じて発振
    周波数が制御され、該発振出力を前記比較信号として出
    力する電圧制御発振器と を備え、前記2相の位相誤差信号の少なくとも一方を復
    調信号として出力することを特徴とするPLL復調回路
  2. (2)前記電圧制御発振器が可変容量ダイオードによっ
    て構成される共振回路を有し、前記2相の位相誤差信号
    の各相を該可変容量ダイオードのカソードおよびアノー
    ドに各々入力することを特徴とする請求項第1記載のP
    LL復調回路。
JP1322234A 1989-12-12 1989-12-12 Pll復調回路 Pending JPH03183204A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1322234A JPH03183204A (ja) 1989-12-12 1989-12-12 Pll復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1322234A JPH03183204A (ja) 1989-12-12 1989-12-12 Pll復調回路

Publications (1)

Publication Number Publication Date
JPH03183204A true JPH03183204A (ja) 1991-08-09

Family

ID=18141423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1322234A Pending JPH03183204A (ja) 1989-12-12 1989-12-12 Pll復調回路

Country Status (1)

Country Link
JP (1) JPH03183204A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273556A (ja) * 1994-04-01 1995-10-20 Nec Corp Fm復調器
KR970023250A (ko) * 1995-10-25 1997-05-30 이데이 노부유키 Pll회로 및 디지탈신호 재생장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136717A (ja) * 1986-11-28 1988-06-08 Hitachi Ltd Pll回路
JPH01289317A (ja) * 1988-05-17 1989-11-21 Oki Electric Ind Co Ltd Pll回路
JPH0380607A (ja) * 1989-08-23 1991-04-05 Matsushita Electric Ind Co Ltd 衛星放送受信機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136717A (ja) * 1986-11-28 1988-06-08 Hitachi Ltd Pll回路
JPH01289317A (ja) * 1988-05-17 1989-11-21 Oki Electric Ind Co Ltd Pll回路
JPH0380607A (ja) * 1989-08-23 1991-04-05 Matsushita Electric Ind Co Ltd 衛星放送受信機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273556A (ja) * 1994-04-01 1995-10-20 Nec Corp Fm復調器
KR970023250A (ko) * 1995-10-25 1997-05-30 이데이 노부유키 Pll회로 및 디지탈신호 재생장치

Similar Documents

Publication Publication Date Title
JPS62231548A (ja) 周波数被変調信号用受信機
JPS5915123Y2 (ja) 位相ロツクル−プfm検波装置
JPH0685710A (ja) 受信機
JPH03183204A (ja) Pll復調回路
JP2911458B2 (ja) 自動周波数制御装置
US5450033A (en) Frequency demodulation circuit
US4426627A (en) Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator
JPS5925410B2 (ja) 受信機
EP0361746B1 (en) Automatic phase controlling circuit
US4766391A (en) Video demodulator system
JPH0156580B2 (ja)
JPS5818345Y2 (ja) 受信機
JPS61251303A (ja) 増幅回路
JPH0380607A (ja) 衛星放送受信機
JPH018024Y2 (ja)
KR0163900B1 (ko) 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로
JP2810580B2 (ja) Pll検波回路
KR0138363B1 (ko) 전압제어발진기
JP2644649B2 (ja) 位相差発振回路
JP2774563B2 (ja) Fm映像信号検波回路
JPS6253081B2 (ja)
JPH0752809B2 (ja) Fm復調回路
JPS5887902A (ja) Fm復調器
KR19980054196U (ko) 디지털 위성방송 수신용 튜너의 i/q 복조회로
JPS6218995Y2 (ja)