JPS6218995Y2 - - Google Patents
Info
- Publication number
- JPS6218995Y2 JPS6218995Y2 JP8163777U JP8163777U JPS6218995Y2 JP S6218995 Y2 JPS6218995 Y2 JP S6218995Y2 JP 8163777 U JP8163777 U JP 8163777U JP 8163777 U JP8163777 U JP 8163777U JP S6218995 Y2 JPS6218995 Y2 JP S6218995Y2
- Authority
- JP
- Japan
- Prior art keywords
- balanced
- filter
- phase comparator
- pll
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000000694 effects Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Stereo-Broadcasting Methods (AREA)
- Filters And Equalizers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はPLLのループフイルタに関し、特に
FMステレオ信号のマルチプレツクス（MPX）復
調器用PLLのループフイルタに関する。
FMステレオ信号のマルチプレツクス（MPX）復
調器用PLLのループフイルタに関する。
〔従来の技術〕
FMチユーナに使用されるPLLによるMPX復調
器は一般に第１図に示す構成を採つている。即
ち、位相比較器２、ループフイルタ（LPFと記
す）３、DCアンプ４、電圧制御発振器（以下
VCOと記す）５、1/2分周器６，７から構成され
る。
器は一般に第１図に示す構成を採つている。即
ち、位相比較器２、ループフイルタ（LPFと記
す）３、DCアンプ４、電圧制御発振器（以下
VCOと記す）５、1/2分周器６，７から構成され
る。
このPLLによりプリアンプ１からの19KHzパイ
ロツト信号を基準信号とし、VCO５の発振周波
数を76KHzにロツクし、1/2分周器６により38K
Hzステレオスイツチング信号を得、復調器１２か
らステレオ信号を取り出す。また、同期検波器１
１、LPF１０、ステレオスイツチ９、1/2分周器
８は制御回路を構成し、19KHzパイロツト信号の
レベルを検出し、所定のレベル以上でステレオス
イツチ９を動作させ1/2分周器６からのスイツチ
ング信号を復調器１２に印加する。
ロツト信号を基準信号とし、VCO５の発振周波
数を76KHzにロツクし、1/2分周器６により38K
Hzステレオスイツチング信号を得、復調器１２か
らステレオ信号を取り出す。また、同期検波器１
１、LPF１０、ステレオスイツチ９、1/2分周器
８は制御回路を構成し、19KHzパイロツト信号の
レベルを検出し、所定のレベル以上でステレオス
イツチ９を動作させ1/2分周器６からのスイツチ
ング信号を復調器１２に印加する。
上記構成において、LPF３は従来第２図の３に
示すように、抵抗R3，R4，R5、コンデンサC1，
C2により構成されていた。尚、２，４は各々第
１図における位相比較器２及びDCアンプ４の具
体的構成を示す。位相比較器２はバランスドチヨ
ツパ型で構成されており、19KHzパイロツト信号
は抵抗R1，R2を介して各々トランジスタQ1，Q2
のエミツタに接続され、各コレクタは共通接続さ
れてバイアス電源Ebに接続される。また各ベー
スには1/2分周器７からの19KHz＜90゜及びこの
信号と逆相の19KHz＜270゜の各信号を印加す
る。LPF３はトランジスタQ1，Q2の各エミツタ
から得られる平衡出力ラインに挿入された抵抗
R3，R4と、この抵抗R3，R4の他端間に接続され
た抵抗R5とコンデンサC2との直列回路及びこの
直列回路に並列接続されたコンデンサC1により
構成される。抵抗R5とコンデンサC2との直列回
路の両端から得られるフイルタ３の出力（第１図
のＡ点、Ｂ点）は差動構成のDCアンプの平衡入
力端子である差動トランジスタの各ベースに印加
される。
示すように、抵抗R3，R4，R5、コンデンサC1，
C2により構成されていた。尚、２，４は各々第
１図における位相比較器２及びDCアンプ４の具
体的構成を示す。位相比較器２はバランスドチヨ
ツパ型で構成されており、19KHzパイロツト信号
は抵抗R1，R2を介して各々トランジスタQ1，Q2
のエミツタに接続され、各コレクタは共通接続さ
れてバイアス電源Ebに接続される。また各ベー
スには1/2分周器７からの19KHz＜90゜及びこの
信号と逆相の19KHz＜270゜の各信号を印加す
る。LPF３はトランジスタQ1，Q2の各エミツタ
から得られる平衡出力ラインに挿入された抵抗
R3，R4と、この抵抗R3，R4の他端間に接続され
た抵抗R5とコンデンサC2との直列回路及びこの
直列回路に並列接続されたコンデンサC1により
構成される。抵抗R5とコンデンサC2との直列回
路の両端から得られるフイルタ３の出力（第１図
のＡ点、Ｂ点）は差動構成のDCアンプの平衡入
力端子である差動トランジスタの各ベースに印加
される。
前記LPF３は位相比較器２からのビート成分を
除去するため、その特性を急峻にすることが望ま
しいが、あまり急峻にすると次段のVCO５の安
定度が問題となり、またPLL固有のφジツタ−
（位相変調）が生じ、特定の周波数歪を発生する
という問題点があるため、結局LPF３はある程度
の特性をもつて妥協せざるを得なかつた。またビ
ート歪の発生を防止するためにPLLループがロツ
クすると入力レベルを減少させる手段もあるが、
ステレオスイツチング動作に必要なパイロツト信
号はそのレベルが限られているため入力レベルを
大きく変えることはできなかつた。第４図に示す
変調周波数対歪特性により上記の点を説明すれ
ば、ａは第２図に示すLPF３を用いた一般的特性
を示しており、変調周波数が19KHzパイロツト信
号に近づくにつれ歪が増大していく。またコンデ
ンサC1，C2及び抵抗R5による共振周波数付近で
は歪が増大する。これは第２図のLPF３における
Ａ−Ｂ間に接続されたコンデンサC1の容量を大
きくすれば、第４図ｂに示す特性となり、パイロ
ツト信号近傍における歪はある程度改善されるが
上記のようにφジツターが現れるという不都合を
生じる。
除去するため、その特性を急峻にすることが望ま
しいが、あまり急峻にすると次段のVCO５の安
定度が問題となり、またPLL固有のφジツタ−
（位相変調）が生じ、特定の周波数歪を発生する
という問題点があるため、結局LPF３はある程度
の特性をもつて妥協せざるを得なかつた。またビ
ート歪の発生を防止するためにPLLループがロツ
クすると入力レベルを減少させる手段もあるが、
ステレオスイツチング動作に必要なパイロツト信
号はそのレベルが限られているため入力レベルを
大きく変えることはできなかつた。第４図に示す
変調周波数対歪特性により上記の点を説明すれ
ば、ａは第２図に示すLPF３を用いた一般的特性
を示しており、変調周波数が19KHzパイロツト信
号に近づくにつれ歪が増大していく。またコンデ
ンサC1，C2及び抵抗R5による共振周波数付近で
は歪が増大する。これは第２図のLPF３における
Ａ−Ｂ間に接続されたコンデンサC1の容量を大
きくすれば、第４図ｂに示す特性となり、パイロ
ツト信号近傍における歪はある程度改善されるが
上記のようにφジツターが現れるという不都合を
生じる。
本考案は上記の問題点を解決するために成され
たものであり、その手段はパイロツト信号を入力
し、該パイロツト信号からステレオスイツチング
信号を出力するFMマルチプレツクス用PLL内に
備えたバランスドチヨツパ型位相比較器と、前記
位相比較器の平衡出力を増幅するための差動構成
によるDCアンプとの間に設けられ、前記バラン
スドチヨツパ型位相比較器の出力に含まれるビー
ト成分を除去するFMマルチプレツクス用PLLの
ループフイルタにおいて、該ループフイルタは前
記バランスドチヨツパ型位相比較器の平衡出力間
に接続したコンデンサと抵抗との直列回路及び該
直列回路と並列接続されたコンデンサより成る第
１のフイルタと、前記第１のフイルタ出力間に直
列接続された第１，第２のコンデンサと該第１，
第２のコンデンサの接続中点と接地間に接続され
た抵抗によりＴ型回路を構成する第２のフイルタ
より成り、前記第２のフイルタ出力を前記差動構
成によるDCアンプの平衡入力に印加するように
構成したものである。
たものであり、その手段はパイロツト信号を入力
し、該パイロツト信号からステレオスイツチング
信号を出力するFMマルチプレツクス用PLL内に
備えたバランスドチヨツパ型位相比較器と、前記
位相比較器の平衡出力を増幅するための差動構成
によるDCアンプとの間に設けられ、前記バラン
スドチヨツパ型位相比較器の出力に含まれるビー
ト成分を除去するFMマルチプレツクス用PLLの
ループフイルタにおいて、該ループフイルタは前
記バランスドチヨツパ型位相比較器の平衡出力間
に接続したコンデンサと抵抗との直列回路及び該
直列回路と並列接続されたコンデンサより成る第
１のフイルタと、前記第１のフイルタ出力間に直
列接続された第１，第２のコンデンサと該第１，
第２のコンデンサの接続中点と接地間に接続され
た抵抗によりＴ型回路を構成する第２のフイルタ
より成り、前記第２のフイルタ出力を前記差動構
成によるDCアンプの平衡入力に印加するように
構成したものである。
以下本考案の実施例を図面と共に説明する。第
３図において、第２図と同一部分は同一符号を付
記する。抵抗R3R4，R5、コンデンサC1，C2によ
り構成されるフイルタ３の両出力子Ａ−Ｂ間にコ
ンデンサC3，C4が直列接続され、この接続の中
点が抵抗R6を介して接地されるＴ型フイルタ３
ａが挿入されており、これによりパイロツト信号
以外の周波数成分を減少させている。この場合の
変調周波数対歪特性は第４図ｃに示すようにな
り、従来のLPFと比較し、歪率の大幅な改善が得
られる。
３図において、第２図と同一部分は同一符号を付
記する。抵抗R3R4，R5、コンデンサC1，C2によ
り構成されるフイルタ３の両出力子Ａ−Ｂ間にコ
ンデンサC3，C4が直列接続され、この接続の中
点が抵抗R6を介して接地されるＴ型フイルタ３
ａが挿入されており、これによりパイロツト信号
以外の周波数成分を減少させている。この場合の
変調周波数対歪特性は第４図ｃに示すようにな
り、従来のLPFと比較し、歪率の大幅な改善が得
られる。
また本考案においては、コンデンサC1の容量
をさほど大きくする必要がないためφジツターが
生じることもないし、またPLLのキヤプチヤーレ
ンジを殆ど変化させることもなく、更にループ系
に不安定な要素を加えることもないためPLLの選
択度特性を増大させる効果も得られる。
をさほど大きくする必要がないためφジツターが
生じることもないし、またPLLのキヤプチヤーレ
ンジを殆ど変化させることもなく、更にループ系
に不安定な要素を加えることもないためPLLの選
択度特性を増大させる効果も得られる。
尚、第１図におけるLPF３について本考案の実
施例を説明したが、LPF１０に適用しても同様の
効果が得られる。
施例を説明したが、LPF１０に適用しても同様の
効果が得られる。
以上のように本考案によれば、PLLのループゲ
インを一定に保ち、ビート歪のφジツターを発生
させることなく減らすことができ、またPLLルー
プ系の安定性も損なうことがない等の利点を有
し、FMステレオ受信機のPLLMPX復調器のルー
プフイルタに有効である。
インを一定に保ち、ビート歪のφジツターを発生
させることなく減らすことができ、またPLLルー
プ系の安定性も損なうことがない等の利点を有
し、FMステレオ受信機のPLLMPX復調器のルー
プフイルタに有効である。
第１図は一般的なPLLMPX復調器の構成図、
第２図は第１図におけるループフイルタの従来
例、第３図は本考案におけるループフイルタの実
施例、第４図は本考案と従来例とを比較した場合
の変調周波数対歪特性である。 １……プリアンプ、２……位相比較器、３，１
０……ループフイルタ、４……DCアンプ、５…
…電圧制御発振器、６，７，８……1/2分周器、
９……ステレオスイツチ、１１……同期検波器、
１２……復調器、３ａ……Ｔ型フイルタ。
第２図は第１図におけるループフイルタの従来
例、第３図は本考案におけるループフイルタの実
施例、第４図は本考案と従来例とを比較した場合
の変調周波数対歪特性である。 １……プリアンプ、２……位相比較器、３，１
０……ループフイルタ、４……DCアンプ、５…
…電圧制御発振器、６，７，８……1/2分周器、
９……ステレオスイツチ、１１……同期検波器、
１２……復調器、３ａ……Ｔ型フイルタ。
Claims (1)
- パイロツト信号を入力し、該パイロツト信号か
らステレオスイツチング信号を出力するFMマル
チプレツクス用PLL内に備えたバランスドチヨツ
パ型位相比較器と、前記位相比較器の平衡出力を
増幅するための差動構成によるDCアンプとの間
に設けられ、前記バランスドチヨツパ型位相比較
器の出力に含まれるビート成分を除去するFMマ
ルチプレツクス用PLLのループフイルタにおい
て、該ループフイルタは前記バランスドチヨツパ
型位相比較器の平衡出力間に接続したコンデンサ
と抵抗との直列回路及び該直列回路と並列接続さ
れたコンデンサより成る第１のフイルタと、前記
第１のフイルタ出力間に直列接続された第１，第
２のコンデンサと該第１，第２のコンデンサの接
続中点と接地間に接続された抵抗によりＴ型回路
を構成する第２のフイルタより成り、前記第２の
フイルタ出力を前記差動構成によるDCアンプの
平衡入力に印加するように構成したことを特徴と
するFMマルチプレツクス用PLLのループフイル
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8163777U JPS6218995Y2 (ja) | 1977-06-21 | 1977-06-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8163777U JPS6218995Y2 (ja) | 1977-06-21 | 1977-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS549647U JPS549647U (ja) | 1979-01-22 |
| JPS6218995Y2 true JPS6218995Y2 (ja) | 1987-05-15 |
Family
ID=29001704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8163777U Expired JPS6218995Y2 (ja) | 1977-06-21 | 1977-06-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218995Y2 (ja) |
-
1977
- 1977-06-21 JP JP8163777U patent/JPS6218995Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS549647U (ja) | 1979-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4002991A (en) | Pilot signal extracting circuitry | |
| US4860354A (en) | Arrangement for decoding a stereo multiplex signal | |
| JPS5915123Y2 (ja) | 位相ロツクル−プｆｍ検波装置 | |
| JPS6218995Y2 (ja) | ||
| US4334125A (en) | Stereo demodulator circuit | |
| JP2757377B2 (ja) | ステレオ復調回路 | |
| JPS5925410B2 (ja) | 受信機 | |
| US3798550A (en) | Fm receiver | |
| JPS6325525B2 (ja) | ||
| JP2680890B2 (ja) | 電圧制御発振回路 | |
| JPS59827Y2 (ja) | 位相同期回路 | |
| JPS6133733Y2 (ja) | ||
| US3586981A (en) | Carrier signal triggered oscillator and demodulator circuit | |
| JPH0156580B2 (ja) | ||
| KR0163900B1 (ko) | 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 | |
| JPH0380607A (ja) | 衛星放送受信機 | |
| JPH04602Y2 (ja) | ||
| US4766391A (en) | Video demodulator system | |
| JPH0349462Y2 (ja) | ||
| JPS6322738Y2 (ja) | ||
| JPH0348698B2 (ja) | ||
| JPH03183204A (ja) | Ｐｌｌ復調回路 | |
| JPS59134934A (ja) | ステレオ復調回路 | |
| SU1575316A1 (ru) | ЧМ-приемник | |
| JPH0724819Y2 (ja) | 位相同期回路 |