JPS6133733Y2 - - Google Patents
Info
- Publication number
- JPS6133733Y2 JPS6133733Y2 JP14334884U JP14334884U JPS6133733Y2 JP S6133733 Y2 JPS6133733 Y2 JP S6133733Y2 JP 14334884 U JP14334884 U JP 14334884U JP 14334884 U JP14334884 U JP 14334884U JP S6133733 Y2 JPS6133733 Y2 JP S6133733Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pilot signal
- pll
- demodulator
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Noise Elimination (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【考案の詳細な説明】
本考案はFMステレオ受信機のMPX（マルチプ
レツクス）復調器をPLL（フエーズロツクドルー
プ）回路で構成したときのパイロツト信号と変調
信号とのビート歪を防止する回路に関する。
レツクス）復調器をPLL（フエーズロツクドルー
プ）回路で構成したときのパイロツト信号と変調
信号とのビート歪を防止する回路に関する。
従来のFMステレオ受信機のMPX復調器をPLL
回路で構成した回路ブロツクを第１図で示すと、
FM検波された信号入力をプリアンプ１で増幅
し、そのコンポジツト信号は位相比較器２の一方
の入力に印加されると共にデコーダ７を介してス
イツチング復調され、LRの信号に分離されて出
力する。一方位相比較器２の位相差信号はローパ
スフイルタ３を介して電圧制御発振器４の発振周
波数を制御し、その電圧制御発振器４の発振周波
数はパイロツト信号19KHzの４倍の周波数76KHz
で発振する。この発振出力は1/2分周器５にて副
搬送周波数38KHzが得られ、前記デコーダ７に印
加されると共にさらに1/2分周器６を介して19K
Hzパイロツト信号が得られ、前記位相比較器２に
印加される。この位相比較器２、ローパスフイル
タ３、電圧制御発振器４、1/2分周器５，６によ
るループはPLL回路を構成して副搬送周波数信号
を得る事ができる。
回路で構成した回路ブロツクを第１図で示すと、
FM検波された信号入力をプリアンプ１で増幅
し、そのコンポジツト信号は位相比較器２の一方
の入力に印加されると共にデコーダ７を介してス
イツチング復調され、LRの信号に分離されて出
力する。一方位相比較器２の位相差信号はローパ
スフイルタ３を介して電圧制御発振器４の発振周
波数を制御し、その電圧制御発振器４の発振周波
数はパイロツト信号19KHzの４倍の周波数76KHz
で発振する。この発振出力は1/2分周器５にて副
搬送周波数38KHzが得られ、前記デコーダ７に印
加されると共にさらに1/2分周器６を介して19K
Hzパイロツト信号が得られ、前記位相比較器２に
印加される。この位相比較器２、ローパスフイル
タ３、電圧制御発振器４、1/2分周器５，６によ
るループはPLL回路を構成して副搬送周波数信号
を得る事ができる。
しかしながらプリアンプ１より位相比較器２へ
印加されるコンポジツト信号は19KHzのバイロツ
ト信号だけでなく、メインチヤンネルサブチヤン
ネル、の変調信号も位相比較器２にて位相比較さ
れ、1/2分周器からのパイロツト信号とのビート
信号として現われ、このPLL回路より作り出され
る副搬送波は変調を受けてデコーダ７に印加され
る事になり正確なステレオ復調ができない。
印加されるコンポジツト信号は19KHzのバイロツ
ト信号だけでなく、メインチヤンネルサブチヤン
ネル、の変調信号も位相比較器２にて位相比較さ
れ、1/2分周器からのパイロツト信号とのビート
信号として現われ、このPLL回路より作り出され
る副搬送波は変調を受けてデコーダ７に印加され
る事になり正確なステレオ復調ができない。
その問題を解決する為に従来ではPPL回路がロ
ツクした状態でPLL回路に加えられるコンポジツ
ト信号電圧を減少させビート歪の発生を減少させ
る事が考えられていた。しかしながらこの方法で
はPLLのループゲインを減少させる事になり、極
端に入力レベルを低くする事が出来ず、電圧制御
発振器の発振周波数変動に対する特性劣化がでや
すくなる等の欠点も多く見られた。
ツクした状態でPLL回路に加えられるコンポジツ
ト信号電圧を減少させビート歪の発生を減少させ
る事が考えられていた。しかしながらこの方法で
はPLLのループゲインを減少させる事になり、極
端に入力レベルを低くする事が出来ず、電圧制御
発振器の発振周波数変動に対する特性劣化がでや
すくなる等の欠点も多く見られた。
また、別の解決手段としてPLLを二重に形成す
る方法もあるが、部品点数が増大しコストアツプ
につながる欠点がある。
る方法もあるが、部品点数が増大しコストアツプ
につながる欠点がある。
さらに別の解決手段としてPLL回路のローパス
フイルタを急峻にして、ビート歪を改善する手段
も考えられるが、PLLのキヤプチヤレンジが狭く
なるため、電圧制御発振器との兼合いであまり狭
くする事もできない等の欠点がある。
フイルタを急峻にして、ビート歪を改善する手段
も考えられるが、PLLのキヤプチヤレンジが狭く
なるため、電圧制御発振器との兼合いであまり狭
くする事もできない等の欠点がある。
そこで本考案は上記欠点を除去すべくなされた
もので、FM検波されて得られたコンポジツト信
号をPLL回路の位相比較器に印加する前にパイロ
ツト信号選択回路を通す事によつてPLL回路を使
用したMPX復調器のパイロツト信号と変調信号
とのビート歪を防止する事を目的とする。
もので、FM検波されて得られたコンポジツト信
号をPLL回路の位相比較器に印加する前にパイロ
ツト信号選択回路を通す事によつてPLL回路を使
用したMPX復調器のパイロツト信号と変調信号
とのビート歪を防止する事を目的とする。
以下本考案を図面と共に詳細に説明する。
第２図は本考案のPLL回路を使用したMPX復
調器で、第１図の回路にさらにパイロツト信号選
択回路８をプリアンプ１と相違比較器２の間に挿
入したものである。
調器で、第１図の回路にさらにパイロツト信号選
択回路８をプリアンプ１と相違比較器２の間に挿
入したものである。
第３図は第２図中のパイロツト信号選択回路８
の具体的回路を示し、トランジスタＱ１，Ｑ２よ
りなる能動フイルタを構成している。２石アンプ
の帰還回路には抵抗Ｒ２，Ｒ１、コイルＬ、コン
デンサＣ２の直列回路を構成し、かつその入力に
は抵抗Ｒ３，Ｒ４の直列分割を構成したものであ
る。
の具体的回路を示し、トランジスタＱ１，Ｑ２よ
りなる能動フイルタを構成している。２石アンプ
の帰還回路には抵抗Ｒ２，Ｒ１、コイルＬ、コン
デンサＣ２の直列回路を構成し、かつその入力に
は抵抗Ｒ３，Ｒ４の直列分割を構成したものであ
る。
かくの如き回路構成に対しその動作を説明する
と、トランジスタＱ１，Ｑ２の２石アンプの帰還
回路にLC直列共振回路が設けられている為、各
抵抗比がＲ３／Ｒ４＝Ｒ２／Ｒ１となる様設定す
ると、19KHzの共振周波数でのパイロツト信号選
択回路８における入力端と出力端の信号レベルは
同一レベル、同位相のものが得られる。そのフイ
ルタ特性は第４図の如く得られ、ａは入出力レス
ポンスを表わし、ｂは入出力間位相差を示す。一
般的なコイルＬやコンデンサＣを使用した場合の
環境変化による特性変化を、抵抗Ｒ１を加える事
によりブロードにする事によつて、パイロツト信
号は減衰させずそれ以外のコンポジツト信号を減
衰させてビート歪の発生を防止している。その時
のMPX復調器の変調周波数歪特性図を第５図中
の曲線ｃにて示す。第５図中曲線ｄは何ら対策を
とらない方式の場合得られる特性曲線、ｅはビー
ト歪を防止する為にPLL中のローパスフイルタの
特性を急峻にした時の特性曲線である。
と、トランジスタＱ１，Ｑ２の２石アンプの帰還
回路にLC直列共振回路が設けられている為、各
抵抗比がＲ３／Ｒ４＝Ｒ２／Ｒ１となる様設定す
ると、19KHzの共振周波数でのパイロツト信号選
択回路８における入力端と出力端の信号レベルは
同一レベル、同位相のものが得られる。そのフイ
ルタ特性は第４図の如く得られ、ａは入出力レス
ポンスを表わし、ｂは入出力間位相差を示す。一
般的なコイルＬやコンデンサＣを使用した場合の
環境変化による特性変化を、抵抗Ｒ１を加える事
によりブロードにする事によつて、パイロツト信
号は減衰させずそれ以外のコンポジツト信号を減
衰させてビート歪の発生を防止している。その時
のMPX復調器の変調周波数歪特性図を第５図中
の曲線ｃにて示す。第５図中曲線ｄは何ら対策を
とらない方式の場合得られる特性曲線、ｅはビー
ト歪を防止する為にPLL中のローパスフイルタの
特性を急峻にした時の特性曲線である。
第６図はパイロツト信号選択回路８の別の具体
的実施例を示し、トランジスタＱ１，Ｑ２による
２石アンプの帰還回路中にコンデンサＣ３とコイ
ルＬによるLC並列共振回路を形成させたもので
ある。LC並列共振周波数を19KHzにして各抵抗
比Ｒ３／Ｒ４＝Ｒ２／Ｒ１とすれば入出力間特性
は第３図回路方式と同様の特性が得られる。尚、
コンデンサＣ１，Ｃ４はバイパスコンデンサであ
る。
的実施例を示し、トランジスタＱ１，Ｑ２による
２石アンプの帰還回路中にコンデンサＣ３とコイ
ルＬによるLC並列共振回路を形成させたもので
ある。LC並列共振周波数を19KHzにして各抵抗
比Ｒ３／Ｒ４＝Ｒ２／Ｒ１とすれば入出力間特性
は第３図回路方式と同様の特性が得られる。尚、
コンデンサＣ１，Ｃ４はバイパスコンデンサであ
る。
以上、述べた様に本考案はパイロツト信号選択
回路を設けたにもかかわらず、PLL回路中の位相
比較器にパイロツト信号レベルの減衰しない信号
が印加できる為、パイロツトオートキヤンセルが
可能となるばかりでなく、PLLのループゲインも
減少させる事はないので、電圧制御発振器の発振
周波数変動に対する特性劣化も生ぜず、パイロツ
ト信号選択回路が能動フイルタとなつている為、
入出力間にレベル差すなわち電圧ロスを生じるこ
となく、PLL回路の安定な動作を確保しつつその
Ｑも自由に選べ、一般的なコイルやコンデンサを
用いても環境変化に対する特性変化も小さくする
事が出来、MPX復調器をIC化す場合にも容易で
特にモノリシツクICにて構成させればバラツキ
の少ない特性の安定したMPX復調器を得る事が
できる。
回路を設けたにもかかわらず、PLL回路中の位相
比較器にパイロツト信号レベルの減衰しない信号
が印加できる為、パイロツトオートキヤンセルが
可能となるばかりでなく、PLLのループゲインも
減少させる事はないので、電圧制御発振器の発振
周波数変動に対する特性劣化も生ぜず、パイロツ
ト信号選択回路が能動フイルタとなつている為、
入出力間にレベル差すなわち電圧ロスを生じるこ
となく、PLL回路の安定な動作を確保しつつその
Ｑも自由に選べ、一般的なコイルやコンデンサを
用いても環境変化に対する特性変化も小さくする
事が出来、MPX復調器をIC化す場合にも容易で
特にモノリシツクICにて構成させればバラツキ
の少ない特性の安定したMPX復調器を得る事が
できる。
第１図は従来のMPX復調器、第２図は本考案
のMPX復調器、第３図、第６図は本考案の具体
的回路図、第４図は第３図、第６図の特性図、第
５図はMPX復調器の変調周波数歪特性図であ
る。 ２……位相比較器、３……ローパスフイルタ、
４……電圧制御発振器、８……パイロツト信号選
択回路。
のMPX復調器、第３図、第６図は本考案の具体
的回路図、第４図は第３図、第６図の特性図、第
５図はMPX復調器の変調周波数歪特性図であ
る。 ２……位相比較器、３……ローパスフイルタ、
４……電圧制御発振器、８……パイロツト信号選
択回路。
Claims (1)
- PLL回路を有するMPX復調器の位相比較器
に、FM検波されて得られたコンポジツト信号
を、能動フイルタより形成されているパイロツト
信号選択回路を介して印加する様にした事を特徴
とするFMステレオ復調器のビート歪除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14334884U JPS6064657U (ja) | 1984-09-21 | 1984-09-21 | Ｆｍステレオ復調器のビ−ト歪除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14334884U JPS6064657U (ja) | 1984-09-21 | 1984-09-21 | Ｆｍステレオ復調器のビ−ト歪除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6064657U JPS6064657U (ja) | 1985-05-08 |
| JPS6133733Y2 true JPS6133733Y2 (ja) | 1986-10-02 |
Family
ID=30319994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14334884U Granted JPS6064657U (ja) | 1984-09-21 | 1984-09-21 | Ｆｍステレオ復調器のビ−ト歪除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064657U (ja) |
-
1984
- 1984-09-21 JP JP14334884U patent/JPS6064657U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6064657U (ja) | 1985-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4092602A (en) | Automatic frequency control for FM-receiver | |
| US4860354A (en) | Arrangement for decoding a stereo multiplex signal | |
| US4674121A (en) | Circuit for detecting the level of noise in FM signal for use in AM/FM receiver | |
| US4306112A (en) | Stereophonic receiver noise eliminating device | |
| JPS6133733Y2 (ja) | ||
| US4339631A (en) | Phase control device | |
| JP2911458B2 (ja) | 自動周波数制御装置 | |
| US4249038A (en) | Stereo decoder with 19KHz-pilot suppression and improved oscillator phase locking | |
| US4228546A (en) | AM Radio receiver | |
| US4339726A (en) | Demodulator of angle modulated signal operable by low power voltage | |
| US3798550A (en) | Fm receiver | |
| JPH0573319B2 (ja) | ||
| JPS5925410B2 (ja) | 受信機 | |
| US4063184A (en) | Signal transfer circuit | |
| JPS6218995Y2 (ja) | ||
| US4523151A (en) | Linearized phase lock loop FM-demodulator | |
| US4853641A (en) | Differential phase reduction circuit for a video demodulating system and method | |
| JPH018024Y2 (ja) | ||
| JPH04363903A (ja) | 位相ループ付き復調装置 | |
| JPS6322738Y2 (ja) | ||
| JPS5926681Y2 (ja) | ステレオ復調回路 | |
| JPS6019692B2 (ja) | Ｆｍステレオ受信機のパイロツト信号除去回路 | |
| JP2875270B2 (ja) | Ｆｍ復調回路 | |
| JPS587720Y2 (ja) | Ａｆｔ回路 | |
| KR830000137B1 (ko) | Fm 검파기 |