JPH0573319B2 - - Google Patents
Info
- Publication number
- JPH0573319B2 JPH0573319B2 JP60502455A JP50245585A JPH0573319B2 JP H0573319 B2 JPH0573319 B2 JP H0573319B2 JP 60502455 A JP60502455 A JP 60502455A JP 50245585 A JP50245585 A JP 50245585A JP H0573319 B2 JPH0573319 B2 JP H0573319B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- input
- multiplier
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000001934 delay Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000035559 beat frequency Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/18—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous and sequential signals, e.g. SECAM-system
- H04N11/186—Decoding means therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Processing Of Color Television Signals (AREA)
Description
請求の範囲
１ 入力ノードと、
出力ノードと、
信号入力を入力ノード、制御入力および出力に
接続させる可制御利得増幅器手段と、 第１および第２入力をそれぞれ前記可制御利得
増幅器手段の出力および１個の出力に接続させる
乗算器手段と、 入力を乗算器手段の出力に結合させ、出力を可
制御利得増幅器手段の制御入力に接続させる自動
利得制御手段と、 第１信号入力を可制御利得増幅器手段の出力に
結合させ、分割信号入力を自動利得制御手段の入
力に結合させ、出力を前記出力ノードに結合させ
るデイバイダ手段と、 を具える自動利得制御回路において、 デイバイダ手段は第２信号入力を可制御利得増
幅器手段の出力に接続させ、その第１および第２
信号入力における信号を乗算する手段を具え、そ
れによつて、デイバイダ手段の出力において発生
する信号は、可制御利得増幅器手段の出力におい
て発生する信号レベルと実質的に異なることを特
徴とする自動利得制御回路。
接続させる可制御利得増幅器手段と、 第１および第２入力をそれぞれ前記可制御利得
増幅器手段の出力および１個の出力に接続させる
乗算器手段と、 入力を乗算器手段の出力に結合させ、出力を可
制御利得増幅器手段の制御入力に接続させる自動
利得制御手段と、 第１信号入力を可制御利得増幅器手段の出力に
結合させ、分割信号入力を自動利得制御手段の入
力に結合させ、出力を前記出力ノードに結合させ
るデイバイダ手段と、 を具える自動利得制御回路において、 デイバイダ手段は第２信号入力を可制御利得増
幅器手段の出力に接続させ、その第１および第２
信号入力における信号を乗算する手段を具え、そ
れによつて、デイバイダ手段の出力において発生
する信号は、可制御利得増幅器手段の出力におい
て発生する信号レベルと実質的に異なることを特
徴とする自動利得制御回路。
２ 自動利得制御回路が周波数を弁別するように
移相フイルタ手段をデイバイダ手段の第１信号入
力への信号路に具え、低域フイルタ手段をデイバ
イダ手段の分割信号入力への信号路に具え、２つ
のフイルタ手段によつて生じる遅延を一致させて
デイバイダ手段の出力における遅延差効果を最小
にする前記請求の範囲第１項による自動利得制御
回路。
移相フイルタ手段をデイバイダ手段の第１信号入
力への信号路に具え、低域フイルタ手段をデイバ
イダ手段の分割信号入力への信号路に具え、２つ
のフイルタ手段によつて生じる遅延を一致させて
デイバイダ手段の出力における遅延差効果を最小
にする前記請求の範囲第１項による自動利得制御
回路。
３ デイバイダ手段は、
その各々がベース、コレクタおよびエミツタ電
極を有する第１および第２トランジスタと、 その各々がベース、コレクタおよびエミツタ電
極を有する第３および第４トランジスタと、 第１および第２トランジスタのエミツタ電極間
に結合された第１抵抗とを具え、 第１および第２トランジスタのエミツタ電極は
それぞれ第３および第４トランジスタのコレクタ
電極に結合されており、 第３および第４トランジスタのエミツタ電極は
接地しており、第１および第２トランジスタのコ
レクタ電極は基準電位源に結合するように適合さ
れており、それによつて、第１および第２トラン
ジスタのベース電極はデイバイダの差分信号入力
を形成し、第３および第４トランジスタのベース
はデイバイダの分割入力を形成し、デイバイダの
出力は第１および第２トランジスタのコレクタ電
極に結合されている、 前記請求の範囲の何れか１つに記載の自動利得制
御回路。
極を有する第１および第２トランジスタと、 その各々がベース、コレクタおよびエミツタ電
極を有する第３および第４トランジスタと、 第１および第２トランジスタのエミツタ電極間
に結合された第１抵抗とを具え、 第１および第２トランジスタのエミツタ電極は
それぞれ第３および第４トランジスタのコレクタ
電極に結合されており、 第３および第４トランジスタのエミツタ電極は
接地しており、第１および第２トランジスタのコ
レクタ電極は基準電位源に結合するように適合さ
れており、それによつて、第１および第２トラン
ジスタのベース電極はデイバイダの差分信号入力
を形成し、第３および第４トランジスタのベース
はデイバイダの分割入力を形成し、デイバイダの
出力は第１および第２トランジスタのコレクタ電
極に結合されている、 前記請求の範囲の何れか１つに記載の自動利得制
御回路。
明細書
本発明は、自動利得制御回路に関するものであ
り、特にFM信号の復調に用いる自動利得制御回
路に関するが、それだけに限定されるものではな
い。
り、特にFM信号の復調に用いる自動利得制御回
路に関するが、それだけに限定されるものではな
い。
標本化（サンプリング）技術、例えばスイツチ
ド（switched）コンデンサフイルタ技術を用い
るSECAMテレビジヨンシステムにおけるFM信
号の復調には、回路の非直線性の結果として、シ
ステムにおけるうなり周波数（best notes）を発
生させる可能性のあるナイキスト値より高い周波
数成分を発生させる。例えば、SECAMシステム
における周波数帯は3.9〜4.75MHzであり、従つ
て、この周波数帯の（FMシステムに通常用いら
れるリミツタが発生させるような）第３高調波は
11.7〜14.25MHzである。約17.73MHz（即ちTV受
像機において便利なようなPAL副搬送波周波数
の４倍）の周波数における標本化（サンプリン
グ）は約3.5〜6.0MHzの周波数帯を発生させる。
更に非直線性はこの発生した周波数と最初に述べ
たSECAM周波数の間にうなり（besting）を発
生させる。
ド（switched）コンデンサフイルタ技術を用い
るSECAMテレビジヨンシステムにおけるFM信
号の復調には、回路の非直線性の結果として、シ
ステムにおけるうなり周波数（best notes）を発
生させる可能性のあるナイキスト値より高い周波
数成分を発生させる。例えば、SECAMシステム
における周波数帯は3.9〜4.75MHzであり、従つ
て、この周波数帯の（FMシステムに通常用いら
れるリミツタが発生させるような）第３高調波は
11.7〜14.25MHzである。約17.73MHz（即ちTV受
像機において便利なようなPAL副搬送波周波数
の４倍）の周波数における標本化（サンプリン
グ）は約3.5〜6.0MHzの周波数帯を発生させる。
更に非直線性はこの発生した周波数と最初に述べ
たSECAM周波数の間にうなり（besting）を発
生させる。
システムが線形にとどまつているためには、
FM信号の振幅変動をなくすために自動利得制御
回路を用いなければならない。しかし、既知の自
動利得制御回路は、そのようなFM信号の同調回
路などの通過から起きる振幅変動に対処するのに
十分な早さで動作するようには容易には作ること
ができない。
FM信号の振幅変動をなくすために自動利得制御
回路を用いなければならない。しかし、既知の自
動利得制御回路は、そのようなFM信号の同調回
路などの通過から起きる振幅変動に対処するのに
十分な早さで動作するようには容易には作ること
ができない。
本発明の目的は、上記の短所をなくすことがで
きるか又は少なくとも軽減できる自動利得制御回
路を提供することである。
きるか又は少なくとも軽減できる自動利得制御回
路を提供することである。
本発明によると自動利得制御回路は、
入力ノードと、
出力ノードと、
信号入力を入力ノード、制御入力および出力に
接続させている可制御利得増幅器手段と、 入力を可制御利得増幅器手段の出力に接続させ
出力を可制御利得増幅器手段の制御入力に接続さ
せており、下記の点、即ち自動利得制御回路は第
１信号入力を可制御利得増幅器手段の出力に結合
させ分割信号入力を自動利得制御手段の入力に結
合させ出力を回路の出力ノードに結合させている
デイバイダ手段を更に含み、デイバイダ手段の出
力において発生した信号は可制御利得増幅器手段
の出力において発生した信号レベルとは殆んど関
係がないという点によつて特徴づけられている自
動利得制御手段とを含む。
接続させている可制御利得増幅器手段と、 入力を可制御利得増幅器手段の出力に接続させ
出力を可制御利得増幅器手段の制御入力に接続さ
せており、下記の点、即ち自動利得制御回路は第
１信号入力を可制御利得増幅器手段の出力に結合
させ分割信号入力を自動利得制御手段の入力に結
合させ出力を回路の出力ノードに結合させている
デイバイダ手段を更に含み、デイバイダ手段の出
力において発生した信号は可制御利得増幅器手段
の出力において発生した信号レベルとは殆んど関
係がないという点によつて特徴づけられている自
動利得制御手段とを含む。
この回路は第１および第２入力の各々を可制御
利得増幅器手段の出力に接続させ出力を自動利得
制御手段の入力に接続させている乗算器手段を更
に含み、デイバイダ手段は第２信号入力を可制御
利得増幅器手段の出力に接続させており、その第
１および第２信号入力における信号を乗算する手
段を含むことが好ましい。
利得増幅器手段の出力に接続させ出力を自動利得
制御手段の入力に接続させている乗算器手段を更
に含み、デイバイダ手段は第２信号入力を可制御
利得増幅器手段の出力に接続させており、その第
１および第２信号入力における信号を乗算する手
段を含むことが好ましい。
回路が周波数を弁別するようにするために移相
フイルタ手段をデイバイダ手段の第１信号入力へ
の信号路に具え、低域フイルタ手段をデイバイダ
手段の分割信号入力への信号路に具え、２つのフ
イルタ手段によつて生じる遅延を一致させてデイ
バイダ手段の出力における遅延差効果を最小にす
ることが好ましい。
フイルタ手段をデイバイダ手段の第１信号入力へ
の信号路に具え、低域フイルタ手段をデイバイダ
手段の分割信号入力への信号路に具え、２つのフ
イルタ手段によつて生じる遅延を一致させてデイ
バイダ手段の出力における遅延差効果を最小にす
ることが好ましい。
下記の図面を参照して本発明による１つの周波
数弁別自動利得制御回路を１例として説明する。
数弁別自動利得制御回路を１例として説明する。
第１図は、回路のブロツク概略図を示す。
第２図は、第１図の回路の部品の更に詳しい回
路図を示す。
路図を示す。
先づ第１図を参照すると、SECAM TV受像機
のFMデコーダに用いる周波数弁別自動利得制御
回路は、可変利得増幅器６の信号入力４に接続さ
れた入力ノード２を含む。増幅器６の出力は乗算
器１４の２つの入力１０，１２の各々に接続され
ている。乗算器１４の出力１６は既知の自動利得
制御（AGC）利得発生器２０の入力１８に接続
されている。AGC利得発生器２０の出力２２は
増幅器６の制御入力２４に接続され、その利得を
制御する。
のFMデコーダに用いる周波数弁別自動利得制御
回路は、可変利得増幅器６の信号入力４に接続さ
れた入力ノード２を含む。増幅器６の出力は乗算
器１４の２つの入力１０，１２の各々に接続され
ている。乗算器１４の出力１６は既知の自動利得
制御（AGC）利得発生器２０の入力１８に接続
されている。AGC利得発生器２０の出力２２は
増幅器６の制御入力２４に接続され、その利得を
制御する。
増幅器６の出力はまた定振幅移相フイルタ２６
を介して乗算器／デイバイダ３０の第１乗算入力
２８に接続されている。増幅器６の出力はまたは
乗算器／デイバイダ３０の第２乗算入力３２に直
接に接続されている。乗算器１４の出力１６はま
た低域フイルタ３４を介して乗算器／デイバイダ
３０の分割入力３６に接続されている。乗算器／
デイバイダ３０の出力３８は回路の出力ノード４
０に接続されている。
を介して乗算器／デイバイダ３０の第１乗算入力
２８に接続されている。増幅器６の出力はまたは
乗算器／デイバイダ３０の第２乗算入力３２に直
接に接続されている。乗算器１４の出力１６はま
た低域フイルタ３４を介して乗算器／デイバイダ
３０の分割入力３６に接続されている。乗算器／
デイバイダ３０の出力３８は回路の出力ノード４
０に接続されている。
第１図の回路を使用するに際しては、入力ノー
ド２に印加されたSECAM FM信号V1は増幅器
６によつて増幅され、その出力８に信号V2を発
生させる。次にこの信号は乗算器１４によつて整
流され、その出力に信号kV2 2を発生させる。ｋ
は乗算器１４の増倍率である。乗算器出力１６に
おける整流された信号はAGC利得発生器２０に
印加されて増幅器６の利得を制御し、その整流さ
れた信号はまたフイルタ３４を介して乗算器／デ
イバイダ３０の分割入力３６に印加される。
ド２に印加されたSECAM FM信号V1は増幅器
６によつて増幅され、その出力８に信号V2を発
生させる。次にこの信号は乗算器１４によつて整
流され、その出力に信号kV2 2を発生させる。ｋ
は乗算器１４の増倍率である。乗算器出力１６に
おける整流された信号はAGC利得発生器２０に
印加されて増幅器６の利得を制御し、その整流さ
れた信号はまたフイルタ３４を介して乗算器／デ
イバイダ３０の分割入力３６に印加される。
増幅器６の出力８において発生した信号V2は
信号V2の周波数に応じてフイルタ２６によつて
移相されて移相信号（V2）φを発生させ、この
信号は乗算器／デイバイダ３０の乗算入力２８に
印加される。増幅器６の出力において発生した信
号V2はまた乗算器／デイバイダ３０の乗算入力
３２に直接に印加される。乗算器／デイバイダ３
０はその出力３８において信号V3を発生させる
が、この信号V3はその入力２８および３２にお
ける信号（V2）φおよびV2の積をその入力３４
における信号kV2 2で割つたものである。
信号V2の周波数に応じてフイルタ２６によつて
移相されて移相信号（V2）φを発生させ、この
信号は乗算器／デイバイダ３０の乗算入力２８に
印加される。増幅器６の出力において発生した信
号V2はまた乗算器／デイバイダ３０の乗算入力
３２に直接に印加される。乗算器／デイバイダ３
０はその出力３８において信号V3を発生させる
が、この信号V3はその入力２８および３２にお
ける信号（V2）φおよびV2の積をその入力３４
における信号kV2 2で割つたものである。
フイルタ２６によつて行われる周波数依存移相
（phaseshift）は、周知のように信号（V2）φと
V2の積における、また信号V3における周波数弁
別を生じさせることが理解されるであろう。
（phaseshift）は、周知のように信号（V2）φと
V2の積における、また信号V3における周波数弁
別を生じさせることが理解されるであろう。
信号V3の振幅は信号V2の振幅とは無関係であ
り、従つてAGCループ６，１４，２０によつて
補償されないいかなる振幅変動とも無関係である
ことも勿論容易に理解されるであろう。信号
kV2 2は乗算器１４から乗算器／デイバイダ３０
へ順方向へ与えられるので、乗算器／デイバイダ
３０によつて与えられる補償はAGC利得発生器
２０および可変利得増幅器６の応答時間によつて
制限されないということも理解されるであろう。
実際には、AGCループ６，１４，２０は一般に
広い範囲の（例えば最高60dBまでの）比較的遅
い振幅変動を補償するが、乗算器／デイバイダ３
０は一般に狭い範囲の（例えば最高6dBまでの）
比較的速い振幅変動を補償する。
り、従つてAGCループ６，１４，２０によつて
補償されないいかなる振幅変動とも無関係である
ことも勿論容易に理解されるであろう。信号
kV2 2は乗算器１４から乗算器／デイバイダ３０
へ順方向へ与えられるので、乗算器／デイバイダ
３０によつて与えられる補償はAGC利得発生器
２０および可変利得増幅器６の応答時間によつて
制限されないということも理解されるであろう。
実際には、AGCループ６，１４，２０は一般に
広い範囲の（例えば最高60dBまでの）比較的遅
い振幅変動を補償するが、乗算器／デイバイダ３
０は一般に狭い範囲の（例えば最高6dBまでの）
比較的速い振幅変動を補償する。
フイルタ２６および３４により発生される遅延
はほゞ同じになるように配置されているので、信
号V3における遅延差効果を最小にするというこ
とも理解されるであろう。
はほゞ同じになるように配置されているので、信
号V3における遅延差効果を最小にするというこ
とも理解されるであろう。
さて第２図をも参照すると、乗算器／デイバイ
ダ３０はその各々がそのベースをバイアス電圧
VB1源に接続させそのエミツタをそれぞれ抵抗３
０６，３０８を介して正電源に接続せている１対
のpnpトランジスタ３０２，３０４を含む。第１
対のnpnトランジスタ３１０，３１２はそれらの
エミツタを共に第１電流源S1に接続させ、それら
のコレクタをそれぞれトランジスタ３０２および
３０４のコレクタに接続させている。第２対の
npnトランジスタ３１４，３１６はそれらのエミ
ツタを共に第２電流源S2に接続させ、それらのコ
レクタをそれぞれトランジスタ３０４および３０
２のコレクタに接続させている。トランジスタ３
１０および３１６のベースはダイオード３１８を
介してバイアス電圧VB2源に接続され、トランジ
スタ３１２および３１４のベースはダイオード３
２０を介して電圧VB2源に接続されている。第３
対のnpnトランジスタ３２２，３２４はそれらの
コレクタをそれぞれトランジスタ３１０，３１６
のベースおよびトランジスタ３１２，３１４のベ
ースに接続させている。トランジスタ３２０およ
び３２２のエミツタは抵抗３２６を介して相互接
続されている。第４対のnpnトランジスタ３２
８，３３０はそれらのコレクタをそれぞれトラン
ジスタ３２２，３２４のエミツタに接続させ、そ
れらのエミツタをそれぞれの抵抗３３２，３３４
を介して接地させている。
ダ３０はその各々がそのベースをバイアス電圧
VB1源に接続させそのエミツタをそれぞれ抵抗３
０６，３０８を介して正電源に接続せている１対
のpnpトランジスタ３０２，３０４を含む。第１
対のnpnトランジスタ３１０，３１２はそれらの
エミツタを共に第１電流源S1に接続させ、それら
のコレクタをそれぞれトランジスタ３０２および
３０４のコレクタに接続させている。第２対の
npnトランジスタ３１４，３１６はそれらのエミ
ツタを共に第２電流源S2に接続させ、それらのコ
レクタをそれぞれトランジスタ３０４および３０
２のコレクタに接続させている。トランジスタ３
１０および３１６のベースはダイオード３１８を
介してバイアス電圧VB2源に接続され、トランジ
スタ３１２および３１４のベースはダイオード３
２０を介して電圧VB2源に接続されている。第３
対のnpnトランジスタ３２２，３２４はそれらの
コレクタをそれぞれトランジスタ３１０，３１６
のベースおよびトランジスタ３１２，３１４のベ
ースに接続させている。トランジスタ３２０およ
び３２２のエミツタは抵抗３２６を介して相互接
続されている。第４対のnpnトランジスタ３２
８，３３０はそれらのコレクタをそれぞれトラン
ジスタ３２２，３２４のエミツタに接続させ、そ
れらのエミツタをそれぞれの抵抗３３２，３３４
を介して接地させている。
トランジスタ３１０，３１２のエミツタおよび
トランジスタ３１４，３１６のエミツタは乗算
器／分周器３０の乗算入力２８として区別して
（differentially）接続されている。トランジスタ
３２２，３２４のベースは乗算器／デイバイダ３
０の乗算入力３２として区別して接続されてい
る。トランジスタ３２８，３３０のベースは乗算
器／デイバイダ３０の分割入力３６として一緒に
接続されている。乗算器／デイバイダ３０の出力
３８はトランジスタ３１２，３１４および３１
０，３１６のコレクタの間で区別してとられてい
る。
トランジスタ３１４，３１６のエミツタは乗算
器／分周器３０の乗算入力２８として区別して
（differentially）接続されている。トランジスタ
３２２，３２４のベースは乗算器／デイバイダ３
０の乗算入力３２として区別して接続されてい
る。トランジスタ３２８，３３０のベースは乗算
器／デイバイダ３０の分割入力３６として一緒に
接続されている。乗算器／デイバイダ３０の出力
３８はトランジスタ３１２，３１４および３１
０，３１６のコレクタの間で区別してとられてい
る。
第２図の回路は既知の方法により乗算器として
動作し、出力３８における電圧差は入力２８およ
び３２における別々の信号の積に比例することが
理解されるであろう。この回路は更にデイバイダ
として動作し、出力３８における電圧はトランジ
スタ３２８，３３０のベースに入力３６において
印加された電圧に比例して低下するということも
理解されるであろう。
動作し、出力３８における電圧差は入力２８およ
び３２における別々の信号の積に比例することが
理解されるであろう。この回路は更にデイバイダ
として動作し、出力３８における電圧はトランジ
スタ３２８，３３０のベースに入力３６において
印加された電圧に比例して低下するということも
理解されるであろう。
第２図の回路に似た回路を乗算器１４のために
使用してもよく、その場合にはトランジスタ３２
８，３３０のベースに印加される電圧は所望の増
倍率ｋを発生させるように選択されるということ
が理解されるであろう。
使用してもよく、その場合にはトランジスタ３２
８，３３０のベースに印加される電圧は所望の増
倍率ｋを発生させるように選択されるということ
が理解されるであろう。
上述した回路は集積回路の形に作ると便利かも
しれないということが理解されるであろう。
しれないということが理解されるであろう。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB848414452A GB8414452D0 (en) | 1984-06-06 | 1984-06-06 | Automatic gain control circuit |
| GB8414452 | 1984-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61502438A JPS61502438A (ja) | 1986-10-23 |
| JPH0573319B2 true JPH0573319B2 (ja) | 1993-10-14 |
Family
ID=10562023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60502455A Granted JPS61502438A (ja) | 1984-06-06 | 1985-06-06 | 自動利得制御回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4667163A (ja) |
| EP (1) | EP0195010B2 (ja) |
| JP (1) | JPS61502438A (ja) |
| KR (1) | KR940006367B1 (ja) |
| DE (1) | DE3567339D1 (ja) |
| GB (1) | GB8414452D0 (ja) |
| SG (1) | SG15491G (ja) |
| WO (1) | WO1985005743A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5140424A (en) * | 1987-07-07 | 1992-08-18 | Canon Kabushiki Kaisha | Image signal processing apparatus with noise reduction |
| US4926132A (en) * | 1989-08-28 | 1990-05-15 | Motorola Inc. | FM detector with reduced distortion |
| DE4311943B4 (de) * | 1993-04-10 | 2005-09-29 | Philips Intellectual Property & Standards Gmbh | Schaltungsanordnung zum Begrenzen der Amplitude eines Nutzsignals |
| FR2726423B1 (fr) * | 1994-10-31 | 1997-01-17 | Sgs Thomson Microelectronics Sa | Detecteur de norme de television couleur a faible seuil de reception |
| US5907261A (en) * | 1997-09-05 | 1999-05-25 | Ericsson Inc. | Method and apparatus for controlling signal amplitude level |
| US7443455B2 (en) * | 2003-12-30 | 2008-10-28 | Texas Instruments Incorporated | Automatic gain control based on multiple input references in a video decoder |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0003393B1 (en) * | 1978-01-18 | 1982-06-23 | Rca Corporation | Chroma demodulator circuit for secam television signals |
| NL182684C (nl) * | 1979-11-23 | 1988-04-18 | Philips Nv | Regelbare vermenigvuldigschakeling bevattende eerste en tweede transistoren in lange staartschakeling met gekoppelde emitterelektroden. |
| DD156655A1 (de) * | 1981-02-24 | 1982-09-08 | Winfried Zippe | Schaltungsanordnung zur selbsttaetigen einstellung optimaler signalamplituden an frequenzfiltern |
| US4563653A (en) * | 1981-03-30 | 1986-01-07 | Pertec Computer Corporation | Servo preamplifier and demodulator chain using transconductance balanced modulators |
| JPS5974710A (ja) * | 1982-10-22 | 1984-04-27 | Pioneer Electronic Corp | クォードラチャ検波器 |
-
1984
- 1984-06-06 GB GB848414452A patent/GB8414452D0/en active Pending
-
1985
- 1985-06-06 JP JP60502455A patent/JPS61502438A/ja active Granted
- 1985-06-06 DE DE8585902610T patent/DE3567339D1/de not_active Expired
- 1985-06-06 KR KR1019860700068A patent/KR940006367B1/ko not_active IP Right Cessation
- 1985-06-06 WO PCT/GB1985/000243 patent/WO1985005743A1/en active IP Right Grant
- 1985-06-06 EP EP85902610A patent/EP0195010B2/en not_active Expired - Lifetime
- 1985-06-06 US US06/834,265 patent/US4667163A/en not_active Expired - Fee Related
-
1991
- 1991-03-05 SG SG154/91A patent/SG15491G/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61502438A (ja) | 1986-10-23 |
| WO1985005743A1 (en) | 1985-12-19 |
| EP0195010A1 (en) | 1986-09-24 |
| KR940006367B1 (ko) | 1994-07-18 |
| US4667163A (en) | 1987-05-19 |
| GB8414452D0 (en) | 1984-07-11 |
| EP0195010B2 (en) | 1996-11-27 |
| DE3567339D1 (en) | 1989-02-09 |
| SG15491G (en) | 1991-08-23 |
| EP0195010B1 (en) | 1989-01-04 |
| KR860700190A (ko) | 1986-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356350A (en) | FM Receiver | |
| GB2140993A (en) | Phase comparing circuit | |
| JPH0573319B2 (ja) | ||
| US4076963A (en) | Pilot signal cancelling circuit for FM multiplex demodulator | |
| US4300020A (en) | Method and apparatus for eliminating pilot signal components from stereo demodulated signals | |
| US4511849A (en) | FM Pulse counting demodulator with multiplier for input and delayed input signals | |
| US4933972A (en) | Stereo multiplex demodulator | |
| US4334125A (en) | Stereo demodulator circuit | |
| US4227205A (en) | Hue and saturation control circuitry requiring single coupling capacitor | |
| US4249038A (en) | Stereo decoder with 19KHz-pilot suppression and improved oscillator phase locking | |
| US4449230A (en) | Apparatus for demodulating an AM stereophonic signal | |
| US4215316A (en) | AM stereo signal demodulation circuit | |
| JPS6014556B2 (ja) | 制御発振器 | |
| US4063184A (en) | Signal transfer circuit | |
| US4173770A (en) | Manual tint control circuit in the color APFC loop mixes two subcarrier oscillator signals | |
| US4489430A (en) | FM Stereo demodulation circuit | |
| US4602217A (en) | FM demodulator capable of shifting demodulation-band center frequency | |
| US4853641A (en) | Differential phase reduction circuit for a video demodulating system and method | |
| US4578807A (en) | FM stereo multiplex demodulator | |
| US4651106A (en) | Multiplex stereo demodulator | |
| US3833823A (en) | Signal processing circuit for a color television receiver | |
| GB2080648A (en) | Synchronous detector circuits | |
| JPS6221091Y2 (ja) | ||
| Gay | A Momolithic Phase-Lock-Loop Stereo Decoder | |
| US4459552A (en) | Low-noise video preamplifier |