JPS61502438A - 自動利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 自動利得制御回路 本発明は、自動利得制御回路に関するものであり、特にＦＭ信号の復調に用いる 自動利得制御回路に関するが、それだけに限定されるものではない。

標本化（サンプリング）技術、例えばスイッチド（ｓｗｉｔｃｈｅｄ）コンデン サフィルタ技術を用いるＳＥＣＡＭ７”レビジョンシステムにおけるＦＭ信号の 復調には、回路の非直線性の結果として、システムにおけるうなり周波数（ｂｅ ｓｔ　ｎｏｔｅｓ）　１ｊｃ発生させる可能性のあるナイキスト値より高い周波 数成分を発生させる。例えば、ＳＥＣＡＭシステムにおける周波数帯は３．９〜 ４．７５　ＭＨｚであシ、従って、この周波数帯の（ＦＭシステムに通常用いら れるリミッタが発生させるような）第３高調波は１１．７〜１４．２５　ＭＨｚ である。約１７．７３　ＭＨｚ　（即ちＴＶ受受槽機おいて便利なよりなＰＡＬ 副搬送波周波数の４倍）の周波数における標本化（サンプリング）は約３．５〜 ６　、０　ＭＨｚの周波数帯を発生させる。更に非直線性はこの発生した周波数 と最初に述べたＳＥＣＡＭ周波数の間にうなり（ｂｅａｔｉｎｇ　）を発生させ る。

システムが線形にとどまっているためには、ＦＭ信号の振幅変動をなくすために 自動利得制御回路を用いなければならない。しかし、既知の自動利得制御回路は 、そのようなＦＭ信号の同調回路などの通過から起きる振幅変動に対処するのに 十分な早さで動作するようには容易には作ることができない。

本発明の目的は、上記の短所をなくすことができるか又は少なくとも軽減できる 自動利得制御回路を提供することである。

本発明によると自動利得制御回路は、 信号入力を入カソード、制御入力および出力に接続させている可制御利得増幅器 手段と、 入力全可制御利得増幅器手段の出力に接続させ出力を可制御利得増幅器手段の制 御入力に接続させておシ、下記の点、即ち自動利得制御回路は噴１信号入力を可 制御利得増幅器手段の出力に結合させ分割信号入力を自動利得制御手段の入力に 結合させ出力を回路の出力ノードに結合させているデイバイダ手段を更に含み、 デイバイダ手段の出力において発生した信号は可制御利得増幅器手段の出力にお いて発生した信号レベルとは殆んど関係がないという点によって特徴づけられて いる自動利得制御手段とを含む。

この回路は第１および第２人力の各々を可制御利得増幅器手段の出力に接続させ 出力を自動利得制御手段の入力に接続させている乗算器手段を更に含み、デイバ イダ手段は第２信号入力を可制御利得増幅器手段の出力に接続させており、その 第１および第２信号入力における信号を乗算する手段を含むことが好ましい。

回路が周波数を弁別するようにするために移相フィルタ手段をデイバイダ手段の 第１信号入力への信号路に具え、低域フィルタ、手段をデイバイダ手段の分割信 号入力への信号路に具え、２つのフィルタ手段によって生じる遅延を一致させて デイバイダ手段の出力における遅延差効果を最小にすることが好ましい。

下記の図面を参照して本発明による１つの周波数弁別自動利得制御回路を１例と して説明する。

第１図は、回路のブロック概略図を示す。

第２図は、第１図の回路の部品の更に詳しい回路図を示す。

先づ第１図を参照すると、ＳＥＣＡＭ　ＴＶＶ像機のＦＭデコーダに用いる周波 数弁別自動利得制御回路は、可変利得増幅器６の信号人力４に接続された入力ノ ード２を含む。増幅器６の出力は乗算器１４の２つの入力１０゜１２の各々に接 続されている。乗算器１４の出力１６は既知の自動利得制御（ＡＧＣ）利得発生 器銀の入力１８に接続されている。ＡＧＣ利得発生器にの出力ｎは増幅器６０制 御人力２４に接続され、その利得を制御する。

増幅器６の出力はまた定振幅移相フィルタ２６を介して乗算器／デイバイダ凹の 第１乗算入力２８に接続されでいる。増幅器６の出力はまた乗算器／デイバイダ （９）の第２乗算入力３２に直接に接続されている。乗算器１４の出力１６はま た低域フィルタあを介して乗算器／デイバイダ（資）の分割入力３６に接続され ている。乗算器／デイバイダ園の出力間は回路の出力ノード切に接続されている 。

第１図の回路を使用するに際しては、入力ノード２に印加されたＳＥＣＡＭ　Ｆ Ｍ信号Ｖｔは増幅器６によって増幅され、その出力８に信号Ｖｚを発生させる。

次にこの信号は乗算器１４によって整流され、その出力に信号ｋＶ−を発生させ る。ｋは乗算器１４の増倍率である。

乗算器出力１６における整流された信号はＡＧＣ利得発生器美に印加されて増幅 器６の利得を制御し、その整流された信号はまたフィルタ３４を介して乗算器／ デイバイダ（９）の分割人力Ｉに印加される。

増幅器６の出力８において発生した信号Ｖ！は信号ｖ２の周波数に応じてフィル タ２６によって移相されて移相信号（Ｖｚ）φを発生させ、この信号は乗算器／ デイバイダ凹の乗算入力あに印加される。増幅器６の出力において発生した信号 Ｖ：はまた乗算器／デイバイダ（９）の乗算入力３２に直接に印加される。乗算 器／デイバイダＸはその出力３８において信号Ｖ８を発生させるが、この信号ｖ ８はその入力器および諺における信号（Ｖｚ）φおよびＶ、の積をその入力器に おける信号ｋＶ！″で割ったものである。

フィルタ２６によって行われる周波数依存移相（ｐｈａｓｅｓｈｉｆｔ）は、周 知のように信号（Ｖｚ）φとｖ２の積における、また信号ｖ８における周波数弁 別を生じさせることが理解されるであろう。

信号Ｖｓの振幅は信号Ｖ２の振幅とは無関係であ、す、従ってＡＧＣループ６． １４．２０によって補償されないいかなる振幅変動とも無関係であることも勿論 容易に理解されるであろう。信号ｋｖＩは乗算器１４から乗算器／デイバイダ３ ０へ順方向へ与えられるので、乗算器／デイバイダ蜀によって与えられる補償は ＡＧＣ利得利得発生器上び可変利得増幅器６の応答時間によって制限されないと いうことも理解されるであろう。実際には、ＡＧＣループ６．１４．２０は一般 に広い範囲の（例えば最高６０　ｄＢまでの）比較的遅い振幅変動を補償するが 、乗算器／デイパイダ（９）は一般に狭い範囲の（例えば最高６　ｄＢ−１での ）比較的速い振幅変動を補償する。

フィルタ２６および別により発生される遅延ははソ同じになるように配置されて いるので、信号ｖｌにおける遅延差効果全最小にするということも理解されるで あろう。

さて第２図をも参照すると、乗算器／デイバイダＸはその各々がそのベースをバ イアス電圧ＶＢＩ源に接続させそのエミッタをそれぞれ抵抗３０６．３０８を介 して正電源に接続させている１対のｐｎｐ　）ランジスタ３０２゜３０４を含む 。第１対のｎｐｎ　）ランジスタ３１０．３１２はそれらのエミッタ全弁に第１ 電流源Ｓｌに接続させ、それらのコレクタをそれぞれトランジスタ３０２および ３０４のコレクタに接続させている。第２対のｎｐｎ　）ランジスタ３１４・３ １６はそれらのエミッタを共に第２電流　＼源Ｓｇに接続させ、それらのコレク タをそれぞれトランジスタ３０４および３０２のコレクタに接続させている。

トランジスタ３１０および３１６のベースはダイオード３１８ヲ介してバイアス 電圧ＶＢ、源に接続され、トランジスタ３１２および３１４のベースはダイオー ド３２０　’ｉ介して電圧ＶＢ！源に接続されている。第３対のｎｐｎ　トラン ジスタ３２２．３２４はそれらのコレクタをそれぞれトランジスタ３１０．３１ ６のベースおよびトラ、ンジスタ３１２゜３１４のベースに接続させている。ト ランジスタ３２０および３２２のエミッタは抵抗３２６　’ｉ介して相互接続さ れている。第４対のｎｐｎ　）ランジスタ３２８．３３０はそれらのコレクタを それぞれトランジスタ３２２．３２４のエミッタに接続させ、それらのエミッタ ｔそれぞれの抵抗３３２、３３４　ｉ介して接地させている。

トランジスタ３１０．３１２のエミッタおよびトランジスタ３１４．３１６のエ ミッタは乗算器／分周器（９）の乗算入力おとして区別して（ｄｉｆｆｅｒｅｎ ｔｉａｌｌｙ）接続されている。

トランジスタ３２２．３２４のベースは乗算器／デイバイダ（９）の乗算入力茫 として区別して接続されている。トランジスタ３２８．３３０のベースは乗算器 ／デイバイダ（９）の分割入力あとして一緒に接続されている。乗算器／デイバ イダ（９）の出力あけトランジスタ３１２．３１４および３１０゜３１６のコレ クタの間で区別してとられている。

第２図の回路は既知の方法により乗算器として動作し、出力聞における電圧差は 入力器および！における別々の信号の積に比例することが理解されるであろう。

この回路は更にデイバイダとして動作し、出力間における電圧はトランジスタ３ ２８．３３０のベースに入力Ｉにおいて印加された電圧に比例して低下するとい うことも理解されるであろう。

第２図の回路に似た回路を乗算器１４のために使用してもよく、その場合にはト ランジスタ３２８．３３０　Ｏベースに印加される電圧は所望の増倍率ｋを発生 させるように選択されるということが理解されるであろう。

上述した回路は集積回路の形に作ると便利かもしれないということが理解される であろう。

に◇ＩＥＸ　τ０フ上　工ＮＴＥ：ＬＮＡＴＩＣＮＡＬ　５ＥＡＲＣ！（Ｒ三” ＯＲＴ　ＣＮ

Claims (6)

【特許請求の範囲】
1. １．入力ノードと、 出力ノードと、 信号入力を入力ノード，制御入力および出力に接続させている可制御利得増幅器 手段と、 入力を可制御利得増幅器手段の出力に接続させ出力を可制御利得増幅器手段の制 御入力に接続させた自動利得制御手段とを具える自動利得制御回路において、自 動利得制御回路は、第１信号入力を可制御利得増幅器手段の出力に結合させ分割 信号入力を自動利得制御手段の入力に結合させ出力を回路の出力ノードに結合さ せているデイバイダ手段を更に含み、テイパイダ手段の出力において発生した信 号は、可制御利得増幅器手段の出力において発生した信号レベルと殆んど関係が 左いことを特徴とする 自動利得制御回路。
2. ２．自動利得制御回路は、第１および第２入力の各各を可制御利得増幅器手段の 出力に接続させ出力を自動利得制御手段に接続させている乗算器手段を更に含み 、デイバイダ手段は第２信号入力を可制御利得増幅器手段の出力に接続させてお り、その第１および第２信号における信号を乗算する手段を含む前記請求の範囲 第１項による自動利得制御回路。
3. ３．自動利得制御回路が周波数を弁別するようにするために移相フイルタをデイ パイダ手段の第１信号入力への信号路に具え、低域フイルタ手段をデイバイダ手 段の分割信号入力への信号路に具え、２つのフイルタ手段によつて生じる遅延を 一致させてデイバイダ手段の出力における遅延差効果を最小にする前記請求の範 囲第２項による自動利得制御回路。
4. ４．デイバイダ手段は、 その各々がベース，コレクタおよびエミツタ電極を有する第１および第２トラン ジスタと、その各々がベース，コレクタおよびエミツタ電極を有する第３および 第４トランジスタと、第１および第２トランジスタのエミツタ電極間に結合され た第１抵抗とを含み、 第１および第２トランジスタのエミツタ電極はそれぞれ第３および第４トランジ スタのコレクタ電極に結合されており、 第３および第４トランジスタのエミツタ電極は接地しており、第１および第２ト ランジスタのコレクタ電極は基準電位源に結合するように適合されており、第１ および第２トランジスタのベース電極はデイパイダの差分信号入力を形成し、第 ３および第４トランジスタのベースはデイバイダの分割入力を形成し、デイバイ ダの出力は第１および第２トランジスタのコレクタ電極に結合されている、 任意の前記請求の範囲の何れか１項による自動利得制御回路。
5. ５．任意の前記請求の範囲の何れか１項による自動利得制御回路を組入れた集積 回路。
6. ６．前記請求の範囲第１項〜第４項のうちの任意の何れか１項による自動利得制 御回路を含むＳＥＣＡＭテレビジヨン受像機回路。