JPH04363903A - 位相ループ付き復調装置 - Google Patents
位相ループ付き復調装置Info
- Publication number
- JPH04363903A JPH04363903A JP2417676A JP41767690A JPH04363903A JP H04363903 A JPH04363903 A JP H04363903A JP 2417676 A JP2417676 A JP 2417676A JP 41767690 A JP41767690 A JP 41767690A JP H04363903 A JPH04363903 A JP H04363903A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- phase
- lock
- demodulator
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000003068 static effect Effects 0.000 abstract description 9
- 230000005855 radiation Effects 0.000 abstract description 2
- 239000004576 sand Substances 0.000 abstract 1
- 230000032683 aging Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000018199 S phase Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
- H03D3/245—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop using at least twophase detectors in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0031—PLL circuits with quadrature locking, e.g. a Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は位相ループ付き復調装置
に係る。
に係る。
【０００２】
【従来の技術】Ｆｌｏｙｄ及びＧａｒｄｎｅｒの論文「
Ｐｈａｓｅｌｏｃｋ ｔｅｃｈｎｉｑｕｅｓ」（２版
：ｐｐ．１８２〜１８３）は、入力の低域フィルタと、
位相検出器を含む位相ループと、ループフィルタと、電
圧制御発振器（ＶＣＯ）とを含む従来技術の位相ループ
付き復調装置を記載している。位相ループの出力にディ
エンファシスフィルタが配置されている。
Ｐｈａｓｅｌｏｃｋ ｔｅｃｈｎｉｑｕｅｓ」（２版
：ｐｐ．１８２〜１８３）は、入力の低域フィルタと、
位相検出器を含む位相ループと、ループフィルタと、電
圧制御発振器（ＶＣＯ）とを含む従来技術の位相ループ
付き復調装置を記載している。位相ループの出力にディ
エンファシスフィルタが配置されている。
【０００３】
【発明が解決しようとする課題】かかる位相ループにお
いては、電圧制御発振器の老化、搬送波のドリフトなど
の原因によって、復調すべき搬送波の周波数（Ｆ）と電
圧制御発振器の静止周波数（Ｆｖｃｏ）０との間に位相
ずれが生じると、ループの位相比較器の出力で静的位相
エラーが生じる。このエラーの結果として、復調装置の
閾値性能が低下したり、「クリック」現象に対して極度
に敏感になったりする。
いては、電圧制御発振器の老化、搬送波のドリフトなど
の原因によって、復調すべき搬送波の周波数（Ｆ）と電
圧制御発振器の静止周波数（Ｆｖｃｏ）０との間に位相
ずれが生じると、ループの位相比較器の出力で静的位相
エラーが生じる。このエラーの結果として、復調装置の
閾値性能が低下したり、「クリック」現象に対して極度
に敏感になったりする。
【０００４】本発明の目的はこのような欠点を是正する
ことである。
ことである。
【０００５】
【課題を解決するための手段】このために本発明は、１
次位相ループと２次ループとを含む位相ループ付き復調
装置であって、１次ループのロック検出回路を有し、前
記ロック検出回路は、ロックを検出したときに２次ルー
プを起動させるべく制御し、前記２次ループが１次位相
ループの連続利得を増加させることを特徴とする位相ル
ープ付き復調装置を提供する。
次位相ループと２次ループとを含む位相ループ付き復調
装置であって、１次ループのロック検出回路を有し、前
記ロック検出回路は、ロックを検出したときに２次ルー
プを起動させるべく制御し、前記２次ループが１次位相
ループの連続利得を増加させることを特徴とする位相ル
ープ付き復調装置を提供する。
【０００６】本発明の復調装置の利点は、位相ループの
比較器の出力の静的位相エラーを容易に抑制し得ること
である。実際、本発明の復調装置は、温度変化、老化、
放射線などの種々の原因によって搬送波と電圧制御発振
器との間に収集バンドの範囲に位相ずれが生じたとき位
相ループの性能を維持し得る。
比較器の出力の静的位相エラーを容易に抑制し得ること
である。実際、本発明の復調装置は、温度変化、老化、
放射線などの種々の原因によって搬送波と電圧制御発振
器との間に収集バンドの範囲に位相ずれが生じたとき位
相ループの性能を維持し得る。
【０００７】本発明によれば、ロックが検出されたとき
の設定モードで連続ループ利得を増加させ得る。
の設定モードで連続ループ利得を増加させ得る。
【０００８】
【実施例】本発明の特徴及び利点は添付図面に示す非限
定実施例に基づく以下の記載から明らかであろう。
定実施例に基づく以下の記載から明らかであろう。
【０００９】図１に示す従来技術の復調装置は位相ルー
プ１０と出力積分器１４とを有する。位相ループ１０は
、位相比較器１１とループフィルタ１２と位相比較器に
再ループされた電圧制御発振器１３とを含む。出力積分
器１４はループフィルタ１２の出力に接続されている。
プ１０と出力積分器１４とを有する。位相ループ１０は
、位相比較器１１とループフィルタ１２と位相比較器に
再ループされた電圧制御発振器１３とを含む。出力積分
器１４はループフィルタ１２の出力に接続されている。
【００１０】位相比較器は非線形デバイスであり、その
最適動作は静的位相エラーが全くないときに対応する。
最適動作は静的位相エラーが全くないときに対応する。
【００１１】比較器１１の利得がＫｄ、電圧制御発振器
１３の勾配がＫｏ、比較器１１の入力信号が：Ｘ＝Ａｓ
ｉｎ〔ωｏｔ＋φｅ（ｔ）〕 Ｙ＝Ｂｃｏｓ〔ωｏｔ＋φｅ（ｔ）〕 で示されるとき伝達関数は、 φｄ：復調信号の位相 φｅ：入力信号の位相 Ｂ：収集バンド とすると、
１３の勾配がＫｏ、比較器１１の入力信号が：Ｘ＝Ａｓ
ｉｎ〔ωｏｔ＋φｅ（ｔ）〕 Ｙ＝Ｂｃｏｓ〔ωｏｔ＋φｅ（ｔ）〕 で示されるとき伝達関数は、 φｄ：復調信号の位相 φｅ：入力信号の位相 Ｂ：収集バンド とすると、
【００１２】
【数１】
となる。
【００１３】ｆ１（＝１／τ１及びｆ２（＝１／τ２）
はループフィルタ１２の極である。
はループフィルタ１２の極である。
【００１４】Ｆｅと（Ｆｖｃｏ）０との間の周波数の差
に起因する静的位相エラーΔφは式： Δφ＝（Ｆｅ−Ｆｖｃｏ０）／ＫＴ によって与えられる。
に起因する静的位相エラーΔφは式： Δφ＝（Ｆｅ−Ｆｖｃｏ０）／ＫＴ によって与えられる。
【００１５】ＫＴの値は、高利得−広帯域増幅器の作製
が難しいこと、及び、位相比較器及び電圧制御発振器の
感度によって限定される。
が難しいこと、及び、位相比較器及び電圧制御発振器の
感度によって限定される。
【００１６】図２に示す本発明の復調装置は、従来技術
の復調装置と同じ基本回路を有する。従ってこれらの回
路を同じ参照符号で示す。即ち、復調装置が位相ループ
１０及び出力積分器１４を含む。
の復調装置と同じ基本回路を有する。従ってこれらの回
路を同じ参照符号で示す。即ち、復調装置が位相ループ
１０及び出力積分器１４を含む。
【００１７】復調装置は更に、電圧制御発振器１３の出
力に接続されたπ／２移相器２１とその後に接続された
位相比較器２２とを含む。位相比較器２２の第２入力は
復調装置の入力Ｅに接続されており、その出力は、ロッ
クを示す信号ＩＡを送出する低域フィルタ２３に接続さ
れている。
力に接続されたπ／２移相器２１とその後に接続された
位相比較器２２とを含む。位相比較器２２の第２入力は
復調装置の入力Ｅに接続されており、その出力は、ロッ
クを示す信号ＩＡを送出する低域フィルタ２３に接続さ
れている。
【００１８】復調装置は更に、ループフィルタ１２の出
力に接続された第２の所謂「２次」位相ループ２４を含
み、このループは順次に接続された増幅器２５と低域フ
ィルタ２６とを含み、更に１次ループ１０のループフィ
ルタ１２と電圧制御発振器１３との間に挿入された加算
器２８に接続されたスイッチ２７を含む。このスイッチ
２７はロック検出回路２０から送出されるロックを示す
信号ＩＡによって制御される。
力に接続された第２の所謂「２次」位相ループ２４を含
み、このループは順次に接続された増幅器２５と低域フ
ィルタ２６とを含み、更に１次ループ１０のループフィ
ルタ１２と電圧制御発振器１３との間に挿入された加算
器２８に接続されたスイッチ２７を含む。このスイッチ
２７はロック検出回路２０から送出されるロックを示す
信号ＩＡによって制御される。
【００１９】本発明は、ループがロックされたときに位
相エラー項Δφを減少させ得る。
相エラー項Δφを減少させ得る。
【００２０】ロック以前はスイッチ２７が開いており２
次ループが作動していない。図１に示す従来の位相ルー
プとして機能する。収集バンドは前出の
次ループが作動していない。図１に示す従来の位相ルー
プとして機能する。収集バンドは前出の
【００２１】
【数２】
によって示される。
【００２２】ロック以後は電圧制御発振器１３の搬送波
及び出力が直角位相になり、ロック検出回路２０の出力
に最大検出が得られる。ここでスイッチ２７は２次ルー
プ２４を作動させる。このループは利得Ｇの増幅器２５
と低域フィルタ２６とから構成されている。ループに寄
生極が生じないようにこのフィルタの遮断周波数ｆｃは
極めて小さい値（数Ｈｚ）である。ここで式
及び出力が直角位相になり、ロック検出回路２０の出力
に最大検出が得られる。ここでスイッチ２７は２次ルー
プ２４を作動させる。このループは利得Ｇの増幅器２５
と低域フィルタ２６とから構成されている。ループに寄
生極が生じないようにこのフィルタの遮断周波数ｆｃは
極めて小さい値（数Ｈｚ）である。ここで式
【００２３
】
】
【数３】
が得られる。
【００２４】変調周波数が周波数ｆｃよりもはるかに高
いので（実際に変調周波数ｆ＞１０×ｆｃ）、復調性能
は１次位相ループの性能に対応する。Ｇ（ｐ）がほぼ０
に等しいからである。
いので（実際に変調周波数ｆ＞１０×ｆｃ）、復調性能
は１次位相ループの性能に対応する。Ｇ（ｐ）がほぼ０
に等しいからである。
【００２５】連続ループの合計利得はＫＴ〔１＋Ｇ（０
）〕である。
）〕である。
【００２６】静的位相エラーは式：
Δφ＝（Ｆｅ−Ｆｖｃｏ）／〔ＫＴ｛１＋Ｇ（０）｝〕
で示される。
で示される。
【００２７】２次ループを伴うΔφ＝（２次ループを伴
わないΔφ）／〔１＋Ｇ（０）〕で示される。従って静
的位相エラーに対する利得は１／〔１＋Ｇ（０）〕であ
る。
わないΔφ）／〔１＋Ｇ（０）〕で示される。従って静
的位相エラーに対する利得は１／〔１＋Ｇ（０）〕であ
る。
【００２８】Ｆｅと（Ｆｖｃｏ）０との間の差をシミュ
レートすることによって復調性能の測定を行なう。
レートすることによって復調性能の測定を行なう。
【００２９】以下の条件：
Ｆｅ−（Ｆｖｃｏ）０＝１０００ＫＨｚＧ（０）＝４０
及びｆｃ＝１０Ｈｚを与える。
及びｆｃ＝１０Ｈｚを与える。
【００３０】１次ループは約１０μ秒でロックされる。
２次位相ループは１００分の数ミリ秒でロックされる。
復調装置の閾値の範囲は約２．２ｄＢである。
【００３１】図３の曲線３０，３１，３２，３３は、復
調すべき搬送波と電圧制御発振器の静止周波数との差が
約±１ＭＨｚのときの図１に示す従来の位相ループの復
調性能と本発明の位相ループの復調性能とを示す。曲線
３０，３１が本発明の位相復調装置に対応し、曲線３２
，３３が従来の復調装置に対応する。
調すべき搬送波と電圧制御発振器の静止周波数との差が
約±１ＭＨｚのときの図１に示す従来の位相ループの復
調性能と本発明の位相ループの復調性能とを示す。曲線
３０，３１が本発明の位相復調装置に対応し、曲線３２
，３３が従来の復調装置に対応する。
【００３２】図３において、曲線３０，３２は１３９Ｍ
Ｈｚに対応する。曲線３１，３３は変調周波数ｆｍが８
ＫＨｚで位相変調指数ｍが１．２ｒｄの１４１ＭＨｚに
対応する。曲線３４は理想的な位相復調装置に対応する
理論的直線である。
Ｈｚに対応する。曲線３１，３３は変調周波数ｆｍが８
ＫＨｚで位相変調指数ｍが１．２ｒｄの１４１ＭＨｚに
対応する。曲線３４は理想的な位相復調装置に対応する
理論的直線である。
【００３３】（１ｄＢ圧縮点によって規定される）閾値
の改良は約２．２ｄＢである。
の改良は約２．２ｄＢである。
【００３４】従って本発明は、ロック後に２次ループ２
４を作動させることによって静的位相エラーΔφを減少
させ得る。２次ループは、変調に対してループバンドω
ｎ及び減衰などのパラメータを変化させることなく１次
位相ループの連続利得を増加させる効果を有し、（収集
バンドの）ロック性能は維持される。
４を作動させることによって静的位相エラーΔφを減少
させ得る。２次ループは、変調に対してループバンドω
ｎ及び減衰などのパラメータを変化させることなく１次
位相ループの連続利得を増加させる効果を有し、（収集
バンドの）ロック性能は維持される。
【００３５】本発明装置はＥＵＴＥＬＳＡＴ ＩＩ及
びＴＥＬＥＣＯＭ ＩＩのタイプのトラッキング、遠
隔測定及び遠隔制御（即ちＴＴＣ：ＴｒａｃｋｉｎｇＴ
ｅｌｅｍｅｔｒｙ ａｎｄ ｃｏｍｍａｎｄ）用レ
シーバに配備される。
びＴＥＬＥＣＯＭ ＩＩのタイプのトラッキング、遠
隔測定及び遠隔制御（即ちＴＴＣ：ＴｒａｃｋｉｎｇＴ
ｅｌｅｍｅｔｒｙ ａｎｄ ｃｏｍｍａｎｄ）用レ
シーバに配備される。
【００３６】勿論本発明は、記載の好適実施例に限定さ
れない。本発明の範囲内で記載の構成素子を等価の素子
で代替することが可能である。
れない。本発明の範囲内で記載の構成素子を等価の素子
で代替することが可能である。
【図１】従来技術の復調装置の概略図である。
【図２】本発明の復調装置の説明図である。
【図３】従来技術の復調装置と本発明の復調装置との復
調性能を示すグラフである。
調性能を示すグラフである。
１０ １次位相ループ
１１ 位相比較器
１２ ループフィルタ
１３ 電圧制御発振器
１４ 出力積分器
２０ ロック検出回路
２１ 移相器
２２ 位相比較器
２３ 低域フィルタ
２４ ２次位相ループ
２５ 増幅器
２６ 低域フィルタ
２７ スイッチ
２８ 加算器
Claims (5)
- 【請求項１】 １次位相ループと２次ループとを含む
位相ループ付き復調装置であって、１次ループのロック
検出回路を有し、前記ロック検出回路は、ロックを検出
したときに２次ループを起動させるベく制御し、前記２
次ループが１次位相ループの連続利得を増加させること
を特徴とする位相ループ付き復調装置。 - 【請求項２】 ループフィルタの出力に接続された２
次ループが増幅器と低域フィルタとスイッチとを順次に
含んでおり、前記スイッチはループフィルタと電圧制御
発振器との間で１次ループに挿入された加算器に接続さ
れており、前記スイッチがロック検出回路から送出され
るロック指示信号によって制御されることを特徴とする
請求項１に記載の復調装置。 - 【請求項３】 １次位相ループが位相比較器とループ
フィルタと位相比較器に再ループされる電圧制御発振器
とを含むことを特徴とする請求項１に記載の復調装置。 - 【請求項４】 １次位相ループの後に接続された出力
積分器を含むことを特徴とする請求項３に記載の復調装
置。 - 【請求項５】 ロック検出回路が、電圧制御発振器の
出力に接続されたπ／２移相器と位相比較器とを順次に
含み、前記位相比較器の第２入力が前記復調装置の入力
に接続され、前記位相比較器の出力がロックを示す信号
を送出する低域フィルタに接続されていることを特徴と
する請求項１に記載の復調装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8916621A FR2656179B1 (fr) | 1989-12-15 | 1989-12-15 | Demodulateur a boucle de phase. |
| FR8916621 | 1989-12-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04363903A true JPH04363903A (ja) | 1992-12-16 |
Family
ID=9388559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2417676A Pending JPH04363903A (ja) | 1989-12-15 | 1990-12-14 | 位相ループ付き復調装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5072192A (ja) |
| EP (1) | EP0432683B1 (ja) |
| JP (1) | JPH04363903A (ja) |
| CA (1) | CA2032245A1 (ja) |
| DE (1) | DE69022374D1 (ja) |
| FR (1) | FR2656179B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2723278A1 (fr) * | 1984-12-04 | 1996-02-02 | Sintra | Procede de transmission radioelectrique protege contre le bruit, et dispositif pour la mise en ouevre de ce procede |
| FR2673789B1 (fr) * | 1991-03-08 | 1993-09-03 | Alcatel Espace | Demodulateur a boucle de phase. |
| JP2787639B2 (ja) * | 1992-08-07 | 1998-08-20 | 三菱電機株式会社 | パルス信号発生回路および半導体記憶装置 |
| JP4189738B2 (ja) * | 2003-04-01 | 2008-12-03 | ソニー株式会社 | 自動ゲイン調整装置及び自動ゲイン調整方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3710261A (en) * | 1970-12-24 | 1973-01-09 | G Low | Data-aided carrier tracking loops |
| US3909735A (en) * | 1974-04-04 | 1975-09-30 | Ncr Co | Slow switch for bandwidth change in phase-locked loop |
| FR2408243A1 (fr) * | 1977-11-04 | 1979-06-01 | Cit Alcatel | Boucle a verrouillage de phase |
| JPS60120619A (ja) * | 1983-12-02 | 1985-06-28 | Sony Corp | テレビジョン受像機のａｐｃ回路 |
| JPS60182820A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | フエイズロツクドル−プ回路 |
-
1989
- 1989-12-15 FR FR8916621A patent/FR2656179B1/fr not_active Expired - Fee Related
-
1990
- 1990-12-10 EP EP90123681A patent/EP0432683B1/fr not_active Expired - Lifetime
- 1990-12-10 DE DE69022374T patent/DE69022374D1/de not_active Expired - Lifetime
- 1990-12-13 US US07/627,107 patent/US5072192A/en not_active Expired - Fee Related
- 1990-12-14 CA CA002032245A patent/CA2032245A1/fr not_active Abandoned
- 1990-12-14 JP JP2417676A patent/JPH04363903A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR2656179A1 (fr) | 1991-06-21 |
| EP0432683A1 (fr) | 1991-06-19 |
| DE69022374D1 (de) | 1995-10-19 |
| CA2032245A1 (fr) | 1991-06-16 |
| US5072192A (en) | 1991-12-10 |
| EP0432683B1 (fr) | 1995-09-13 |
| FR2656179B1 (fr) | 1994-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07154287A (ja) | 直接変換受信機 | |
| US4316154A (en) | Automatic sweep and acquisition circuit for a phase locked loop | |
| JPH0370335A (ja) | 自動周波数制御装置 | |
| JPH0685710A (ja) | 受信機 | |
| US4273958A (en) | Quadrature receiver | |
| JPH04363903A (ja) | 位相ループ付き復調装置 | |
| US4339631A (en) | Phase control device | |
| US4237556A (en) | Superheterodyne receiver having distortion reducing circuitry | |
| US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
| US4246546A (en) | Apparatus and method for locking a PLL onto a selected offset frequency sideband | |
| JPS588617B2 (ja) | ジユシンキ | |
| EP0638992B1 (en) | Frequency demodulation circuit | |
| JPS5925410B2 (ja) | 受信機 | |
| US4228546A (en) | AM Radio receiver | |
| JPS6225543A (ja) | 局部発振器の周波数安定化方式 | |
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| JPH0580177B2 (ja) | ||
| JPH018024Y2 (ja) | ||
| JPS6311764Y2 (ja) | ||
| JPS5951184B2 (ja) | Ａｍステレオ変調信号のサブ信号検波装置 | |
| JPS6253081B2 (ja) | ||
| JPS6111012B2 (ja) | ||
| JPS5887902A (ja) | Ｆｍ復調器 | |
| JPS5918741Y2 (ja) | ラジオ受信機 | |
| JPS6133733Y2 (ja) |