KR970023250A - Pll회로 및 디지탈신호 재생장치 - Google Patents
Pll회로 및 디지탈신호 재생장치 Download PDFInfo
- Publication number
- KR970023250A KR970023250A KR1019960048167A KR19960048167A KR970023250A KR 970023250 A KR970023250 A KR 970023250A KR 1019960048167 A KR1019960048167 A KR 1019960048167A KR 19960048167 A KR19960048167 A KR 19960048167A KR 970023250 A KR970023250 A KR 970023250A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- vco
- pll circuit
- loop filter
- time constant
- Prior art date
Links
- 230000008929 regeneration Effects 0.000 title claims 2
- 238000011069 regeneration method Methods 0.000 title claims 2
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
디지탈신호 재생장치의 재생클록 생성회로로서 사용되는 PLL회로로, 노이즈에 강하고 또한 특성을 안정된 것으로 한다.
위상비교기(3)의 비교출력을 평형(차동)신호의 형식으로 출력하여 루프필터(4)에 공급하고, 루프필터(4)의 출력신호를 평형신호의 형식으로 VCO(5)의 제어전압 입력단자에 공급된다. 제어전압에 포함되는 노이즈의 동상 성분을 캔슬할 수 있다. 또한, 바이폴러 트랜지스터(Tr31,Tr32)에 의해 루프필터의 시정수를 절환할 수 있다. 이 트랜지스터(Tr31,Tr32)의 베이스전류에 의해 평형신호의 밸런스가 무너지는 일이 없다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 PLL의 일례의 블록도,
제2도는 본 발명의 루프필터의 설명에 사용하는 일례의 회로도,
제3도는 본 발명의 일실시예에서의 루프필터의 회로도,
제4도는 본 발명의 다른 실시예에서의 루프필터의 회로도.
Claims (2)
- VCO와, 상기 VCO의 출력신호와 입력신호를 위상비교하는 위상비교기와, 상기 위상비교기의 출력단자와 상기 VCO의 제어신호 입력단자 사이에 삽입되는 루프필터로 구성되는 PLL회로에 있어서, 상기 루프필터의 출력신호는 제1시정수와 제2시정수를 스위칭함으로써 절환되고, 상기 위상비교기의 출력신호와, 제1시정수와 제2시정수를 절환할 수 있는 상기 루프필터의 출력신호가 평형신호의 형식으로 이루어져 있는 것을 특징으로 하는 PLL회로.
- 기록매체로부터의 재생신호가 공급되고, 상기 재생신호와 동기한 재생클록을 생성하는 PLL회로를 가지는 디지탈신호 재생장치에 있어서, 상기 PLL회로는 VCO와, 상기 VCO의 출력신호와 입력신호를 위상비교하는 위상비교기와, 상기 위상비교기의 출력단자와 상기 VCO의 제어신호 입력단자 사이에 삽입되는 루프필터로 구성되고, 상기 위상비교기의 출력신호와, 상기 디지탈신호 재생장치의 재생모드에 따라 제1시정수와 제2시정수를 절환할 수 있는 상기 루프필터의 출력 신호가 평형신호의 형식으로 이루어져 있는 것을 특징으로 하는 디지탈신호 재생장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-300703 | 1995-10-25 | ||
JP7300703A JPH09121156A (ja) | 1995-10-25 | 1995-10-25 | Pll回路およびディジタル信号再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970023250A true KR970023250A (ko) | 1997-05-30 |
Family
ID=17888075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960048167A KR970023250A (ko) | 1995-10-25 | 1996-10-25 | Pll회로 및 디지탈신호 재생장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5767714A (ko) |
JP (1) | JPH09121156A (ko) |
KR (1) | KR970023250A (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6373304B1 (en) * | 1997-10-02 | 2002-04-16 | Robert J. Drost | Techniques for making and using an improved loop filter which maintains a constant zero frequency to bandwidth ratio |
JP2000232355A (ja) | 1999-02-09 | 2000-08-22 | Mitsubishi Electric Corp | 位相同期回路 |
JP2003087116A (ja) * | 2001-09-14 | 2003-03-20 | Nec Saitama Ltd | Pllシンセサイザ |
US6894546B2 (en) * | 2002-10-30 | 2005-05-17 | Koninklijke Philips Electronics N.V. | Noise reduction for phase locked loop |
US6989697B2 (en) * | 2004-01-15 | 2006-01-24 | Organicid, Inc. | Non-quasistatic phase lock loop frequency divider circuit |
JP2007336284A (ja) * | 2006-06-15 | 2007-12-27 | Alps Electric Co Ltd | Pll回路 |
US8463116B2 (en) | 2008-07-01 | 2013-06-11 | Tap Development Limited Liability Company | Systems for curing deposited material using feedback control |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6243870A (ja) * | 1985-08-21 | 1987-02-25 | Alps Electric Co Ltd | フイルタの切換回路 |
US4712077A (en) * | 1986-12-22 | 1987-12-08 | American Telephone And Telegraph Company, At&T Bell Labs | Tristate phase-lock loop prevents false lock |
JPH03183204A (ja) * | 1989-12-12 | 1991-08-09 | Alps Electric Co Ltd | Pll復調回路 |
JPH05128738A (ja) * | 1991-11-06 | 1993-05-25 | Nikon Corp | 光デイスク装置のpll回路 |
JPH07240697A (ja) * | 1994-02-28 | 1995-09-12 | Sanyo Electric Co Ltd | 周波数シンセサイザ回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3694776A (en) * | 1970-12-14 | 1972-09-26 | Motorola Inc | Adaptive filter wherein opposite conductivity transistors are operative in response to signals in excess of predetermined amplitude |
US5144156A (en) * | 1990-06-15 | 1992-09-01 | Seiko Epson Corporation | Phase synchronizing circuit with feedback to control charge pump |
US5382838A (en) * | 1993-03-18 | 1995-01-17 | Northern Telecom Limited | Digital driver with class AB output stage |
US5570398A (en) * | 1994-05-02 | 1996-10-29 | Seagate Technology, Inc. | Method and apparatus for dynamic pole-zero reconfiguration for use with hard disc drive servos, electronic filters and other circuits |
US5499392A (en) * | 1994-07-19 | 1996-03-12 | Matsushita Communication Industrial Corporation Of America | Filter having a variable response time for filtering an input signal |
-
1995
- 1995-10-25 JP JP7300703A patent/JPH09121156A/ja active Pending
-
1996
- 1996-09-30 US US08/723,253 patent/US5767714A/en not_active Expired - Fee Related
- 1996-10-25 KR KR1019960048167A patent/KR970023250A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6243870A (ja) * | 1985-08-21 | 1987-02-25 | Alps Electric Co Ltd | フイルタの切換回路 |
US4712077A (en) * | 1986-12-22 | 1987-12-08 | American Telephone And Telegraph Company, At&T Bell Labs | Tristate phase-lock loop prevents false lock |
JPH03183204A (ja) * | 1989-12-12 | 1991-08-09 | Alps Electric Co Ltd | Pll復調回路 |
JPH05128738A (ja) * | 1991-11-06 | 1993-05-25 | Nikon Corp | 光デイスク装置のpll回路 |
JPH07240697A (ja) * | 1994-02-28 | 1995-09-12 | Sanyo Electric Co Ltd | 周波数シンセサイザ回路 |
Also Published As
Publication number | Publication date |
---|---|
US5767714A (en) | 1998-06-16 |
JPH09121156A (ja) | 1997-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970019094A (ko) | 수평발진회로(a horizontal oscillator) | |
KR950022154A (ko) | 클록 신호 발생 회로 | |
KR970072709A (ko) | 주파수 체배회로 | |
KR890013897A (ko) | 고속 고정 전류감소 및 클램핑 회로를 구비한 위상 고정 루프 | |
KR840005292A (ko) | 디지탈 변조신호 판독장치 | |
KR20000014076A (ko) | 동작영역이 넓은 전압제어발진기 및 이를 사용하는 위상고정루프 | |
KR970013790A (ko) | 데이터 복호회로, 전압 제어 발진회로, 데이터 복호장치 및 전자기기 | |
KR970023250A (ko) | Pll회로 및 디지탈신호 재생장치 | |
JPH08330950A (ja) | クロック再生回路 | |
JPH05211413A (ja) | 位相比較回路 | |
KR940027385A (ko) | 비트 클럭 재생장치 | |
KR900010528A (ko) | 전환 가능한 전류 발생기를 구비한 집적 회로 | |
KR950001703A (ko) | Vtr용 신호처리회로 | |
JP2007295561A (ja) | フェーズロックループ用制御可能な電流源 | |
KR900019464A (ko) | 컬러텔레비젼수상기의 동기신호재생회로 | |
KR930015361A (ko) | 디지탈 발진기 | |
KR880014744A (ko) | 위상 고정 루프 | |
JP3513753B2 (ja) | 電圧制御オシレータ及びそれを用いたマルチビットレート・タイミング抽出回路 | |
KR910019015A (ko) | 위상동기용 반도체집적회로 | |
JP2527620Y2 (ja) | パターン発生器 | |
JP3819509B2 (ja) | 位相同期回路用定電流型チャージポンプ回路 | |
KR970019037A (ko) | 클럭발생기의 듀티 제어회로 | |
JP2529238B2 (ja) | クロツク信号再生装置 | |
KR970029602A (ko) | 퓨징시스템을 이용한 주파수변조신호 출력회로 | |
KR920011082A (ko) | Pll의 위상비교기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |